JP2006154795A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2006154795A
JP2006154795A JP2005317080A JP2005317080A JP2006154795A JP 2006154795 A JP2006154795 A JP 2006154795A JP 2005317080 A JP2005317080 A JP 2005317080A JP 2005317080 A JP2005317080 A JP 2005317080A JP 2006154795 A JP2006154795 A JP 2006154795A
Authority
JP
Japan
Prior art keywords
inspection
wiring
conductive layer
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005317080A
Other languages
English (en)
Other versions
JP4955983B2 (ja
Inventor
Yohei Kimura
洋平 木村
Koji Nakayama
浩治 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005317080A priority Critical patent/JP4955983B2/ja
Publication of JP2006154795A publication Critical patent/JP2006154795A/ja
Application granted granted Critical
Publication of JP4955983B2 publication Critical patent/JP4955983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】品質に関わる検査を安定して行うことが可能であり、しかも、製造歩留まりの低下を抑制することが可能な表示装置を提供することを目的とする。
【解決手段】複数の表示画素によって構成された有効表示部を備えた表示装置であって、有効表示部を検査する際に検査用の信号が供給される検査用配線80と、検査用配線80とは絶縁層100を介して異なる層に配置され、しかも、絶縁層100を介して検査用配線80と少なくとも一部が重なるように配置された導電層90と、を備えたことを特徴とする。
【選択図】 図5B

Description

この発明は、表示装置に係り、特に、品質に関わる検査を行うための検査部を備えた表示装置に関する。
液晶表示装置などの表示装置は、マトリクス状の表示画素によって構成された有効表示部を備えている。この有効表示部は、表示画素の行方向に沿って延在する複数の走査線、表示画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。これら各走査線及び各信号線は、有効表示部の外周部に引き出されている。
近年では、表示画素数の増加に伴い、有効表示部及びその外周部において、走査線や信号線などの各種配線は、細い線幅でしかも僅かな間隔で隣接するように配置されている。このため、配線間でのショートや各配線の断線などといった配線不良を厳密に検査する必要がある。例えば、検査制御回路を液晶表示装置に接続し、隣接する走査線に位相の異なる信号を供給することにより、配線不良を検査する方法が提案されている(例えば、特許文献1。)。また、有効表示部の外周部に検査配線を備えた液晶表示装置も提案されている(例えば、特許文献2参照。)。
特開平06−160898号公報 特開2003−157053号公報
この発明は、上述した問題点に鑑みなされたものであって、その目的は、品質に関わる検査を安定して行うことが可能であり、しかも、製造歩留まりの低下を抑制することが可能な表示装置を提供することにある。
この発明の第1の態様による表示装置は、
複数の表示画素によって構成された有効表示部と、
前記有効表示部を検査する際に検査用の信号が供給される検査用配線と、
前記検査用配線とは絶縁層を介して異なる層に配置され、しかも、前記絶縁層を介して前記検査用配線と少なくとも一部が重なるように配置された導電層と、
を備えたことを特徴とする。
この発明の第2の態様による表示装置は、
複数の表示画素によって構成された有効表示部と、
前記有効表示部に接続され、前記有効表示部外に引き出された配線と、
前記配線にスイッチ素子を介して接続され、前記有効表示部を検査する際に検査用の駆動信号が供給される検査用駆動配線と、
前記有効表示部を検査する際に前記スイッチ素子のオン・オフを制御する検査用の制御信号が供給される検査用制御配線と、
前記検査用制御配線とは絶縁層を介して異なる層に配置され、しかも、前記絶縁層を介して前記検査用制御配線の終端部と少なくとも一部が重なるように配置された導電層と、
を備えたことを特徴とする。
この発明の第3の態様による表示装置は、
複数の表示画素によって構成された有効表示部と、
前記有効表示部を検査する際に検査用の信号が供給される検査用配線と、
前記検査用配線とは絶縁層を介して異なる層において所定の間隔をおいて対向するように配置され、前記検査用配線に蓄積した電荷の放電を誘導する放電誘導部を有する導電層と、
を備え、
前記検査用配線の前記放電誘導部と対向する対向部及び前記放電誘導部の少なくとも一方は、長さの異なる複数の突角部を有することを特徴とする。
この発明によれば、品質に関わる検査を安定して行うことが可能であり、しかも、製造歩留まりの低下を抑制することが可能な表示装置を提供することができる。
以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。
図1に示すように、表示装置の一例としての液晶表示装置は、略矩形平板状の液晶表示パネル1を備えている。この液晶表示パネル1は、一対の基板すなわちアレイ基板3及び対向基板4と、これら一対の基板の間に光変調層として保持された液晶層5と、によって構成されている。この液晶表示パネル1は、画像を表示する矩形状の有効表示部6を備えている。この有効表示部6は、マトリクス状に配置された複数の表示画素PXによって構成されている。
アレイ基板3は、有効表示部6に配置された配線、例えば、表示画素PXの行方向に沿って延在する複数の走査線Y(1、2、3、…、m)や、表示画素PXの列方向に沿って延在する複数の信号線X(1、2、3、…、n)などを備えている。また、アレイ基板3は、有効表示部6において、これらの各種配線の他に、これら走査線Yと信号線Xとの交差部付近において表示画素PX毎に配置されたスイッチング素子7、スイッチング素子7に接続された画素電極8などを備えている。
スイッチング素子7は、薄膜トランジスタ(TFT)などで構成されている。このスイッチング素子7のゲート電極7Gは、対応する走査線Yに電気的に接続されている(あるいは走査線と一体に形成されている)。スイッチング素子7のソース電極7Sは、対応する信号線Xに電気的に接続されている(あるいは信号線と一体に形成されている)。スイッチング素子7のドレイン電極7Dは、対応する表示画素PXの画素電極8に電気的に接続されている。
対向基板4は、有効表示部6において、全表示画素PXに共通の対向電極9などを備えている。これらアレイ基板3及び対向基板4は、全表示画素PXの画素電極8と対向電極9とを対向させた状態で配設され、これらの間にギャップを形成する。液晶層5は、アレイ基板3と対向基板4とのギャップに封止された液晶組成物によって形成されている。
カラー表示タイプの液晶表示装置では、液晶表示パネル1は、複数種類の表示画素、例えば赤(R)を表示する赤色画素、緑(G)を表示する緑色画素、青(B)を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらカラーフィルタは、アレイ基板3または対向基板4の主面に配置される。
液晶表示パネル1は、有効表示部6の外側に位置する外周部10に配置された駆動ICチップ11を備えている。図1に示した例では、駆動ICチップ11は、対向基板4の端部4Aより外方に延在したアレイ基板3の延在部10A上に配置されている。また、液晶表示パネル1は、有効表示部6に駆動信号を供給する駆動回路を有するフレキシブル配線基板FPCを接続可能な接続パッド部PPを備えている。図1に示した例では、接続パッド部PPは、駆動ICチップ11と同様に延在部10A上に形成されている。
液晶表示パネル1に実装された駆動ICチップ11は、有効表示部6の各信号線Xに駆動信号(映像信号)を供給する信号線駆動部11X、及び、有効表示部6の各走査線Yに駆動信号(走査信号)を供給する走査線駆動部11Yを有している。走査線駆動部11Yは、奇数番走査線Y(1、3、5、…)に対して駆動信号を出力する第1駆動部11Y1、及び、偶数番走査線Y(2、4、6、…)に対して駆動信号を出力する第2駆動部11Y2を含んでいる。これら第1駆動部11Y1及び第2駆動部11Y2は、信号線駆動部11Xを挟んだ両側にそれぞれ配置されている。
第1駆動部11Y1は、外周部10の一端側10Bに配置された奇数番配線群20を介して奇数番走査線Y(1、3、5、…)と電気的に接続されている。この奇数番配線群20は、奇数番走査線Y(1、3、5、…)のそれぞれに接続された配線W(1、3、5、…)によって構成されている。つまり、第1駆動部11Y1から出力された駆動信号は、各配線W(1、3、5、…)を介して対応する奇数番走査線Y(1、3、5、…)に供給され、奇数行目の表示画素PXをオン・オフさせる。すなわち、奇数行目の各表示画素PXに含まれるスイッチング素子7は、対応する走査線Yから供給された駆動信号に基づいてオン・オフ制御される。
第2駆動部11Y2は、外周部10の他端側10Cに配置された偶数番配線群30を介して偶数番走査線Y(2、4、6、…)と電気的に接続されている。この偶数番配線群30は、偶数番走査線Y(2、4、6、…)のそれぞれに接続された配線W(2、4、6、…)によって構成されている。つまり、第2駆動部11Y2から出力された駆動信号は、各配線W(2、4、6、…)を介して対応する偶数番走査線Y(2、4、6、…)に供給され、偶数行目の表示画素PXをオン・オフさせる。すなわち、偶数行目の各表示画素PXに含まれるスイッチング素子7は、対応する走査線Yから供給された駆動信号に基づいてオン・オフ制御される。
アレイ基板3は、図2に示すように、奇数番配線群20の配線不良、偶数番配線群30の配線不良、及び、有効表示部6における配線不良や表示画素PXの表示品位など、有効表示部6での品質に関わる検査を行うための検査部40を備えている。この検査部40は、信号線駆動部11Xに対応して設けられた信号線検査部41、走査線駆動部11Yの第1駆動部11Y1に対応して設けられた第1走査線検査部42、第2駆動部11Y2に対応して設けられた第2走査線検査部43、及び、各検査部41、42、43に検査用の信号を入力するためのパッド部44を有している。
信号線検査部41は、有効表示部6を検査する際に検査用の駆動信号が供給されるとともに各信号線Xに接続された信号線検査用駆動配線51を備えている。また、信号線検査部41は、各信号線X(1、2、…、n)と信号線検査用駆動配線51との間にスイッチ素子61を備えている。さらに、信号線検査部41は、有効表示部6を検査する際にスイッチ素子61のオン・オフを制御する検査用の制御信号が供給される検査用制御配線55を備えている。つまり、信号線検査用駆動配線51及び検査用制御配線55は、信号線検査部41において、有効表示部6を検査する際に検査用の信号が供給される検査用配線として機能する。
スイッチ素子61は、例えば薄膜トランジスタによって構成されている。各スイッチ素子61のゲート電極61Gは、検査用制御配線55に電気的に接続されている。また、各スイッチ素子61のソース電極61Sは、信号線検査用駆動配線51に電気的に接続されている。さらに、各スイッチ素子61のドレイン電極61Dは、対応する信号線Xに電気的に接続されている。
第1走査線検査部42は、有効表示部6を検査する際に検査用の駆動信号が供給されるとともに奇数番配線群20の各配線21、例えば配線W1、W3、W5…に接続された第1検査用駆動配線52を備えている。また、第1走査線検査部42は、各配線21と第1検査用駆動配線52との間にスイッチ素子62を備えている。さらに、第1走査線検査部42は、有効表示部6を検査する際にスイッチ素子62のオン・オフを制御する検査用の制御信号が供給される検査用制御配線55を備えている。この検査用制御配線55は、信号線検査部41と共通である。つまり、第1検査用駆動配線52及び検査用制御配線55は、第1走査線検査部42において、有効表示部6を検査する際に検査用の信号が供給される検査用配線として機能する。
スイッチ素子62は、例えば薄膜トランジスタによって構成されている。各スイッチ素子62のゲート電極62Gは、検査用制御配線55に電気的に接続されている。また、各スイッチ素子62のソース電極62Sは、第1検査用駆動配線52に電気的に接続されている。さらに、各スイッチ素子62のドレイン電極62Dは、対応する配線21に電気的に接続されている。
第2走査線検査部43は、有効表示部6を検査する際に検査用の駆動信号が供給されるとともに偶数番配線群30の各配線31、例えば配線W2、W4、W6…に接続された第2検査用駆動配線53を備えている。また、第2走査線検査部43は、各配線31と第2検査用駆動配線53との間にスイッチ素子63を備えている。さらに、第2走査線検査部43は、有効表示部6を検査する際にスイッチ素子63のオン・オフを制御する検査用の制御信号が供給される検査用制御配線55を備えている。この検査用制御配線55は、信号線検査部41と共通である。つまり、第2検査用駆動配線53及び検査用制御配線55は、第2走査線検査部43において、有効表示部6を検査する際に検査用の信号が供給される検査用配線として機能する。
スイッチ素子63は、例えば薄膜トランジスタによって構成されている。各スイッチ素子63のゲート電極63Gは、検査用制御配線55に電気的に接続されている。また、各スイッチ素子63のソース電極63Sは、第2検査用駆動配線53に電気的に接続されている。さらに、各スイッチ素子63のドレイン電極63Dは、対応する配線31に電気的に接続されている。
パッド部44は、信号線検査用駆動配線51の一端部に検査用の駆動信号の入力を可能とする入力パッド71、第1検査用駆動配線52の一端部に検査用の駆動信号の入力を可能とする入力パッド72、第2検査用駆動配線53の一端部に検査用の駆動信号の入力を可能とする入力パッド73、及び、検査用制御配線55の一端部に検査用の制御信号の入力を可能とする入力パッド75を備えている。
入力パッド71から入力される駆動信号は、検査段階において、各表示画素PXの画素電極8に書き込まれる検査信号である。入力パッド72及び73から入力される駆動信号は、検査段階において、各表示画素PXのスイッチング素子7のオン・オフを制御するための検査信号である。入力パッド75から入力される制御信号は、検査段階において、信号線検査部41のスイッチ素子61、第1走査線検査部42のスイッチ素子62、及び、第2走査線検査部43のスイッチ素子63のオン・オフを制御するための検査信号である。
各信号線X(1、2、…n)、奇数番配線群20の各配線21、及び、偶数番配線群30の各配線31は、それぞれの中途部に駆動ICチップ11との接続を可能とする接続パッドPDを備えている。
上述したような構成の液晶表示装置によれば、奇数番配線群における配線間でのショートや各配線の断線といった配線不良、偶数番配線群における配線間でのショートや各配線の断線といった配線不良、さらには、有効表示部6における配線不良といったパネル上での配線不良を確実に検出することが可能となる。
また、信号線検査部41、第1走査線検査部42、及び、第2走査線検査部43は、駆動ICチップ11が配置される領域に対応して、アレイ基板3の延在部10A上に配置されている。当然のことながら、信号線検査用駆動配線51、第1検査用駆動配線52、第2検査用駆動配線53、及び、検査用制御配線55は、駆動ICチップ11が配置される領域に対応して延在部10A上に配置されている。これらの検査用配線51、52、53、55は、駆動ICチップ11の長手方向に沿って伸びている。つまり、これらの検査用配線51、52、53、55は、駆動ICチップ11を実装した際に駆動ICチップ11に重なる。要するに、外形寸法を拡大することなく、アレイ基板上に検査用配線を配置することが可能となる。
さらに、駆動ICチップ11を接続可能な接続パッドPDは、有効表示部6と検査部40との間に配置されている。このため、有効表示部6での品質に関わる検査を行うための検査信号が検査部40を介して供給される配線経路と、有効表示部6に画像を表示するための駆動信号(映像信号及び走査信号)が駆動ICチップ11から供給される配線経路とが一致する。したがって、検査部40を介した検査により良品と判定された液晶表示パネル1に、正常と判定された駆動ICチップ11を実装することにより、信頼性の高い液晶表示装置を提供することが可能となる。
上述したような構成の表示装置においては、その製造過程において帯電した電荷が比較的設置面積の大きな配線に蓄積しやすい。特に、信号線検査用駆動配線51、第1検査用駆動配線52、第2検査用駆動配線53、検査用制御配線55、あるいは、対向電極9に対して全表示画素PXに共通の電位を供給するための図示しないコモン配線などの検査用配線は、広い線幅を有し、しかも、長い配線長を有するため、設置面積が大きく、電荷が帯電しやすい。帯電した電荷は、配線の終端部や屈曲部に集中しやすく、隣接する他の導電層(配線や電極など)との間で静電放電を発生する原因となる。このような静電放電は、絶縁状態を維持すべき隣接する配線との間でのショートや、隣接する配線の断線を招くおそれがある。
例えば、図3に示すように、検査用制御配線55の終端部付近に位置するスイッチ素子63においては、半導体層63SCは、ソース電極63S及びドレイン電極63Dと電気的に接続されている。このような構成において、検査用制御配線55に電荷が帯電すると、その終端部付近に配置されたスイッチ素子63のゲート電極63Gに電荷が集中しやすく、ゲート電極63Gとソース電極63Sとの間やゲート電極63Gとドレイン電極63Dとの間でのショートを引き起すおそれがある。
また、図4に示すように、コモン配線COMに電荷が帯電すると、その屈曲部BDに電荷が集中しやすく、他の電位が供給される配線WXと屈曲部BDとの間でのショートを引き起すおそれがある。また、放電の規模が大きい場合には、隣接する配線WXの断線を招くおそれがある。このようなショートや断線といった配線不良は、完成した液晶表示パネルにおける画素欠陥を生じさせるため、製造歩留まりを低下させる。
そこで、この実施の形態に係る表示装置は、検査用配線80と所定の間隔をおいて対向するように配置された導電層90を備えている。この導電層90は、検査用配線80に対向して検査用配線80に蓄積した電荷の放電を誘導する放電誘導部90Aを有している。すなわち、放電誘導部90Aは、導電層90における検査用配線80と対向した部分に相当する。検査用配線80において、放電誘導部90Aと対向する対向部80Aは、検査用配線80の中途部であっても良いし、検査用配線80の端部であっても良い。放電誘導部90Aは、検査用配線80において、特に電荷が集中しやすい検査用配線80の端部と所定の間隔をおいて対向するように配置されることが望ましい。
図5A及び図5Bに示した例では、導電層90は、検査用配線80とは絶縁層100を介して異なる層に配置され、しかも、絶縁層100を介して検査用配線80とその少なくとも一部が重なるように配置されている。つまり、図5Aに示すように、検査用配線80及び導電層90は、これらが配置される基板(つまりアレイ基板3)の面内において互いに重なるとともに、これらの間に介在される絶縁層100を介して互いに対向するように配置されている。なお、図5Bに示した例では、検査用配線80を絶縁層100の下層に配置し、導電層90を絶縁層100の上層に配置したが、この例に限定されず、検査用配線80を絶縁層100の上層に配置し、導電層90を絶縁層100の下層に配置しても良いことは言うまでもない。また、図5Bに示した例では、検査用配線80を導電層90より幅広に形成したが、この例に限定されず、導電層90を検査用配線80より幅広に形成しても良いことは言うまでもない。
この導電層90は、検査用配線80に集中した電荷の放電を誘導するものであり、仮に放電が生じたとしても(あるいは、放電の結果としてショートや断線が生じたとしても)完成した液晶表示パネルにおいて何ら影響を及ぼさない導電層である。例えば、導電層90は、検査用配線80に対向して島状に配置された(すなわち電気的にフローティングした状態の)導電部材であっても良いし、所定信号(あるいは所定電圧)を供給するための配線などであっても良い。導電層90が配線である場合、完成した液晶表示パネルにおいて表示に寄与するような信号が入力されない配線を導電層90として利用することが望ましい。つまり、導電層90として利用する配線は、フレキシブル配線基板FPCを実装後には、信号が入力されない、あるいは、検査部40に設けられた各スイッチ素子61、62、63をオフした状態で固定するような信号が入力される配線であることが望ましい。このような配線や島状の導電部材を導電層90として利用することにより、例え検査用配線80とショートしたとしても完成した液晶表示パネルにおいて、表示品位に何ら影響を及ぼすことがない。また、導電層90が配線である場合、ショートや断線を生ずることなく検査用配線80の電荷を逃がす程度の小規模の放電に抑制可能であれば、表示に寄与するような信号が入力される配線を導電層90として利用しても良い。
また、検査用配線80と導電層90との間の間隔は、放電を誘導可能な距離に設定され、できるだけ小さいことが望ましい。この実施の形態では、検査用配線80と導電層90とが絶縁層100を介して重なるように配置されているため、両者の間隔は、実質的に絶縁層100の膜厚Gに相当する。また、場合によっては、上層(ここでは導電層90)が下層(ここでは検査用配線80)を乗り上げる段差部BPにおいて、上層と下層との間に介在する絶縁層100の肉厚G’が実質的な膜厚Gよりも薄くなることがある。このような場合、検査用配線80と導電層90との間の間隔は、段差部BPにおける絶縁層100の肉厚G’に相当する。いずれにしても、検査用配線80と導電層90との間の間隔は、これらが配置されるアレイ基板3の断面内における最短距離に相当するものとして定義する。
検査用配線80と導電層90とを同一層に配置する場合、これらのパターニング工程における解像度限界により、両者の間隔Gにはある程度の限界がある。これに対して、検査用配線80と導電層90とを異なる層に配置する場合、これらのパターニング工程での制約から解放され、アレイ基板3の面内において両者が重なるように配置されたとしても、絶縁層100により両者を電気的に絶縁した状態を形成することが可能となる。つまり、同一層に両者を配置した場合と比較して、検査用配線80と導電層90との間隔をより小さくすることが可能となり、より放電を誘導しやすくすることが可能となる。また、絶縁層100を介して検査用配線80と導電層90とを重ねて配置する場合、両者の間隔は断面内における最短距離に相当するため、絶縁層100の膜厚によって両者の間隔を制御することが可能である。絶縁層100の膜厚は0.1μmオーダに設定することが可能であり、アレイ基板面内で所定の間隔を形成しようとする場合より、さらに小さな間隔を形成することが可能となり、さらに放電を誘導しやすくすることが可能となる。
また、検査用配線80及び導電層90を同一層に近接した間隔で形成する場合に、パターニング工程で必要となるフォトマスクを高精度で作成する必要があったり、パターニング工程においてフォトマスクを高精度で位置合わせする必要があったりしたが、検査用配線80及び導電層90を異なる層に形成することで、このような要求を満たす必要がなくなり、製造コストを低減することが可能となるとともに製造歩留まりを向上することが可能となる。
さらに、導電層90は、これと対向した状態で配置すべき検査用配線80とは異なる層に形成される電極や配線と同一材料を用いて同一工程で形成可能である。例えば、検査用配線80が検査用制御配線55である場合、これとは絶縁層100を介して異なる層に配置されるソース電極やドレイン電極などと同一材料を用いて同一工程で形成可能である。このため、別途に導電層90を形成する工程が不要であり、製造コストの増大や製造歩留まりの大幅な劣化を招くことはない。
検査用配線80と導電層90とが重なり合う重なり部OLのパターンは、図5Aに示したような例に限定されるものではない。すなわち、検査用配線80及び導電層90の少なくとも一方は、電荷が集中しやすいような形状として少なくとも1つの多角形状の突角部を有しており、この突角部の少なくとも1つの頂点を含む一部が重なり部OLを構成していれば良い。
より具体的に説明すると、図6Aに示すように、対向部80A及び放電誘導部90Aの少なくとも一方は、1つの四角形状の突角部Cを有し、2つの頂点Tを有するような形状であっても良い。また、図6Bに示すように、対向部80A及び放電誘導部90Aの少なくとも一方は、1つの三角形状の突角部Cを有し、1つの頂点Tを有するような形状であっても良い。さらに、図6Cに示すように、対向部80A及び放電誘導部90Aの少なくとも一方は、複数(n個)の三角形状の突角部Cを有し、複数(n個)の頂点Tを有するような形状であっても良い。つまり、図6Cに示した例は、連続した三角形からなる鋸歯形状の突角部Cを有する形状(つまり複数の頂点Tを有する形状)を示している。図6B及び図6Cに示したような例では、図6Aに示した例と比較して、重なり部OLを構成するエッジ長を伸ばすことが可能となり、しかも、頂点Tをより鋭利な形状とすることができ、電界が集中しやすくなる。
また、図6Dに示すように、対向部80A及び放電誘導部90Aの少なくとも一方は、段階的に長さの異なる複数の突角部C1、C2、C3…を有するような形状であっても良い。図6Dに示した例では、このような形状と対向する部分との間の間隔(あるいは重なり量)を突角部毎に異ならせることが可能である。
またさらに、対向部80A及び放電誘導部90Aの少なくとも一方は、図示しないが、n個のm角形状の突角部Cを有し、複数の頂点を有するような形状であっても良いが、頂点Tの形状は電界の集中しやすさを考慮するとより鋭利であることが望ましい。なお、複数の突角部C及び複数の頂点Tは、一列に並んでいる必要はなく、基板面内であらゆる方位に向いていても良い。
検査用配線80の対向部80Aと導電層90の放電誘導部90Aとを向かい合わせたとき、検査用配線80と導電層90とが重なり合う重なり部OLのパターンの組み合わせは、図5Aに示したような矩形状の対向部同士の組み合わせに限定されるものではない。すなわち、検査用配線80及び導電層90の少なくとも一方は、電荷が集中しやすいような形状として少なくとも1つの多角形状の突角部を有しており、この突角部の少なくとも1つの頂点を含む一部が重なり部OLを構成していれば良い。
先に図6B及び図6Cを参照して説明したような例では、図6Aに示した例と比較して、重なり部OLを構成するエッジ長を伸ばすことが可能となり、しかも、頂点Tをより鋭利な形状とすることができ、電界が集中しやすくなる。
上述したような形状の検査用配線80及び導電層90においては、少なくとも一方に形成された突角部の少なくとも1つの頂点を含む一部が重なり部OLを構成していれば良い。すなわち、導電層90は、少なくとも1つの多角形状の突角部Cを有し、しかも、突角部Cの少なくとも1つの頂点Tを含む一部が検査用配線80と重なるように配置されても良い。また、検査用配線80は、少なくとも1つの多角形状の突角部Cを有し、しかも、突角部Cの少なくとも1つの頂点Tを含む一部が導電層90と重なるように配置されても良い。
例えば、図7Aに示すように、導電層90の放電誘導部90Aが1つの三角形状の突角部Cを有する場合、導電層90は、その突角部Cの全体が検査用配線80と重なるように配置すれば良い。この場合、当然のことながら、導電層90における突角部Cの頂点Tは検査用配線80と重なる。あるいは、検査用配線80が1つの三角形状の突角部Cを有する場合、検査用配線80は、その突角部Cの全体が導電層90の放電誘導部90Aと重なるように配置すれば良い。この場合も、当然のことながら、検査用配線80における突角部Cの頂点Tは導電層90と重なる。このような配置によって重なり部OLを構成することにより、検査用配線80及び導電層90は、電界が集中しやすい頂点Tを介して実質的に絶縁層100の膜厚に相当する間隔で対向配置されることになり、検査用配線80に蓄積した電荷の放電を誘導可能となる。
また、図7Bに示すように、導電層90の放電誘導部90Aが複数の三角形状の突角部Cを有する場合、導電層90は、それらの突角部Cの全体が検査用配線80と重なるように配置しても良い。この場合、当然のことながら、導電層90における突角部Cの頂点Tは検査用配線80と重なる。あるいは、検査用配線80が複数の三角形状の突角部Cを有する場合、検査用配線80は、それらの突角部Cの全体が導電層90の放電誘導部90Aと重なるように配置しても良い。この場合も、当然のことながら、検査用配線80における突角部Cの頂点Tは導電層90と重なる。このような配置によって重なり部OLを構成することにより、検査用配線80及び導電層90は、電界が集中しやすい頂点Tを介して実質的に絶縁層100の膜厚に相当する間隔で対向配置されることになり、検査用配線80に蓄積した電荷の放電を誘導可能となる。
さらに、図7Cに示すように、導電層90の放電誘導部90Aが1つの三角形状の突角部Cを有する場合、導電層90は、その突角部Cの1つの頂点Tを含む一部が検査用配線80と重なるように配置しても良い。この場合は、特に、導電層90における突角部Cの頂点Tが検査用配線80を乗り上げる段差部BPに位置することが望ましい。あるいは、検査用配線80が1つの三角形状の突角部Cを有する場合、検査用配線80は、その突角部Cの1つの頂点Tを含む一部が導電層90の放電誘導部90Aと重なるように配置しても良い。この場合も同様に、検査用配線80における突角部Cの頂点Tが導電層90を乗り上げる段差部BPに位置することが望ましい。このような配置によって重なり部OLを構成することにより、検査用配線80及び導電層90は、電界が集中しやすい頂点Tを介して、両者の間に介在する絶縁層100の肉厚に相当する微小な間隔で対向配置されることになり、検査用配線80に蓄積した電荷の放電をさらに誘導可能となる。
またさらに、図7Dに示すように、導電層90の放電誘導部90Aが複数の三角形状の突角部Cを有する場合、導電層90は、それらの突角部Cの少なくとも1つの頂点Tを含む一部が検査用配線80と重なるように配置しても良い。この場合は、特に、導電層90における突角部Cの頂点Tが検査用配線80を乗り上げる段差部BPに位置することが望ましい。あるいは、検査用配線80が複数の三角形状の突角部Cを有する場合、検査用配線80は、それらの突角部Cの少なくとも1つの頂点Tを含む一部が導電層90の放電誘導部90Aと重なるように配置しても良い。この場合も同様に、検査用配線80における突角部Cの頂点Tが導電層90を乗り上げる段差部BPに位置することが望ましい。このような配置によって重なり部OLを構成することにより、検査用配線80及び導電層90は、電界が集中しやすい頂点Tを介して、両者の間に介在する絶縁層100の肉厚に相当する微小な間隔で対向配置されることになり、検査用配線80に蓄積した電荷の放電をさらに誘導可能となる。
さらに、図7Eに示すように、導電層90の放電誘導部90Aが複数の突角部C1、C2…を有する場合、導電層90は、それらの突角部の少なくとも1つの頂点Tを含む一部が検査用配線80と重なるように配置しても良い。この場合は、特に、導電層90における1つの突角部(図7Eに示した例ではC3)の頂点Tが検査用配線80を乗り上げる段差部BPに位置することが望ましい。あるいは、検査用配線80が複数の突角部C1、C2…を有する場合、検査用配線80は、それらの突角部の少なくとも1つの頂点Tを含む一部が導電層90の放電誘導部90Aと重なるように配置しても良い。この場合も同様に、検査用配線80における1つの突角部Cの頂点Tが導電層90を乗り上げる段差部BPに位置することが望ましい。このような配置によって重なり部OLを構成することにより、検査用配線80及び導電層90は、電界が集中しやすい頂点Tを介して、両者の間に介在する絶縁層100の肉厚に相当する微小な間隔で対向配置されることになり、検査用配線80に蓄積した電荷の放電をさらに誘導可能となる。
図6Dに示したような長さの異なる複数の突角部を有した形状は、特に図7Eで説明したように、検査用配線80と導電層90とを異なる層に配置し、且つ、互いに一部が重なるように配置した場合に適用することが効果的である。すなわち、検査用配線80に蓄積される電荷量は、各種条件によって異なる。したがって、放電誘導部90Aにより放電を誘導しやすい最適な距離も、各種条件によって異なる。このため、検査用配線80と導電層90とは、放電誘導部90Aからの距離が種々異なる条件で対向していることが望ましい。これにより、検査用配線80に蓄積された電荷量の大小にかかわらず、放電誘導部90Aにより放電を誘導しやすくなる。
また、仮に、放電誘導部90Aにより放電を誘導しやすい最適な検査用配線80と導電層90との間隔が分かっていたとしても、検査用配線80と導電層90とを異なる層に配置する場合、検査用配線80及び導電層90をそれぞれ形成する際のアライメント精度により、最適な間隔に形成できないことがある。そこで、例えば、放電誘導部90Aに上述したような長さの異なる複数の突角部を有した形状を適用することにより、いずれか1つの突角部を検査用配線80と最適な間隔で対向配置することが可能となる。したがって、検査用配線80に蓄積した電荷の放電をさらに誘導可能となる。図7Eに示した例では、検査用配線80と導電層90とが絶縁層を介してそれらの一部が重なる例について説明したが、必ずしもこの例に限らず、放電を誘導可能な距離によっては、平面的に見て検査用配線80と導電層90とが重ならないようなレイアウトであっても良い。
なお、図7A乃至図7Eに示した例では、頂点Tを含む突角部Cを上層に配置したが、この例に限定されず、頂点Tを含む突角部を下層に配置しても良いことは言うまでもない。また、下層を上層より幅広に形成したが、この例に限定されず、上層を下層より幅広に形成しても良いことは言うまでもない。
このような構成により、検査用配線80上で蓄積していた電荷を導電層90との放電により逃がすことが可能となる。これにより、検査用配線80に隣接する他の導電層との間での不所望な放電、及び、この放電に起因した不所望なショートや断線の発生を未然に防止することが可能となる。
したがって、フレキシブル配線基板FPCや駆動ICチップ11を実装する前の有効表示部6での品質に関わる検査を行う検査段階において、検査部40を用いて安定的に各種配線の配線不良を検査することが可能となるとともに、完成した液晶表示パネルにおける欠陥の発生を防止することができ、製造歩留まりの低下を抑制することが可能となる。
(実施例)
この実施例においては、検査用制御配線55の終端部55Eでの放電を誘導する構成例について説明する。図8A及び図8Bに示すように、導電層90は、絶縁層100の上層に配置されている。また、スイッチ素子63のゲート電極63Gと一体的な検査用制御配線55は、絶縁層100の下層に配置されている。つまり、導電層90は、検査用制御配線55とは異なる層に配置されており、しかも、絶縁層100を介して検査用制御配線55の終端部55Eと少なくとも一部が重なるように配置されている。検査用制御配線55の終端部55Eは、導電層90より幅広に形成されている。導電層90は、複数の三角形状の突角部Cを有し、しかも、突角部Cの各頂点Tを含む一部が検査用制御配線55の終端部55Eに重なっている。
このような構成により、検査用制御配線55の終端部55Eに集中した電荷を導電層90との放電により逃がすことが可能となる。これにより、検査用制御配線55の終端部付近での不所望な放電、及び、この放電に起因した不所望なショートや断線の発生を未然に防止することが可能となる。
以上説明したように、この実施の形態に係る表示装置によれば、検査部を備えたアレイ基板において、検査用配線において、電荷が集中しやすい部位に対向して導電層を配置したことにより、放電を誘導することが可能となる。これにより、検査用配線上において放電規模を拡大するような電荷の集中を防止することができる。このため、検査用配線に近接した他の導電層との間での不所望な放電、及び、この放電に起因した配線不良の発生を抑制することが可能となる。
このため、駆動ICチップやフレキシブル配線基板などを実装する前の検査段階において、検査部を用いて有効表示部の品質に関わる検査を安定的に行うことが可能となる。したがって、配線不良の液晶表示パネルの後工程への流出を未然に防ぐことが可能となる。また、完成した液晶表示パネルにおける欠陥の発生を防止することが可能となる。これにより、製造歩留まりの低下を抑制することが可能となる。
なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
例えば、上記実施形態では、走査信号を液晶表示パネルの両側から給電する構成の液晶表示パネルについて述べてきたが、第1駆動部と第2駆動部とでそれぞれ走査信号を給電する配線数が異なっても良いし、第1駆動部若しくは第2駆動部を有さず単一の走査線駆動部により片側のみから各走査線に走査信号を給電するようなレイアウトでも良く、逆に走査線駆動部がさらに第3駆動部及び第4駆動部を有するような構成であっても良い。
また、この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、自己発光素子を表示素子とする有機エレクトロルミネッセンス表示装置など他の表示装置であっても良い。
図1は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。 図2は、図1に示した液晶表示パネルの検査部の構成を概略的に示す図である。 図3は、検査用制御配線の終端部付近に位置するスイッチ素子での放電に起因したショートの発生を説明するための図である。 図4は、コモン配線の屈曲部付近での放電に起因した断線の発生を説明するための図である。 図5Aは、検査用配線とこれに重なる導電層との配置例を概略的に示す平面図である。 図5Bは、図5Aに示した検査用配線及び導電層をA−A’線で切断したときの断面構造を概略的に示す断面図である。 図6Aは、検査用配線及び導電層の突角部の形状例を概略的に示す平面図である。 図6Bは、検査用配線及び導電層の突角部の形状例を概略的に示す平面図である。 図6Cは、検査用配線及び導電層の突角部の形状例を概略的に示す平面図である。 図6Dは、検査用配線及び導電層の突角部の形状例を概略的に示す平面図である。 図7Aは、検査用配線と導電層とを重ね合わせたときのパターンの組み合わせ例を示す平面図である。 図7Bは、検査用配線と導電層とを重ね合わせたときのパターンの組み合わせ例を示す平面図である。 図7Cは、検査用配線と導電層とを重ね合わせたときのパターンの組み合わせ例を示す平面図である。 図7Dは、検査用配線と導電層とを重ね合わせたときのパターンの組み合わせ例を示す平面図である。 図7Eは、検査用配線と導電層とを重ね合わせたときのパターンの組み合わせ例を示す平面図である。 図8Aは、実施例に係る検査用制御配線とこれに重なる導電層との配置を概略的に示す平面図である。 図8Bは、図8Aに示した検査用制御配線及び導電層をB−B’線で切断したときの断面構造を概略的に示す断面図である。
符号の説明
PX…表示画素、FPC…フレキシブル配線基板、PP…接続パッド部、1…液晶表示パネル、3…アレイ基板、6…有効表示部、10…外周部、10A…延在部、11…駆動ICチップ、20…奇数番配線群、21…配線、30…偶数番配線群、31…配線、40…検査部、41…信号線検査部、42…第1走査線検査部、43…第2走査線検査部、44…パッド部、51…信号線検査用駆動配線、52…第1検査用駆動配線、53…第2検査用駆動配線、55…検査用制御配線、61…スイッチ素子、61G…ゲート電極、62…スイッチ素子、62G…ゲート電極、63…スイッチ素子、63G…ゲート電極

Claims (14)

  1. 複数の表示画素によって構成された有効表示部と、
    前記有効表示部を検査する際に検査用の信号が供給される検査用配線と、
    前記検査用配線とは絶縁層を介して異なる層に配置され、しかも、前記絶縁層を介して前記検査用配線と少なくとも一部が重なるように配置された導電層と、
    を備えたことを特徴とする表示装置。
  2. 前記導電層は、少なくとも1つの多角形状の突角部を有し、しかも、前記突角部の少なくとも1つの頂点を含む一部が前記検査用配線と重なることを特徴とする請求項1に記載の表示装置。
  3. 前記検査用配線は、少なくとも1つの多角形状の突角部を有し、しかも、前記突角部の少なくとも1つの頂点を含む一部が前記導電層と重なることを特徴とする請求項1に記載の表示装置。
  4. 前記検査用配線は、前記有効表示部において複数の表示画素に共通の電位を供給する配線であることを特徴とする請求項1に記載の表示装置。
  5. 複数の表示画素によって構成された有効表示部と、
    前記有効表示部に接続され、前記有効表示部外に引き出された配線と、
    前記配線にスイッチ素子を介して接続され、前記有効表示部を検査する際に検査用の駆動信号が供給される検査用駆動配線と、
    前記有効表示部を検査する際に前記スイッチ素子のオン・オフを制御する検査用の制御信号が供給される検査用制御配線と、
    前記検査用制御配線とは絶縁層を介して異なる層に配置され、しかも、前記絶縁層を介して前記検査用制御配線の終端部と少なくとも一部が重なるように配置された導電層と、
    を備えたことを特徴とする表示装置。
  6. 前記導電層は、少なくとも1つの多角形状の突角部を有し、しかも、前記突角部の少なくとも1つの頂点を含む一部が前記検査用制御配線の終端部と重なることを特徴とする請求項5に記載の表示装置。
  7. 前記検査用制御配線の終端部は、少なくとも1つの多角形状の突角部を有し、しかも、前記突角部の少なくとも1つの頂点を含む一部が前記導電層と重なることを特徴とする請求項5に記載の表示装置。
  8. 前記配線は、走査線及び信号線の少なくとも一方であることを特徴とする請求項5に記載の表示装置。
  9. 前記スイッチ素子は、薄膜トランジスタであり、そのゲート電極が前記検査用制御配線と接続されたことを特徴とする請求項5に記載の表示装置。
  10. 前記導電層は、島状に配置された導電部材であることを特徴とする請求項1または5に記載の表示装置。
  11. 前記導電層は、信号供給可能な配線であることを特徴とする請求項1または5に記載の表示装置。
  12. 前記有効表示部は、一対の基板間に液晶層を保持することによって構成された液晶表示パネルに備えられたことを特徴とする請求項1または5に記載の表示装置。
  13. 複数の表示画素によって構成された有効表示部と、
    前記有効表示部を検査する際に検査用の信号が供給される検査用配線と、
    前記検査用配線とは絶縁層を介して異なる層において所定の間隔をおいて対向するように配置され、前記検査用配線に蓄積した電荷の放電を誘導する放電誘導部を有する導電層と、
    を備え、
    前記検査用配線の前記放電誘導部と対向する対向部及び前記放電誘導部の少なくとも一方は、長さの異なる複数の突角部を有することを特徴とする表示装置。
  14. 前記導電層は、その少なくとも一部が前記絶縁層を介して前記検査用配線と重なるように配置されたことを特徴とする請求項13に記載の表示装置。
JP2005317080A 2004-10-29 2005-10-31 表示装置 Active JP4955983B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005317080A JP4955983B2 (ja) 2004-10-29 2005-10-31 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004316563 2004-10-29
JP2004316563 2004-10-29
JP2005317080A JP4955983B2 (ja) 2004-10-29 2005-10-31 表示装置

Publications (2)

Publication Number Publication Date
JP2006154795A true JP2006154795A (ja) 2006-06-15
JP4955983B2 JP4955983B2 (ja) 2012-06-20

Family

ID=36633100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005317080A Active JP4955983B2 (ja) 2004-10-29 2005-10-31 表示装置

Country Status (1)

Country Link
JP (1) JP4955983B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022132364A (ja) * 2017-04-20 2022-09-08 株式会社ジャパンディスプレイ 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297314A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および液晶パネル
JP2000155329A (ja) * 1998-11-19 2000-06-06 Hitachi Ltd 液晶表示装置
JP2004272028A (ja) * 2003-03-11 2004-09-30 Fujitsu Display Technologies Corp 表示装置用基板及びそれを備えた表示装置
JP2005051193A (ja) * 2003-07-30 2005-02-24 Au Optronics Corp 静電放電保護回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297314A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および液晶パネル
JP2000155329A (ja) * 1998-11-19 2000-06-06 Hitachi Ltd 液晶表示装置
JP2004272028A (ja) * 2003-03-11 2004-09-30 Fujitsu Display Technologies Corp 表示装置用基板及びそれを備えた表示装置
JP2005051193A (ja) * 2003-07-30 2005-02-24 Au Optronics Corp 静電放電保護回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022132364A (ja) * 2017-04-20 2022-09-08 株式会社ジャパンディスプレイ 表示装置
JP7267490B2 (ja) 2017-04-20 2023-05-01 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP4955983B2 (ja) 2012-06-20

Similar Documents

Publication Publication Date Title
KR100807916B1 (ko) 표시 장치
US7038484B2 (en) Display device
JP5140999B2 (ja) 液晶表示装置
JP2008003134A (ja) 配線構造、及び表示装置
JP2006209089A (ja) 表示装置
JP2007140378A (ja) 表示装置
JP4298726B2 (ja) 表示装置
JP2009093023A (ja) 表示装置
JP5585102B2 (ja) アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル
JP4834477B2 (ja) 表示装置
JP4864300B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP4836431B2 (ja) 表示装置
JP4945070B2 (ja) 表示装置
JP4476737B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP4955983B2 (ja) 表示装置
JP2006227291A (ja) 表示装置
JP2006317763A (ja) 液晶表示装置
JP2008015373A (ja) 表示装置
JP5127124B2 (ja) 表示装置
JP2006227290A (ja) 表示装置
JP2006126619A (ja) 表示装置
JP2006215112A (ja) 表示装置及び表示装置用マザー基板
JP2006126622A (ja) 表示装置
JP2008015367A (ja) 表示装置
JP2006126620A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

R150 Certificate of patent or registration of utility model

Ref document number: 4955983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250