JP2006215112A - 表示装置及び表示装置用マザー基板 - Google Patents

Abstract

【課題】品質に関わる検査を安定して行うことが可能であり、しかも、製造歩留まりの低下を抑制することが可能な表示装置及び表示装置用マザー基板を提供することを目的とする。
【解決手段】複数の表示画素によって構成された有効表示部を備えた表示パネル１において、有効表示部を検査する際に検査用の信号が供給される検査用配線８０と、表示パネル１に部品を実装する際に表示パネル１と部品との位置合わせに必要なアライメントマークＡＭＰを備え、アライメントマークＡＭＰは、検査用配線８０と所定の間隔をおいて対向するように配置されたことを特徴とする。
【選択図】図５

Description

この発明は、表示装置及び表示装置用マザー基板に係り、特に、品質に関わる検査を行うための検査部を備えた表示装置に関する。

液晶表示装置などの表示装置は、マトリクス状の表示画素によって構成された有効表示部を備えている。この有効表示部は、表示画素の行方向に沿って延在する複数の走査線、表示画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。これら各走査線及び各信号線は、有効表示部の外周部に引き出されている。

近年では、表示画素数の増加に伴い、有効表示部及びその外周部において、走査線や信号線などの各種配線は、細い線幅でしかも僅かな間隔で隣接するように配置されている。このため、配線間でのショートや各配線の断線などといった配線不良を厳密に検査する必要がある。例えば、検査制御回路を液晶表示装置に接続し、隣接する走査線に位相の異なる信号を供給することにより、配線不良を検査する方法が提案されている（例えば、特許文献１。）。また、有効表示部の外周部に検査配線を備えた液晶表示装置も提案されている（例えば、特許文献２参照。）。
特開平０６−１６０８９８号公報 特開２００３−１５７０５３号公報

この発明は、上述した問題点に鑑みなされたものであって、その目的は、品質に関わる検査を安定して行うことが可能であり、しかも、製造歩留まりの低下を抑制することが可能な表示装置及び表示装置用マザー基板を提供することにある。

この発明の第１の様態による表示装置は、
複数の表示画素によって構成された有効表示部と、
前記有効表示部を検査する際に検査用の信号が供給される検査用配線と、を備えた表示パネルを含み、
さらに、前記表示パネルに部品を実装する際に前記表示パネルと部品との位置合わせに必要なアライメントマークを備え、
前記アライメントマークは、前記検査用配線と所定の間隔をおいて対向するように配置されたことを特徴とする。

この発明の第２の様態による表示装置は、
複数の表示画素によって構成された有効表示部と、
前記有効表示部に接続され、前記有効表示部外に引き出された配線と、
前記配線にスイッチ素子を介して接続され、前記有効表示部を検査する際に検査用の駆動信号が供給される検査用駆動配線と、
前記有効表示部を検査する際に前記スイッチ素子のオン・オフを制御する検査用の制御信号が供給される検査用制御配線と、を備えた表示パネルを含み、
さらに、前記表示パネルに部品を実装する際に前記表示パネルと部品との位置合わせに必要なアライメントマークを備え、
前記アライメントマークは、前記検査用制御配線の端部と所定の間隔をおいて対向するように配置されたことを特徴とする。

この発明の第３の様態による表示装置用マザー基板は、
複数の表示画素によって構成された有効表示部を含むセル領域を複数箇所備えた表示装置用マザー基板であって、
セル領域外に配置されるとともに製造過程において表示装置用マザー基板に対する位置合わせに必要なアライメントマークと、
前記有効表示部を検査する際に検査用の信号が供給される検査用配線と、を備え、
前記アライメントマークは、各セル領域から引き出された前記検査用配線と所定の間隔をおいて対向するように配置されたことを特徴とする。

この発明の第４の様態による表示装置用マザー基板は、
複数の表示画素によって構成された有効表示部を含むセル領域を複数箇所備えた表示装置用マザー基板であって、
前記有効表示部に接続され、前記有効表示部外に引き出された配線と、
セル領域外に配置されるとともに製造過程において表示装置用マザー基板に対する位置合わせに必要なアライメントマークと、
前記配線にスイッチ素子を介して接続され、前記有効表示部を検査する際に検査用の駆動信号が供給される検査用駆動配線と、
前記有効表示部を検査する際に前記スイッチ素子のオン・オフを制御する検査用の制御信号が供給される検査用制御配線と、を備え、
前記アライメントマークは、各セル領域から引き出された前記検査用制御配線の端部と所定の間隔をおいて対向するように配置されたことを特徴とする。

この発明によれば、品質に関わる検査を安定して行うことが可能であり、しかも、製造歩留まりの低下を抑制することが可能な表示装置及び表示装置用マザー基板を提供することができる。

以下、この発明の一実施の形態に係る表示装置及び表示装置用マザー基板について図面を参照して説明する。

図１に示すように、表示装置の一例としての液晶表示装置は、略矩形平板状の表示パネルとしての液晶表示パネル１を備えている。この液晶表示パネル１は、一対の基板すなわちアレイ基板３及び対向基板４と、これら一対の基板の間に光変調層として保持された液晶層５と、によって構成されている。この液晶表示パネル１は、画像を表示する矩形状の有効表示部６を備えている。この有効表示部６は、マトリクス状に配置された複数の表示画素ＰＸによって構成されている。

アレイ基板３は、有効表示部６に配置された配線、例えば、表示画素ＰＸの行方向に沿って延在する複数の走査線Ｙ（１、２、３、…、ｍ）や、表示画素ＰＸの列方向に沿って延在する複数の信号線Ｘ（１、２、３、…、ｎ）などを備えている。また、アレイ基板３は、有効表示部６において、これらの各種配線の他に、これら走査線Ｙと信号線Ｘとの交差部付近において表示画素ＰＸ毎に配置されたスイッチング素子７、スイッチング素子７に接続された画素電極８などを備えている。

スイッチング素子７は、薄膜トランジスタ（ＴＦＴ）などで構成されている。このスイッチング素子７のゲート電極７Ｇは、対応する走査線Ｙに電気的に接続されている（あるいは走査線と一体に形成されている）。スイッチング素子７のソース電極７Ｓは、対応する信号線Ｘに電気的に接続されている（あるいは信号線と一体に形成されている）。スイッチング素子７のドレイン電極７Ｄは、対応する表示画素ＰＸの画素電極８に電気的に接続されている。

対向基板４は、有効表示部６において、全表示画素ＰＸに共通の対向電極９などを備えている。これらアレイ基板３及び対向基板４は、全表示画素ＰＸの画素電極８と対向電極９とを対向させた状態で配設され、これらの間にギャップを形成する。液晶層５は、アレイ基板３と対向基板４とのギャップに封止された液晶組成物によって形成されている。

バックライトユニットからのバックライト光を選択的に透過することによって画像を表示するような透過型の液晶表示パネル１は、アレイ基板３及び対向基板４の外面に実装された偏向板などの光学フィルムを備えている。また、外光を選択的に反射することによって画像を表示するような反射型の液晶表示パネル１は、対向基板４の外面に実装された偏向板などの光学フィルムを備えている。

カラー表示タイプの液晶表示装置では、液晶表示パネル１は、複数種類の表示画素、例えば赤（Ｒ）を表示する赤色画素、緑（Ｇ）を表示する緑色画素、青（Ｂ）を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらカラーフィルタは、アレイ基板３または対向基板４の主面に配置される。

液晶表示パネル１は、有効表示部６の外側に位置する外周部１０に実装された駆動ＩＣチップ１１を備えている。図１に示した例では、駆動ＩＣチップ１１は、対向基板４の端部４Ａより外方に延在したアレイ基板３の延在部１０Ａ上に配置されている。また、液晶表示パネル１は、有効表示部６に駆動信号を供給する駆動回路を有するフレキシブル配線基板ＦＰＣを実装可能な複数の接続パッドを有したパッド部ＰＰを備えている。図１に示した例では、パッド部ＰＰは、駆動ＩＣチップ１１と同様に延在部１０Ａ上に形成されている。

液晶表示パネル１に実装された駆動ＩＣチップ１１は、有効表示部６の各信号線Ｘに駆動信号（映像信号）を供給する信号線駆動部１１Ｘ、及び、有効表示部６の各走査線Ｙに駆動信号（走査信号）を供給する走査線駆動部１１Ｙを有している。走査線駆動部１１Ｙは、奇数番走査線Ｙ（１、３、５、…）に対して駆動信号を出力する第１駆動部１１Ｙ１、及び、偶数番走査線Ｙ（２、４、６、…）に対して駆動信号を出力する第２駆動部１１Ｙ２を含んでいる。これら第１駆動部１１Ｙ１及び第２駆動部１１Ｙ２は、信号線駆動部１１Ｘを挟んだ両側にそれぞれ配置されている。

第１駆動部１１Ｙ１は、外周部１０の一端側１０Ｂに配置された奇数番配線群２０を介して奇数番走査線Ｙ（１、３、５、…）と電気的に接続されている。この奇数番配線群２０は、奇数番走査線Ｙ（１、３、５、…）のそれぞれに接続された配線Ｗ（１、３、５、…）によって構成されている。つまり、第１駆動部１１Ｙ１から出力された駆動信号は、各配線Ｗ（１、３、５、…）を介して対応する奇数番走査線Ｙ（１、３、５、…）に供給され、奇数行目の表示画素ＰＸをオン・オフさせる。すなわち、奇数行目の各表示画素ＰＸに含まれるスイッチング素子７は、対応する走査線Ｙから供給された駆動信号に基づいてオン・オフ制御される。

第２駆動部１１Ｙ２は、外周部１０の他端側１０Ｃに配置された偶数番配線群３０を介して偶数番走査線Ｙ（２、４、６、…）と電気的に接続されている。この偶数番配線群３０は、偶数番走査線Ｙ（２、４、６、…）のそれぞれに接続された配線Ｗ（２、４、６、…）によって構成されている。つまり、第２駆動部１１Ｙ２から出力された駆動信号は、各配線Ｗ（２、４、６、…）を介して対応する偶数番走査線Ｙ（２、４、６、…）に供給され、偶数行目の表示画素ＰＸをオン・オフさせる。すなわち、偶数行目の各表示画素ＰＸに含まれるスイッチング素子７は、対応する走査線Ｙから供給された駆動信号に基づいてオン・オフ制御される。

また、信号線駆動部１１Ｘは、各信号線Ｘ（１、２、３、…）と電気的に接続されている。各列の各表示画素ＰＸに含まれるスイッチング素子７は、オンしたタイミングで対応する信号線Ｘから供給された映像信号を画素電極８に書き込む。

アレイ基板３は、図２に示すように、奇数番配線群２０の配線不良、偶数番配線群３０の配線不良、及び、有効表示部６における配線不良や表示画素ＰＸの表示品位など、有効表示部６での品質に関わる検査を行うための検査部４０を備えている。この検査部４０は、信号線駆動部１１Ｘに対応して設けられた信号線検査部４１、走査線駆動部１１Ｙの第１駆動部１１Ｙ１に対応して設けられた第１走査線検査部４２、第２駆動部１１Ｙ２に対応して設けられた第２走査線検査部４３、及び、各検査部４１、４２、４３に検査用の信号を入力するためのパッド部４４を有している。

信号線検査部４１は、有効表示部６を検査する際に検査用の駆動信号が供給されるとともに各信号線Ｘに接続された信号線検査用駆動配線５１を備えている。また、信号線検査部４１は、各信号線Ｘ（１、２、…、ｎ）と信号線検査用駆動配線５１との間にスイッチ素子６１を備えている。さらに、信号線検査部４１は、有効表示部６を検査する際にスイッチ素子６１のオン・オフを制御する検査用の制御信号が供給される検査用制御配線５５を備えている。つまり、信号線検査用駆動配線５１及び検査用制御配線５５は、信号線検査部４１において、有効表示部６を検査する際に検査用の信号が供給される検査用配線として機能する。

スイッチ素子６１は、例えば薄膜トランジスタによって構成されている。各スイッチ素子６１のゲート電極６１Ｇは、検査用制御配線５５に電気的に接続されている。また、各スイッチ素子６１のソース電極６１Ｓは、信号線検査用駆動配線５１に電気的に接続されている。さらに、各スイッチ素子６１のドレイン電極６１Ｄは、対応する信号線Ｘに電気的に接続されている。

第１走査線検査部４２は、有効表示部６を検査する際に検査用の駆動信号が供給されるとともに奇数番配線群２０の各配線２１、例えば配線Ｗ１、Ｗ３、Ｗ５…に接続された第１検査用駆動配線５２を備えている。また、第１走査線検査部４２は、各配線２１と第１検査用駆動配線５２との間にスイッチ素子６２を備えている。さらに、第１走査線検査部４２は、有効表示部６を検査する際にスイッチ素子６２のオン・オフを制御する検査用の制御信号が供給される検査用制御配線５５を備えている。この検査用制御配線５５は、信号線検査部４１と共通である。つまり、第１検査用駆動配線５２及び検査用制御配線５５は、第１走査線検査部４２において、有効表示部６を検査する際に検査用の信号が供給される検査用配線として機能する。

スイッチ素子６２は、例えば薄膜トランジスタによって構成されている。各スイッチ素子６２のゲート電極６２Ｇは、検査用制御配線５５に電気的に接続されている。また、各スイッチ素子６２のソース電極６２Ｓは、第１検査用駆動配線５２に電気的に接続されている。さらに、各スイッチ素子６２のドレイン電極６２Ｄは、対応する配線２１に電気的に接続されている。

第２走査線検査部４３は、有効表示部６を検査する際に検査用の駆動信号が供給されるとともに偶数番配線群３０の各配線３１、例えば配線Ｗ２、Ｗ４、Ｗ６…に接続された第２検査用駆動配線５３を備えている。また、第２走査線検査部４３は、各配線３１と第２検査用駆動配線５３との間にスイッチ素子６３を備えている。さらに、第２走査線検査部４３は、有効表示部６を検査する際にスイッチ素子６３のオン・オフを制御する検査用の制御信号が供給される検査用制御配線５５を備えている。この検査用制御配線５５は、信号線検査部４１と共通である。つまり、第２検査用駆動配線５３及び検査用制御配線５５は、第２走査線検査部４３において、有効表示部６を検査する際に検査用の信号が供給される検査用配線として機能する。

スイッチ素子６３は、例えば薄膜トランジスタによって構成されている。各スイッチ素子６３のゲート電極６３Ｇは、検査用制御配線５５に電気的に接続されている。また、各スイッチ素子６３のソース電極６３Ｓは、第２検査用駆動配線５３に電気的に接続されている。さらに、各スイッチ素子６３のドレイン電極６３Ｄは、対応する配線３１に電気的に接続されている。

パッド部４４は、信号線検査用駆動配線５１の一端部に検査用の駆動信号の入力を可能とする入力パッド７１、第１検査用駆動配線５２の一端部に検査用の駆動信号の入力を可能とする入力パッド７２、第２検査用駆動配線５３の一端部に検査用の駆動信号の入力を可能とする入力パッド７３、及び、検査用制御配線５５の一端部に検査用の制御信号の入力を可能とする入力パッド７５を備えている。

入力パッド７１から入力される駆動信号は、検査段階において、各表示画素ＰＸの画素電極８に書き込まれる検査信号である。入力パッド７２及び７３から入力される駆動信号は、検査段階において、各表示画素ＰＸのスイッチング素子７のオン・オフを制御するための検査信号である。入力パッド７５から入力される制御信号は、検査段階において、信号線検査部４１のスイッチ素子６１、第１走査線検査部４２のスイッチ素子６２、及び、第２走査線検査部４３のスイッチ素子６３のオン・オフを制御するための検査信号である。

各信号線Ｘ（１、２、…ｎ）、奇数番配線群２０の各配線２１、及び、偶数番配線群３０の各配線３１は、それぞれの中途部に駆動ＩＣチップ１１との接続を可能とする接続パッドＰＤを備えている。

また、アレイ基板３は、図１に示すように、液晶表示パネル１に部品を実装する際に液晶表示パネル１と部品との位置合わせに必要なアライメントマークＡＭＰを備えている。液晶表示パネル１に実装される部品とは、偏光板、駆動ＩＣチップ、フレキシブル配線基板などである。アライメントマークＡＭＰは、例えば、走査線、信号線、画素電極などと同一工程で形成される金属膜である。このアライメントマークＡＭＰは、図１に示した例では、アレイ基板３の延在部１０Ａに配置されているが、特にこの例に限定されるものではなく、アレイ基板３上であればいずれの位置であっても良いし、また、アレイ基板３上に複数配置しても良い。また、ここでのアライメントマークＡＭＰとは、ロット番号や製造履歴などの識別情報が刻印されたマークであっても良い。

上述したような構成の表示装置は、表示装置用マザー基板を用いて複数個同時に製造される。すなわち、図３に示すように、液晶表示装置を製造するための表示装置用マザー基板は、アレイ基板用の第１マザー基板Ｍ１及び対向基板用の第１マザー基板Ｍ２を備えている。これらの第１マザー基板Ｍ１及び第２マザー基板Ｍ２は、それぞれ分断された後に単個の液晶表示パネル１となるセル領域Ｃ１、Ｃ２…を複数箇所備えている。

すなわち、第１マザー基板Ｍ１及び第２マザー基板Ｍ２は、各セル領域Ｃにおいて有効表示部６を含み、各有効表示部６を囲むように配置されたシール材によって貼り合わせられている。これらの第１マザー基板Ｍ１及び第２マザー基板Ｍ２は、各セル領域Ｃにおいて、シール材によって囲まれた内側に液晶層５を保持している。このような構成の第１マザー基板Ｍ１を各セル領域Ｃに沿って分断することにより、各液晶表示パネル１のアレイ基板３が形成される。また、第２マザー基板Ｍ１を各セル領域Ｃに沿って分断することにより、各液晶表示パネル１の対向基板４が形成される。

一方で、第１マザー基板Ｍ１は、セル領域外において、各セル領域内に共通の信号を供給するための共通信号線ＣＳＬを備えている。この共通信号線ＣＳＬは、分断前に各セル領域Ｃでの品質に関わる検査を行う際に各種検査信号が供給されるものである。この共通信号線ＣＳＬは、例えば、ループ状に形成され、その一部が検査用パッドＣＳＰに接続されている。

また、第１マザー基板Ｍ１は、セル領域外に配置されるとともに製造過程において表示装置用マザー基板に対する位置合わせに必要なアライメントマークＡＭＭを備えている。すなわち、このアライメントマークＡＭＭは、第１マザー基板Ｍ１上に各種導電層及び絶縁層を形成する際に第１マザー基板Ｍ１と各種製造装置との間、あるいは、第１マザー基板Ｍ１と各種パターニング用のマスクとの間での位置合わせに利用される。また、この第１マザー基板Ｍ１上のアライメントマークＡＭＭは、第２マザー基板Ｍ２を貼り合わせる際に第１マザー基板Ｍ１と第２マザー基板Ｍ２との間での位置合わせにも利用される。

このアライメントマークＡＭＭは、金属膜で形成される。このアライメントマークＡＭＭは、図３に示した例では、第１マザー基板Ｍ１の周辺領域に配置されているが、特にこの例に限定されるものではなく、第１マザー基板Ｍ１上であればいずれの位置であっても良いし、また、第１マザー基板Ｍ１上に複数配置しても良い。また、ここでのアライメントマークＡＭＭとは、ロット番号や製造履歴などの識別情報が刻印されたマークであっても良い。

このような表示装置用マザー基板においては、その製造過程において帯電した電荷が比較的設置面積の大きな配線に蓄積しやすい。特に、各セル領域Ｃにおいて、信号線検査用駆動配線５１、第１検査用駆動配線５２、第２検査用駆動配線５３、検査用制御配線５５、あるいは、対向電極９に対して全表示画素ＰＸに共通の電位を供給するための図示しないコモン配線など、有効表示部６を検査する際に検査用の信号が供給される検査用配線は、広い線幅を有し、しかも、長い配線長を有するため、設置面積が大きく、電荷が帯電しやすい。帯電した電荷は、配線の終端部や屈曲部に集中しやすく、隣接する他の導電層（配線や電極など）との間で静電放電を発生する原因となる。このような静電放電は、絶縁状態を維持すべき隣接する配線との間でのショートや、隣接する配線の断線を招くおそれがある。

例えば、図４Ａに示すように、検査用制御配線５５の終端部付近に位置するスイッチ素子６３においては、半導体層６３ＳＣは、ソース電極６３Ｓ及びドレイン電極６３Ｄと電気的に接続されている。このような構成において、検査用制御配線５５に電荷が帯電すると、その終端部付近に配置されたスイッチ素子６３のゲート電極６３Ｇに電荷が集中しやすく、ゲート電極６３Ｇとソース電極６３Ｓとの間やゲート電極６３Ｇとドレイン電極６３Ｄとの間でのショートを引き起すおそれがある。

また、図４Ｂに示すように、コモン配線ＣＯＭに電荷が帯電すると、その屈曲部ＢＤに電荷が集中しやすく、他の電位が供給される配線ＷＸと屈曲部ＢＤとの間でのショートを引き起すおそれがある。また、放電の規模が大きい場合には、隣接する配線ＷＸの断線を招くおそれがある。このようなショートや断線といった配線不良は、完成した液晶表示パネルにおける欠陥を生じさせるため、製造歩留まりを低下させる。

そこで、この実施の形態においては、液晶表示パネル１において、図５に示すように、アライメントマークＡＭＰは、検査用配線８０と所定の間隔をおいて対向するように配置されている。また、表示装置用マザー基板においては、第１マザー基板Ｍ１において、図６に示すように、アライメントマークＡＭＭは、セル領域Ｃの外において、各セル領域Ｃから引き出された検査用配線８０と所定の間隔をおいて対向するように配置されている。

これらのアライメントマークＡＭＰ及びＡＭＭは、検査用配線８０に集中した電荷の放電を誘導するものであり、仮に放電が生じたとしても（あるいは、放電の結果としてショートや断線が生じたとしても）完成した液晶表示パネルにおいて何ら影響を及ぼさない導電層である。すなわち、アライメントマークＡＭＰは、パッド部ＰＰにフレキシブル配線基板ＦＰＣを接続して完成した液晶表示パネルにおいて表示に寄与するような信号が入力されない導電層である。また、アライメントマークＡＭＭは、表示装置用マザー基板から各液晶表示パネル１に分断された際、液晶表示パネル１には残らない導電層である。

このような導電層をアライメントマークＡＭＰ及びＡＭＭとして利用することにより、例え検査用配線８０とショートしたとしても完成した液晶表示パネルにおいて、表示品位に何ら影響を及ぼすことがない。

以下に示す例では、アライメントマークＡＭＰ及びＡＭＭは、共通の参照符号ＡＭを付して説明する。

図７Ａ及び図７Ｂに示した例では、アライメントマークＡＭは、検査用配線８０と同一層において、検査用配線８０と所定の間隔Ｇをおいて対向するように配置されている。このアライメントマークＡＭは、検査用配線８０と同一層に配置されるため、検査用配線８０と同一材料を用いて同一工程で形成可能である。このため、別途にアライメントマークＡＭを形成する工程が不要であり、製造コストの増大や製造歩留まりの大幅な劣化を招くことはない。

図８Ａ及び図８Ｂに示した例では、アライメントマークＡＭは、検査用配線８０とは絶縁層１００を介して異なる層において、検査用配線８０と所定の間隔Ｇをおいて対向するように配置されている。ここでは、特に、図８Ａに示すように、アライメントマークＡＭ、及び、検査用配線８０は、これらが配置される基板（つまりアレイ基板３）の面内において互いに重ならないように配置されている（すなわち、アレイ基板３の面内において、アライメントマークＡＭと検査用配線８０との間隔Ｇがゼロとならない）。なお、図８Ｂに示した例では、検査用配線８０を絶縁層１００の下層に配置し、アライメントマークＡＭを絶縁層１００の上層に配置したが、この例に限定されることはなく、検査用配線８０を絶縁層１００の上層に配置し、アライメントマークＡＭを絶縁層１００の下層に配置しても良いことは言うまでもない。

図９Ａ及び図９Ｂに示した例では、アライメントマークＡＭは、検査用配線８０とは絶縁層１００を介して異なる層に配置され、しかも、絶縁層１００を介して検査用配線８０とその少なくとも一部が重なるように配置されている。つまり、図９Ａに示すように、アライメントマークＡＭ、及び、検査用配線８０は、これらが配置される基板（つまりアレイ基板３）の面内において互いに重なるとともに、これらの間に介在される絶縁層１００を介して互いに対向するように配置されている。なお、図９Ｂに示した例では、検査用配線８０を絶縁層１００の下層に配置し、アライメントマークＡＭを絶縁層１００の上層に配置したが、この例に限定されず、検査用配線８０を絶縁層１００の上層に配置し、アライメントマークＡＭを絶縁層１００の下層に配置しても良いことは言うまでもない。また、図９Ｂに示した例では、検査用配線８０をアライメントマークＡＭより幅広に形成したが、この例に限定されず、アライメントマークＡＭを検査用配線８０より幅広に形成しても良いことは言うまでもない。

図８Ａ及び図８Ｂに示した例や図９Ａ及び図９Ｂに示した例の場合、アライメントマークＡＭは、これと対向した状態で配置すべき検査用配線８０とは異なる層に形成される電極や配線と同一材料を用いて同一工程で形成可能である。例えば、検査用配線８０が検査用制御配線５５である場合、これとは絶縁層１００を介して異なる層に配置されるソース電極やドレイン電極などと同一材料を用いて同一工程でアライメントマークＡＭを形成可能である。このため、別途にアライメントマークＡＭを形成する工程が不要であり、製造コストの増大や製造歩留まりの大幅な劣化を招くことはない。

アライメントマークＡＭと検査用配線８０との間の所定の間隔Ｇとは、放電を誘導可能な距離であり、できるだけ小さいことが望ましいが、両者がショートしてしまう（間隔をゼロとする）と抵抗が小さくなりすぎてしまい、静電破壊のエネルギーを消費できないため、両者が電気的に絶縁状態となるような距離を必要とする。

図７Ａ及び図７Ｂに示した例や、図８Ａ及び図８Ｂに示した例では、所定の間隔Ｇは、アライメントマークＡＭと検査用配線８０とが配置されるアレイ基板３の面内における距離に相当する。また、図９Ａ及び図９Ｂに示した例では、アライメントマークＡＭと検査用配線８０とが絶縁層１００を介して重なるように配置されているため、両者の間隔は、実質的に絶縁層１００の膜厚Ｇに相当する。また、場合によっては、上層（ここではアライメントマークＡＭ）が下層（ここでは検査用配線８０）を乗り上げる段差部ＢＰにおいて、上層と下層との間に介在する絶縁層１００の肉厚Ｇ’が実質的な膜厚Ｇよりも薄くなることがある。このような場合、アライメントマークＡＭと検査用配線８０との間の間隔は、段差部ＢＰにおける絶縁層１００の肉厚Ｇ’に相当する。いずれにしても、アライメントマークＡＭと検査用配線８０との間の間隔は、これらが配置されるアレイ基板３の断面内における最短距離に相当する。

図７Ａ及び図７Ｂに示した例のように、アライメントマークＡＭと検査用配線８０とを同一層に配置する場合、これらのパターニング工程における解像度限界により、両者の間隔Ｇにはある程度の限界がある。一方、図８Ａ及び図８Ｂに示した例や、図９Ａ及び図９Ｂに示した例のように、アライメントマークＡＭと検査用配線８０とを異なる層に配置する場合、これらのパターニング工程での制約から解放され、アレイ基板３の面内において両者が重なるように配置されたとしても、絶縁層１００により両者を電気的に絶縁した状態を形成することが可能となる。つまり、同一層に両者を配置した場合と比較して、アライメントマークＡＭと検査用配線８０との間隔をより小さくすることが可能となり、より放電を誘導しやすくすることが可能となる。また、絶縁層１００を介してアライメントマークＡＭと検査用配線８０とを重ねて配置する場合、両者の間隔は断面内における最短距離に相当するため、絶縁層１００の膜厚によって両者の間隔を制御することが可能である。絶縁層１００の膜厚は０．１μｍオーダに設定することが可能であり、アレイ基板面内で所定の間隔を形成しようとする場合より、さらに小さな間隔を形成することが可能となり、さらに放電を誘導しやすくすることが可能となる。

上述した例において、アライメントマークＡＭにおける検査用配線８０との対向部ＭＡ、及び、検査用配線８０におけるアライメントマークＡＭとの対向部８０Ａの形状は、矩形状に限定されるものではない。すなわち、対向部ＭＡ及び８０Ａの少なくとも一方は、電荷が集中しやすいような形状であることが望ましく、少なくとも１つの多角形状の突角部を有している。対向部ＭＡにおける突角部の少なくとも一つの頂点は、検査用配線８０と所定の間隔をおいて対向している。また、対向部８０Ａにおける突角部の少なくとも１つの頂点は、アライメントマークＡＭと所定の間隔をおいて対向している。

より具体的に説明すると、図１０Ａに示すように、対向部８０Ａ及びＭＡの少なくとも一方は、１つの四角形状の突角部Ｃを有し、２つの頂点Ｔを有するような形状であっても良い。また、図１０Ｂに示すように、対向部８０Ａ及びＭＡの少なくとも一方は、１つの三角形状の突角部Ｃを有し、１つの頂点Ｔを有するような形状であっても良い。さらに、図１０Ｃに示すように、対向部８０Ａ及びＭＡの少なくとも一方は、複数（ｎ個）の三角形状の突角部Ｃを有し、複数（ｎ個）の頂点Ｔを有するような形状であっても良い。図１０Ｂ及び図１０Ｃに示したような例では、図１０Ａに示した例と比較して、頂点Ｔをより鋭利な形状とすることができ、電界が集中しやすくなる。

またさらに、対向部８０Ａ及びＭＡの少なくとも一方は、図示しないが、ｎ個のｍ角形状の突角部を有し、複数の頂点を有するような形状であっても良いが、頂点Ｔの形状は電界の集中しやすさを考慮するとより鋭利であることが望ましい。なお、複数の突角部Ｃ及び複数の頂点Ｔは、一列に並んでいる必要はなく、基板面内であらゆる方位に向いていても良い。

このような構成により、検査用配線８０上で蓄積していた電荷をアライメントマークＡＭとの放電により逃がすことが可能となる。これにより、検査用配線８０に隣接する他の導電層との間での不所望な放電、及び、この放電に起因した不所望なショートや断線の発生を未然に防止することが可能となる。

なお、対向部ＭＡ及び８０Ａの少なくとも一方が少なくとも１つの多角形状の突角部を有するような構成においては、図１０Ｄに示すように、対向部ＭＡの突角部Ｃの１つの頂点Ｔを含む一部が対向部８０Ａと重なるように配置しても良い。この場合は、特に、対向部ＭＡにおける突角部Ｃの頂点Ｔが対向部８０Ａを乗り上げる段差部ＢＰに位置することが望ましい。このような配置により、検査用配線８０とアライメントマークＡＭとは、電界が集中しやすい頂点Ｔを介して、両者の間に介在する絶縁層１００の肉厚に相当する微小な間隔で対向配置されることになり、検査用配線８０に帯電した電荷の放電をさらに誘導可能となる。

また、対向部８０Ａの突角部Ｃの１つの頂点Ｔを含む一部が対向部ＭＡと重なるように配置しても良い。さらに、対向部ＭＡ及び８０Ａの少なくとも一方が複数の突角部Ｃを有する場合、一方の対向部における突角部Ｃの少なくとも１つの頂点Ｔを含む一部が他方の対向部と重なるように配置しても良い。

したがって、フレキシブル配線基板ＦＰＣや駆動ＩＣチップ１１を実装する前や、マザー基板から単個の液晶表示パネルに分断する前の有効表示部６での品質に関わる検査を行う検査段階において、検査部４０を用いて安定的に各種配線の配線不良を検査することが可能となるとともに、完成した液晶表示パネルにおける欠陥の発生を防止することができ、製造歩留まりの低下を抑制することが可能となる。

（実施例）
この実施例においては、検査用配線８０としての検査用制御配線５５の終端部５５Ｅでの放電を誘導する構成例について説明する。図１１Ａ乃至図１１Ｃに示すように、アレイ基板３は、延在部１０Ａにおいて、検査部４０及びアライメントマークＡＭＰを備えている。検査部４０は、スイッチ素子６３のゲート電極６３Ｇと一体的な検査用制御配線５５を備えている。このような構成において、検査用制御配線５５の端部５５Ｅは、アライメントマークＡＭＰと所定の間隔をおいて対向している。

すなわち、図１１Ｂ及び図１１Ｃに示すように、アライメントマークＡＭＰは、絶縁層１００の上層に配置されている。検査用制御配線５５は、絶縁層１００の下層に配置されている。つまり、アライメントマークＡＭＰは、検査用制御配線５５とは異なる層に配置されており、しかも、検査用制御配線５５と所定の間隔Ｇをおいて対向するように配置されている。ここでは、特に、アライメントマークＡＭＰは、絶縁層１００を介して検査用制御配線５５の終端部５５Ｅとその少なくとも一部（対向部ＣＡ）が重なるように配置されている。

検査用制御配線５５の終端部５５Ｅ、すなわちアライメントマークＡＭＰとの対向部は、アライメントマークＡＭＰより幅広な矩形状に形成されている。アライメントマークＡＭＰの検査用制御配線５５との対向部ＭＡは、複数の三角形状の突角部Ｃを有し、しかも、突角部Ｃの各頂点Ｔを含む一部が検査用制御配線５５の終端部５５Ｅに重なっている。つまり、検査用制御配線５５の終端部５５ＥとアライメントマークＡＭＰの対向部ＭＡとが所定間隔Ｇをおいて対向して配置されている。このとき、対向部ＭＡに含まれる突角部Ｃの頂点Ｔが終端部５５Ｅと実質的に絶縁層１００の膜厚に相当する所定間隔Ｇをおいて対向する。

このような構成により、検査用制御配線５５の終端部５５Ｅに集中した電荷をアライメントマークＡＭＰとの放電により逃がすことが可能となる。このとき、電界を集中しやすい形状のアライメントマークＡＭＰの頂点Ｔが終端部５５Ｅと最短距離で対向配置されるため、頂点Ｔ付近で放電を誘導しやすくなる。これにより、検査用制御配線５５の終端部付近での不所望な放電、及び、この放電に起因した不所望なショートや断線の発生を未然に防止することが可能となる。

以上説明したように、この実施の形態によれば、検査部を備えたアレイ基板あるいはアレイ基板用の第１マザー基板においては、検査用配線において、電荷が集中しやすい部位に対向してアライメントマークを配置したことにより、放電を誘導することが可能となる。これにより、検査用配線上において放電規模を拡大するような電荷の集中を防止することができる。このため、検査用配線に近接した他の導電層との間での不所望な放電、及び、この放電に起因した配線不良の発生を抑制することが可能となる。

このため、駆動ＩＣチップやフレキシブル配線基板などを実装する前やマザー基板から複数の液晶表示パネルに分断する前の検査段階において、検査部を用いて有効表示部の品質に関わる検査を安定的に行うことが可能となる。したがって、配線不良の液晶表示パネルの後工程への流出を未然に防ぐことが可能となる。また、完成した液晶表示パネルにおける欠陥の発生を防止することが可能となる。これにより、製造歩留まりの低下を抑制することが可能となる。

なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。

例えば、上記実施形態では、走査信号を液晶表示パネルの両側から給電する構成の液晶表示パネルについて述べてきたが、第１駆動部と第２駆動部とでそれぞれ走査信号を給電する配線数が異なっても良いし、第１駆動部若しくは第２駆動部を有さず単一の走査線駆動部により片側のみから各走査線に走査信号を給電するようなレイアウトでも良く、逆に走査線駆動部がさらに第３駆動部及び第４駆動部を有するような構成であっても良い。

また、この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、自己発光素子を表示素子とする表示パネルを備えた有機エレクトロルミネッセンス表示装置など他の表示装置であっても良い。

さらに、上述した実施例では、検査用制御配線の終端部とアライメントマークとを対向配置して、検査用制御配線での放電を誘導する構成例について説明したが、アライメントマークと対向配置する部分については、終端部に限らず、配線の中途部から分岐した分岐部の端部など配線におけるいずれの端部であっても良い。

図１は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。 図２は、図１に示した液晶表示パネルの検査部の構成を概略的に示す図である。 図３は、図１に示したような単個の液晶表示パネルを切り出す前の表示装置用マザー基板の構成を概略的に示す図である。 図４Ａは、検査用制御配線の終端部付近に位置するスイッチ素子での放電に起因したショートの発生を説明するための図である。 図４Ｂは、コモン配線の屈曲部付近での放電に起因した断線の発生を説明するための図である。 図５は、液晶表示パネルにおいて検査用配線とアライメントマークとが対向するような配置例を概略的に示す平面図である。 図６は、表示装置用マザー基板において検査用配線とアライメントマークとが対向するような配置例を概略的に示す平面図である。 図７Ａは、検査用配線とアライメントマークとが同一層で対向するような配置例を概略的に示す平面図である。 図７Ｂは、図７Ａに示した検査用配線とアライメントマークとをVII−VII’線で切断したときの断面構造を概略的に示す断面図である。 図８Ａは、検査用配線とアライメントマークとが異なる層で対向するような配置例を概略的に示す平面図である。 図８Ｂは、図８Ａに示した検査用配線とアライメントマークとをVIII−VIII’線で切断したときの断面構造を概略的に示す断面図である。 図９Ａは、検査用配線とアライメントマークとが重なるような配置例を概略的に示す平面図である。 図９Ｂは、図９Ａに示した検査用配線とアライメントマークとをIX−IX’線で切断したときの断面構造を概略的に示す断面図である。 図１０Ａは、検査用配線及びアライメントマークの突角部の形状例を概略的に示す平面図である。 図１０Ｂは、検査用配線及びアライメントマークの突角部の形状例を概略的に示す平面図である。 図１０Ｃは、検査用配線及びアライメントマークの突角部の形状例を概略的に示す平面図である。 図１０Ｄは、検査用配線とアライメントマークとが対向するような配置例を概略的に示す平面図である。 図１１Ａは、実施例に係る検査用制御配線とアライメントマークとの配置を概略的に示す平面図である。 図１１Ｂは、図１１Ａに示した検査用制御配線とアライメントマークとの対向部分（図中の破線で示した領域Ｂ）を拡大した平面図である。 図１１Ｃは、図１１Ｂに示した検査用制御配線及びアライメントマークをＢ−Ｂ’線で切断したときの断面構造を概略的に示す断面図である。

符号の説明

ＰＸ…表示画素、ＦＰＣ…フレキシブル配線基板、ＣＰ１…接続パッド、ＰＰ…パッド部、１…液晶表示パネル、３…アレイ基板、６…有効表示部、１０…外周部、１０Ａ…延在部、１１…駆動ＩＣチップ、２０…奇数番配線群、２１…配線、３０…偶数番配線群、３１…配線、４０…検査部、４１…信号線検査部、４２…第１走査線検査部、４３…第２走査線検査部、４４…パッド部、５１…信号線検査用駆動配線、５２…第１検査用駆動配線、５３…第２検査用駆動配線、５５…検査用制御配線、６１…スイッチ素子、６１Ｇ…ゲート電極、６２…スイッチ素子、６２Ｇ…ゲート電極、６３…スイッチ素子、６３Ｇ…ゲート電極、Ｍ（１，２）…マザー基板、Ｃ（１、２、…）…セル領域、アライメントマーク…ＡＭＰ、アライメントマーク…ＡＭＭ、８０…検査用配線

Claims (18)

1. 複数の表示画素によって構成された有効表示部と、
   前記有効表示部を検査する際に検査用の信号が供給される検査用配線と、を備えた表示パネルを含み、
   さらに、前記表示パネルに部品を実装する際に前記表示パネルと部品との位置合わせに必要なアライメントマークを備え、
   前記アライメントマークは、前記検査用配線と所定の間隔をおいて対向するように配置されたことを特徴とする表示装置。
2. 前記アライメントマークは、前記検査用配線と同一層に配置されたことを特徴とする請求項１に記載の表示装置。
3. 前記アライメントマークは、前記検査用配線とは絶縁層を介して異なる層に配置されたことを特徴とする請求項１に記載の表示装置。
4. 前記アライメントマークの少なくとも一部は、前記絶縁層を介して前記検査用配線と重なるように配置されたことを特徴とする請求項３に記載の表示装置。
5. 前記アライメントマークは、少なくとも１つの多角形状の突角部を有し、しかも、前記突角部の少なくとも１つの頂点が前記検査用配線と所定の間隔をおいて対向することを特徴とする請求項１に記載の表示装置。
6. 前記検査用配線は、少なくとも１つの多角形状の突角部を有し、しかも、前記突角部の少なくとも１つの頂点が前記アライメントマークと所定の間隔をおいて対向することを特徴とする請求項１に記載の表示装置。
7. 前記検査用配線は、前記有効表示部において複数の表示画素に共通の電位を供給する配線であることを特徴とする請求項１に記載の表示装置。
8. 複数の表示画素によって構成された有効表示部と、
   前記有効表示部に接続され、前記有効表示部外に引き出された配線と、
   前記配線にスイッチ素子を介して接続され、前記有効表示部を検査する際に検査用の駆動信号が供給される検査用駆動配線と、
   前記有効表示部を検査する際に前記スイッチ素子のオン・オフを制御する検査用の制御信号が供給される検査用制御配線と、を備えた表示パネルを含み、
   さらに、前記表示パネルに部品を実装する際に前記表示パネルと部品との位置合わせに必要なアライメントマークを備え、
   前記アライメントマークは、前記検査用制御配線の端部と所定の間隔をおいて対向するように配置されたことを特徴とする表示装置。
9. 前記アライメントマークは、検査用制御配線と同一層に配置されたことを特徴とする請求項８に記載の表示装置。
10. 前記アライメントマークは、前記検査用制御配線とは絶縁層を介して異なる層に配置されたことを特徴とする請求項８に記載の表示装置。
11. 前記アライメントマークの少なくとも一部は、前記絶縁層を介して前記検査用制御配線と重なるように配置されたことを特徴とする請求項１０に記載の表示装置。
12. 前記アライメントマークは、少なくとも１つの多角形状の突角部を有し、しかも、前記突角部の少なくとも１つの頂点が前記検査用制御配線と所定の間隔をおいて対向することを特徴とする請求項８に記載の表示装置。
13. 前記検査用制御配線の端部は、少なくとも１つの多角形状の突角部を有し、しかも、前記突角部の少なくとも１つの頂点が前記アライメントマークと所定の間隔をおいて対向することを特徴とする請求項８に記載の表示装置。
14. 前記配線は、走査線及び信号線の少なくとも一方であることを特徴とする請求項８に記載の表示装置。
15. 前記スイッチ素子は、薄膜トランジスタであり、そのゲート電極が前記検査用制御配線と接続されたことを特徴とする請求項８に記載の表示装置。
16. 前記有効表示部は、一対の基板間に液晶層を保持することによって構成された液晶表示パネルに備えられたことを特徴とする請求項１または８に記載の表示装置。
17. 複数の表示画素によって構成された有効表示部を含むセル領域を複数箇所備えた表示装置用マザー基板であって、
    セル領域外に配置されるとともに製造過程において表示装置用マザー基板に対する位置合わせに必要なアライメントマークと、
    前記有効表示部を検査する際に検査用の信号が供給される検査用配線と、を備え、
    前記アライメントマークは、各セル領域から引き出された前記検査用配線と所定の間隔をおいて対向するように配置されたことを特徴とする表示装置用マザー基板。
18. 複数の表示画素によって構成された有効表示部を含むセル領域を複数箇所備えた表示装置用マザー基板であって、
    前記有効表示部に接続され、前記有効表示部外に引き出された配線と、
    セル領域外に配置されるとともに製造過程において表示装置用マザー基板に対する位置合わせに必要なアライメントマークと、
    前記配線にスイッチ素子を介して接続され、前記有効表示部を検査する際に検査用の駆動信号が供給される検査用駆動配線と、
    前記有効表示部を検査する際に前記スイッチ素子のオン・オフを制御する検査用の制御信号が供給される検査用制御配線と、を備え、
    前記アライメントマークは、各セル領域から引き出された前記検査用制御配線の端部と所定の間隔をおいて対向するように配置されたことを特徴とする表示装置用マザー基板。

Images