JP2006147847A - バンプ形成方法およびボンディング用構造体 - Google Patents

バンプ形成方法およびボンディング用構造体 Download PDF

Info

Publication number
JP2006147847A
JP2006147847A JP2004335848A JP2004335848A JP2006147847A JP 2006147847 A JP2006147847 A JP 2006147847A JP 2004335848 A JP2004335848 A JP 2004335848A JP 2004335848 A JP2004335848 A JP 2004335848A JP 2006147847 A JP2006147847 A JP 2006147847A
Authority
JP
Japan
Prior art keywords
bump
bonding
substrate
buffer layer
bonding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2004335848A
Other languages
English (en)
Inventor
Noboru Chiba
昇 千葉
Hiroyuki Kosaka
浩之 小坂
Seijuro Sunaga
誠寿郎 須永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Pioneer FA Corp
Original Assignee
Pioneer FA Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer FA Corp, Pioneer Electronic Corp filed Critical Pioneer FA Corp
Priority to JP2004335848A priority Critical patent/JP2006147847A/ja
Publication of JP2006147847A publication Critical patent/JP2006147847A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 薄膜配線であっても、バンプボンディングないしフィップチップボンディング後において、高い接合強度が得られ、その後の熱履歴によっても劣化および経時変化が少ないものとすることができる、バンプ形成方法およびボンディング用構造体を提供する。
【解決手段】 基板1上に、基板上にバッファー層2を形成し、このバッファー層上にバンプ接合部3を形成し、さらにバンプ接合部上にバンプ4を形成して、バッファー層とバンプ接合部とバンプとをそれぞれ構成する材料からなる合金を基板中に拡散することを特徴とするバンプ形成方法により上記課題を解決する。
【選択図】 図1

Description

本技術は、バンプ形成方法およびボンディング用構造体等に関するものである。詳しく述べると本技術は、バンプボンディングないしはフィリップチップボンディングにおいて良好な接合強度を得ることができ、かつ基板に与えるダメージの少ないバンプ形成方法およびボンディング用構造体等に関する。
従来より、半導体装置等においては、ワイヤボンディング工法を用いた実装工法が用いられてきた。そして、現在においては、近年の電子機器の薄型、軽量、高機能化に対応し、バンプボンディングないしはフリップチップボンディング工法が実装の手段として広まりつつある。
このバンプボンディングないしはフリップチップボンディング工法は、半導体チップ表面の電極上または配線基板表面の電極上にバンプと呼ばれる突起電極を接合し、半導体チップの表裏を逆にして、いわゆるフェイスダウンボンディングにより、配線基板の電極とバンプと半導体チップの電極とを位置あわせし、超音波、圧力または熱をかけて実装を行うものである。
現在、半導体装置等のうち、一般LSI(大規模集積回路;large-scale integration)に対しては、特許文献1に開示されるように、超音波を用いたフリップチップボンディング工法が確立されつつある。一方、半導体装置等のうち、LED(発光ダイオード;light-emitting diode)、LD(レーザダイオード;laser diode)等、また、水晶、あるいはサファイア等の複合結晶などの基板材料を用いる半導体装置等においても、今後、フェイスダウンボンディングが見込まれており、これらの半導体装置に用いられるフリップチップボンディング工法の確立が望まれている。
一般に、超音波での金属間接合は、GGI(Gold to Gold Interconection)と呼ばれる金−金接合およびAl配線(バッド)へのAu−バンプ形成が一般的であると考えられる。
しかし、基板として、上記したような、水晶基板や、サファイア等の複合結晶を用いた場合、基板上に形成される電極、パッド、配線等のバンプ接合部となる金属薄膜が、比較的薄くかつ硬い層であるため、金属間接合における所期の拡散が得られない、もしくは接合強度が取れないのが実情であり、フィリップチップボンディングにおいてマイクロクラック等の欠陥が生じる可能性があり、問題とされていた。
特開2002−43354
そこで、本願は、上述の背景技術において生ずる不都合を解消し、薄膜配線であっても、バンプボンディングないしフィップチップボンディング後において、高い接合強度が得られ、その後の熱履歴によっても劣化および経時変化が少ないものとすることができる、バンプ形成方法およびボンディング用構造体を提供することを課題の一例とする。
上記の課題を解決するために、請求項1に記載のバンプ形成方法は、基板上に、バンプと接合されるバンプ接合部を形成し、このバンプ接合部上にバンプを形成する方法において、基板上にバッファー層を形成し、このバッファー層上にバンプ接合部を形成し、さらにバンプ接合部上にバンプを形成して、バッファー層とバンプ接合部とバンプとをそれぞれ構成する材料からなる合金を基板中に拡散することを特徴とする。
また、請求項2に記載のバンプ形成方法は、バンプ接合部が、バッファー層が、Cr、Ti、Ni、Wおよびこれらの金属の合金からなる群から選ばれてなる少なくとも一種材料からなるものであることを特徴とする。
さらに請求項3に記載のバンプ形成方法においては、水晶、サファイア、複合結晶からなる群から選ばれてなるいずれか1つの結晶材料であることを特徴とする。
さらに請求項4に記載のバンプ形成方法においては、前記バンプ接合部が、Alを含有するものであることを特徴とする。
また請求項5に記載のバンプ形成方法においては、前記バンプ接合部が膜厚100〜20000Åのものであることを特徴とする。
さらに上記の課題を解決するために、請求項6に記載のボンディング用構造体は、基板上に、バンプと接合されるバンプ接合部を有し、このバンプ接合部上にバンプが形成されてなるボンディング用構造体において、基板上に形成されたバッファー層と、このバッファー層上に形成されたバンプ接合部と、バンプ接合部上に形成されたバンプとを備え、前記バッファー層とバンプ接合部とバンプとをそれぞれ構成する材料からなる合金が、基板中に拡散されていることを特徴とする。
本研究者らは、基板上に形成される電極、パッド、配線などのバンプと接合されるバンプ接合部が、例えば、1000Å以下の薄膜であっても、フィリップチップボンディング後において所期の接合強度が得られるバンプ形成方法につき、鋭意研究をおこなった結果、薄膜配線パターン(バンプ接合部)の下地にバッファー層を故意に形成し、フィリップチップボンディング前に、バッファー層とバンプ接合部とバンプとをそれぞれ構成する材質からなる合金を熱により基板中へ拡散させると、フィリップチップボンディング後において所期の接合強度が得られ、しかも一端と合金層を形成すると、その後の熱履歴によっても接合強度の劣化、経時変化が少ないことを見出し、本技術に至ったものである。
以下に、図面を参照して、本技術に係るバンプ形成方法について具体的に説明する。
図1に示す実施形態においては、図1(a)に示すように、基材1の表面上に、バッファー層2を形成し、電極、パッド、配線などのバンプと接合されるバンプ接合部2を形成し、さらにバンプ接合部2上にバンプ3を形成する。
本技術において用いられる基材としては、例えば水晶、サファイア、GaAs、GaN等の結晶材料等を用いることができる。あるいは、バンプは、半導体装置において実装される、LSI、LED、LD等の種々の半導体チップ側に設けることもできる。従って、本明細書において、「基板」なる用語は、このような半導体チップを包含する意味で用いられるものである。なお、本技術に係るバンプ形成方法は、特に、水晶、サファイア、複合結晶等の結晶材料からなる基板における接合方法に応用される上で有利である。
また、バッファー層2を構成する材料は、上記したような水晶等の基板1に対して良好な拡散性を有すると共に、バッファー層の上部に形成されるバンプ接合部3を構成する材料、およびバンプ4を形成する材料と、固溶体もしくは金属間化合物を形成して基板へ熱拡散できるものであれば良く、具体的には、例えば、バンプ接合部3をAl、バンプ4をAuないしAu合金とした場合には、バッファー層としては、Cr、Ti、Ni、Wおよびこれらの金属の合金からなる群から選ばれてなる少なくとも一種のものを用いることが望ましい。
また、バンプ接合部2を構成する材料は、用いる基板の種類、実装しようとするチップの種類などによっても左右されるので、特に限定されるものではないが、例えば、Al、Al合金、Au、Ag、Pt、Pdからなる群から選ばれてなる少なくとも一種の金属を含む材料が用いられる。なお、このようなバンプ接合部は、複数の金属からなる合金によって形成することも、あるいはまた、異種金属層を複数積層させた複合金属層とすることも可能である。
なお、このバンプ接合部2の膜厚は、特に限定されるものではないが、例えば、100〜20000Å程度のものとすることができる。特に、本技術においては、バンプ接合部2が、例えば、膜厚1000Å以下のものであっても、良好な接合強度を得ることができるので、このような薄膜形成することが可能である。
なお、バンプ接合部の形成方法としては、スパッタリング法、蒸着法、CVD、MOCVD、メッキ等の各種製膜方法を用いることができる。
また、バンプを形成するバンプ材料としては、例えば、AuおよびAu合金等を使用することができる。
なお、本技術に係るバンプ形成方法において、基材、バッファー層、バンプ接合部、およびバンプをそれぞれ構成する材質の組み合わせとして、好ましいものをいくつか例示すると、次のようなものが挙げられるが、もちろんこれらに何ら限定されるものではない。
Figure 2006147847
本技術に係るバンプ形成方法においては、上記したように基材1上に、バッファー層2、バンプ接合部3およびバンプ4を形成した後に、フィリップチップボンディングに先立ち、熱処理を行って、図1(b)に示すように、バッファー層2とバンプ接合部3とバンプ4とをそれぞれ構成する材質からなる合金を熱により基板1中へ拡散させる。
この熱処理条件としては、基板1中への合金拡散が生じるものであれば、特に限定されるものではないが、例えば、150〜300℃の温度で30分間〜3時間の熱処理が例示できる。
このようにして、基板1上に形成されたバッファー層2と、このバッファー層2上に形成されたバンプ接合部3と、バンプ接合部3上に形成されたバンプ4とを備え、前記バッファー層とバンプ接合部とバンプとをそれぞれ構成する材料からなる合金が、基板中に拡散されてなる本技術に係るボンディング用構造体を得ることができる。
本技術に係るバンプ形成方法においては、上記したように、基板1上にバッファー層2を形成し、このバッファー層2上に形成されたバンプ接合部3、バンプ4を形成し、フィリップチップボンディング前に、前記バッファー層とバンプ接合部とバンプとをそれぞれ構成する材料からなる合金が、基板中に拡散されるものであるが、その後におけるバンプボンディングないしフィリップチップボンディングとしては、従来公知の操作と同様にして行われ得る。
図2(a)〜(c)は本技術に係るボンディング用構造体を用いた半導体装置10の製造例を示すものである。図2(a)に示するように、まず、上記したように、バッファー層(図示せず)を介してバンプ接合部としての第一電極薄膜(図示せず)が形成された基板15上に、ワイヤボンダ20を用いて上記したようなバンプ12を形成し、さらに熱処理により基板に合金層を拡散させるバンプ形成工程(a)を経た後、各ボンディング用構造体を切り出し、図2(b)に示すように、第一電極薄膜が形成された基板15にバンプ12を介して、半導体チップ11を超音波、加重(圧力)または熱等を加えて、接合するフリップチップ接合工程(b)を行うことにより実施することができる。なお、本技術に係るバンプ形成方法により形成されたバンプに関しては、フィリップチップ接合時に加える力としては超音波が最も適当である。また、半導体チップ11は、例えば、LSI、LED、LD等の種々のチップが用いられる。これらの半導体チップ11は、通常、半導体基板15に実装するものとして知られているものである。半導体チップ11のバンプ12と接合する部位には、第二電極薄膜(図示せず)が形成されている。さらに、必要に応じて、フリップチップ接合工程(b)の後に、図2(c)に示すように、熱処理工程(c)を行うことができる。例えば、熱処理工程(c)は、アニール、ドライリング、また、携帯電話用の半導体装置の場合には、温度特性、フィルタリングまたは周波数特性の測定等により、加熱または冷却の少なくともいずれかが行われる。
以下、本技術に係るバンプ形成方法を、実施例によりさらに具体的に説明する。
(実施例1)
まず、LT基板(LiTaO3)上に、膜厚500ÅのCrからなるバッファー層、膜厚200ÅのAl−Cu合金からなるバンプ接合部を形成し、この上部に、ワイヤボンダ(新川社製、SBB−5)を用いて、ボンディング金線(田中貴金属社製GBCワイヤー)をボンディングして、バンプを形成した。
ついでこのようにして形成した積層構造体を、大気雰囲気中、200℃にて1時間熱処理し、基板へ合金拡散を行った。
ついで、このようにして形成したボンディング用構造体を、フィリップチップボンダーを用いて、セラミックスパッケージのAu電極に実装した。
さらに、その後、得られた試料に対し、半導体製造工程における熱履歴を想定して200℃にて1時間熱処理した。
このようにして得られた試料を、上記熱処理前後において、引き剥がし試験にかけ、接合界面を破壊し、その際の剥離強度と、剥離モードとを調べた。
なお、剥離モードは、引き剥がし試験により半導体チップと基板とを引き剥がしたとき、バンプと半導体チップの電極薄膜との界面において両者が分離される場合をAモード、バンプの内部で両者が分離される場合をBモード、バンプとバンプ接合部との境界において両者が分離される場合をCモード、基板とバッファー層ないしバンプ接合部との境界において両者が分離される場合をDモード、基板の内部で両者が分離される場合をEモードとした。
その結果、剥離強度は、熱処理後において熱処理前とくらべて、1試料当たり約1.5倍程度の強度向上が確認された。また、剥離モードは熱処理前はCモードであったが、熱処理後は、Dモードであった。
(比較例)
バッファー層を形成しない以外は、実施例1と同様にして、LT基板(LiTaO3)上に、膜厚3700AのAl−Cu合金からなるバンプ接合部、バンプを形成した。ついで、このようにして形成したボンディング用構造体を、フィリップチップボンダーを用いて、セラミックスパッケージのAu電極に実装した。
さらに、その後、得られた試料に対し、半導体製造工程における熱履歴を想定して200℃にて1時間熱処理した。
このようにして得られた試料を、実施例1と同様に引き剥がし試験に供し、その際の剥離強度と、剥離モードとを調べた。
なお、剥離モードは、引き剥がし試験により半導体チップと基板とを引き剥がしたとき、バンプと半導体チップの電極薄膜との界面において両者が分離される場合をAモード、バンプの内部で両者が分離される場合をBモード、バンプとバンプ接合部との境界において両者が分離される場合をCモード、基板とバンプ接合部との境界において両者が分離される場合をDモード、基板の内部で両者が分離される場合をEモードとした。
その結果、剥離強度は、熱処理後において熱処理前とくらべて、平均値レベルでの変化はみられないが、測定不可(強度0g)のバンプが半数程発生しており、また、剥離モードは熱処理前はCモードであったが、熱処理後も、Cモードであった。
(a)、(b)は、本技術に係るバンプ形成方法の一例を模式的に示す概略図である。 (a)〜(c)は、半導体装置の製造工程を示す概略図である。
符号の説明
1、15…基板
2…バッファー層
3…バンプ接合部
4、12…バンプ
10…半導体装置
11…半導体チップ
20…ワイヤボンダ
25…フィリップチップボンダー

Claims (6)

  1. 基板上に、バンプと接合されるバンプ接合部を形成し、このバンプ接合部上にバンプを形成する方法において、基板上にバッファー層を形成し、このバッファー層上にバンプ接合部を形成し、さらにバンプ接合部上にバンプを形成して、バッファー層とバンプ接合部とバンプとをそれぞれ構成する材料からなる合金を基板中に拡散することを特徴とするバンプ形成方法。
  2. バッファー層が、Cr、Ti、Ni、Wおよびこれらの金属の合金からなる群から選ばれてなる少なくとも一種材料からなるものである請求項1に記載のバンプ形成方法。
  3. 基板が、水晶、サファイア、複合結晶からなる群から選ばれてなるいずれか1つの結晶材料である請求項1または2に記載のバンプ形成方法。
  4. 前記バンプ接合部が、Alを含有するものである請求項1〜3のいずれか1に記載のバンプ形成方法。
  5. 前記バンプ接合部が膜厚100〜20000Åのものである請求項4に記載のバンプ形成方法。
  6. 基板上に、バンプと接合されるバンプ接合部を有し、このバンプ接合部上にバンプが形成されてなるボンディング用構造体において、基板上に形成されたバッファー層と、このバッファー層上に形成されたバンプ接合部と、バンプ接合部上に形成されたバンプとを備え、前記バッファー層とバンプ接合部とバンプとをそれぞれ構成する材料からなる合金が、基板中に拡散されていることを特徴とするボンディング用構造体。
JP2004335848A 2004-11-19 2004-11-19 バンプ形成方法およびボンディング用構造体 Ceased JP2006147847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004335848A JP2006147847A (ja) 2004-11-19 2004-11-19 バンプ形成方法およびボンディング用構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004335848A JP2006147847A (ja) 2004-11-19 2004-11-19 バンプ形成方法およびボンディング用構造体

Publications (1)

Publication Number Publication Date
JP2006147847A true JP2006147847A (ja) 2006-06-08

Family

ID=36627183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004335848A Ceased JP2006147847A (ja) 2004-11-19 2004-11-19 バンプ形成方法およびボンディング用構造体

Country Status (1)

Country Link
JP (1) JP2006147847A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043354A (ja) * 2000-07-28 2002-02-08 Kyocera Corp フリップチップ実装方法
JP2003338514A (ja) * 2002-05-20 2003-11-28 Tdk Corp 超音波接合構造及び方法、並びにそれを用いた電子部品及びその製造方法
JP2004153110A (ja) * 2002-10-31 2004-05-27 Nichia Chem Ind Ltd 窒化物系光学素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043354A (ja) * 2000-07-28 2002-02-08 Kyocera Corp フリップチップ実装方法
JP2003338514A (ja) * 2002-05-20 2003-11-28 Tdk Corp 超音波接合構造及び方法、並びにそれを用いた電子部品及びその製造方法
JP2004153110A (ja) * 2002-10-31 2004-05-27 Nichia Chem Ind Ltd 窒化物系光学素子及びその製造方法

Similar Documents

Publication Publication Date Title
US9111782B2 (en) Solderless die attach to a direct bonded aluminum substrate
TWI401825B (zh) 發光二極體晶片的固晶方法及固晶完成之發光二極體
TWI389336B (zh) And a method of manufacturing the light-emitting element and the light-emitting element
US7179670B2 (en) Flip-chip light emitting diode device without sub-mount
TWI243488B (en) Electrical contact-area for optoelectronic semiconductor-chip and its production method
JP4602079B2 (ja) バリア層を含む発光ダイオードおよびその製造方法
TWI300277B (en) Method for manufacturing gallium nitride light emitting diode devices
JPH04326534A (ja) 半導体装置のチップボンディング方法
JP2007073986A (ja) GaNベースの半導体デバイスを製造する方法
JP5537625B2 (ja) 半導体発光素子及びその製造方法
JP2012089828A (ja) 半導体装置の製造方法
CN100485987C (zh) 纵向结构发光二极管及其制造方法
JP5329341B2 (ja) 光半導体装置及びその製造方法
JP5526336B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
WO2007034791A1 (ja) 半田層及びこれを用いた放熱基板並びにその製造方法
JP2007180302A (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2005032834A (ja) 半導体チップと基板との接合方法
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
JP2888385B2 (ja) 受発光素子アレイのフリップチップ接続構造
JP2006147847A (ja) バンプ形成方法およびボンディング用構造体
JP2006190777A (ja) バンプ形成方法
JP4508534B2 (ja) 窒化物半導体のための電極構造及びその作製方法
JP3284055B2 (ja) 半導体素子、半導体装置、および半導体装置の検査方法
JP2012109288A (ja) Led用ウエハ
TWI702733B (zh) 發光元件的安裝方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20110524