JP2006147835A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2006147835A JP2006147835A JP2004335712A JP2004335712A JP2006147835A JP 2006147835 A JP2006147835 A JP 2006147835A JP 2004335712 A JP2004335712 A JP 2004335712A JP 2004335712 A JP2004335712 A JP 2004335712A JP 2006147835 A JP2006147835 A JP 2006147835A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- insulating layer
- hard sheet
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
この発明は、光電変換デバイス領域等を備えた半導体装置に関する。 The present invention relates to a semiconductor device provided with a photoelectric conversion device region and the like.
従来の光電変換デバイス領域を備えた半導体装置には、シリコン基板の下面中央部にCCD(電荷結合素子)等の素子を含む光電変換デバイス領域が設けられ、シリコン基板の下面周辺部に複数の接続パッドが設けられ、シリコン基板の上面およびその周囲に絶縁層が設けられ、シリコン基板および絶縁層の下面に下層配線が接続パッドに接続されて設けられ、下層配線を含むシリコン基板および絶縁層の下面に透明接着層を介してベース基板としてのガラス基板が設けられ、絶縁層の上面に上層配線が下層配線の接続パッド部に接続されて設けられ、上層配線の接続パッド部上面に柱状電極が設けられ、柱状電極の周囲に封止膜が設けられ、柱状電極上に半田ボールが設けられたものがある(例えば、特許文献1参照)。 In a conventional semiconductor device having a photoelectric conversion device region, a photoelectric conversion device region including an element such as a CCD (charge coupled device) is provided at the center of the lower surface of the silicon substrate, and a plurality of connections are provided on the periphery of the lower surface of the silicon substrate. Pads are provided, an insulating layer is provided on and around the upper surface of the silicon substrate, and lower layer wiring is provided on the lower surface of the silicon substrate and insulating layer, connected to the connection pad, and the lower surface of the silicon substrate and insulating layer including the lower layer wiring A glass substrate as a base substrate is provided via a transparent adhesive layer, an upper layer wiring is connected to the connection pad portion of the lower layer wiring on the upper surface of the insulating layer, and a columnar electrode is provided on the upper surface of the connection pad portion of the upper layer wiring In some cases, a sealing film is provided around the columnar electrode, and a solder ball is provided on the columnar electrode (see, for example, Patent Document 1).
上記従来の半導体装置を製造する場合、生産性を高めるため、完成された半導体装置を複数個形成することが可能な面積を有するガラス基板上に透明接着層を介して複数のシリコン基板が設けられた状態とした後において、絶縁層、上層配線、柱状電極、封止膜および半田ボールをこの順で形成し、シリコン基板間における封止膜、絶縁層、透明接着層およびガラス基板を切断して、上記従来の半導体装置を複数個得ている。 In the case of manufacturing the conventional semiconductor device, a plurality of silicon substrates are provided on a glass substrate having an area capable of forming a plurality of completed semiconductor devices through a transparent adhesive layer in order to increase productivity. After forming the insulating state, the insulating layer, the upper layer wiring, the columnar electrode, the sealing film and the solder ball are formed in this order, and the sealing film, the insulating layer, the transparent adhesive layer and the glass substrate between the silicon substrates are cut. A plurality of the above conventional semiconductor devices are obtained.
しかしながら、上記従来の半導体装置の製造方法では、特に、絶縁層を形成するとき、未硬化樹脂からなる絶縁層形成用層を加熱により硬化収縮させて絶縁層を形成するため、ガラス基板が大きく反ってしまい、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来すという問題があった。 However, in the conventional method for manufacturing a semiconductor device, particularly when an insulating layer is formed, the insulating layer forming layer made of an uncured resin is cured and shrunk by heating to form the insulating layer. As a result, there is a problem that the transfer to the subsequent process and the processing accuracy in the subsequent process are hindered.
そこで、この発明は、ベース基板の反りを低減することができる半導体装置を提供することを目的とする。 In view of the above, an object of the present invention is to provide a semiconductor device capable of reducing warpage of a base substrate.
この発明は、上記目的を達成するため、上面に下層配線を有するベース基板と、前記ベース基板上に、半導体基板下に設けられた外部接続用電極を前記下層配線に接続されて設けられた半導体構成体と、前記半導体構成体の周囲における前記ベース基板上に設けられた絶縁層と、前記絶縁層上に設けられたハードシートと、前記半導体構成体、前記絶縁層および前記ハードシート上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記下層配線に接続されて設けられた上層配線とを備えていることを特徴とするものである。 In order to achieve the above object, the present invention provides a base substrate having a lower layer wiring on the upper surface, and a semiconductor provided on the base substrate by connecting an external connection electrode provided below the semiconductor substrate to the lower layer wiring A structure, an insulating layer provided on the base substrate around the semiconductor structure, a hard sheet provided on the insulating layer, and provided on the semiconductor structure, the insulating layer, and the hard sheet And an upper-layer wiring provided on the upper-layer insulating film so as to be connected to the lower-layer wiring.
この発明によれば、ベース基板上に設けられた絶縁層上にハードシートを設けているので、この部分における厚さ方向の材料構成がほぼ対称的となり、絶縁層を形成するとき、未硬化樹脂からなる絶縁膜形成用膜を加熱加圧しても、絶縁層形成用層が厚さ方向にほぼ対称的に硬化収縮し、ひいては、ベース基板の反りを低減することができる。 According to the present invention, since the hard sheet is provided on the insulating layer provided on the base substrate, the material composition in the thickness direction in this portion becomes almost symmetrical, and when the insulating layer is formed, an uncured resin is formed. Even when the insulating film forming film is heated and pressed, the insulating layer forming layer is cured and contracted almost symmetrically in the thickness direction, and thus warpage of the base substrate can be reduced.
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のガラス基板等からなる透明基板(ベース基板)1を備えている。透明基板1の上面の所定の箇所には銅箔からなる下層配線2が設けられている。下層配線2を含む透明基板1の上面には、透明基板1のサイズよりもある程度小さいサイズの平面方形状の半導体構成体(光センサ)3が設けられている。
(First embodiment)
FIG. 1 is a sectional view of a semiconductor device as a first embodiment of the present invention. This semiconductor device includes a transparent substrate (base substrate) 1 made of a planar rectangular glass substrate or the like. A
半導体構成体3はシリコン基板(半導体基板)4を備えている。シリコン基板4の下面中央部にはCCD、フォトダイオード、フォトトランジスタ等の素子を含む光電変換デバイス領域5が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド6が光電変換デバイス領域5に接続されて設けられている。
The
接続パッド6の中央部を除くシリコン基板4の下面には酸化シリコン等からなる絶縁膜7が設けられ、接続パッド6の中央部は絶縁膜7に設けられた開口部8を介して露出されている。絶縁膜7の下面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜9が設けられている。この場合、絶縁膜7の開口部8に対応する部分における保護膜9には開口部10が設けられている。
An
保護膜9の下面には銅等からなる下地金属層11が両開口部8、10を介して接続パッド6に接続されて設けられている。下地金属層11の下面全体には銅からなる柱状電極(外部接続用電極)12が設けられている。保護膜9の下面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜13がその下面が柱状電極12の下面と面一となるように設けられている。
A
そして、半導体構成体3は、柱状電極12の下面が透明基板1上の下層配線2の内側の接続パッド部上面に半田層14を介して接続されていることにより、下層配線2を含む透明基板1の上面に設けられている。この場合、透明基板1と半導体構成体3との間およびその周辺部にはエポキシ系樹脂等からなるアンダーフィル材15が設けられている。
The
半導体構成体3の周囲における下層配線2を含む透明基板1の上面には方形枠状の絶縁層21が設けられている。絶縁層21は、通常、プリプレグ材と言われるもので、例えば、ガラス布、ガラス繊維、アラミド繊維等からなる基材にエポキシ系樹脂、ポリイミド系樹脂、BT樹脂等からなる熱硬化性樹脂を含浸させたものからなっている。
A rectangular frame-
絶縁層21の上面周辺部には方形枠状のハードシート22が埋め込まれている。ハードシート22は、例えばガラスからなる透明基板1の熱膨張係数と同じかそれに近い熱膨張係数を有する材料、例えばセラミックスシートやニッケル合金等の低膨張金属シートからなっている。そして、絶縁層21およびハードシート22の上面は半導体構成体3の上面とほぼ面一となっている。
A square frame-shaped
半導体構成体3、絶縁層21およびハードシート22の上面には上層絶縁膜23がその上面を平坦とされて設けられている。上層絶縁膜23は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂、ポリイミド系樹脂、BT樹脂等からなる熱硬化性樹脂中にガラス繊維、アラミド繊維、シリカフィラー、セラミックス系フィラー等からなる補強材を分散させたものからなっている。
An upper
透明基板1上の下層配線2の外側の接続パッド部に対応する部分における上層絶縁膜23および絶縁層21には開口部24が設けられている。上層絶縁膜23の上面には銅等からなる上層下地金属層25が設けられている。上層下地金属層25の上面全体には銅からなる上層配線26が設けられている。上層下地金属層25を含む上層配線26の一端部は、上層絶縁膜23および絶縁層21の開口部24を介して下層配線2の外側の接続パッド部上面に接続されている。
An
上層配線26を含む上層絶縁膜23の上面にはソルダーレジスト等からなるオーバーコート膜27が設けられている。上層配線26の接続パッド部に対応する部分におけるオーバーコート膜27には開口部28が設けられている。開口部28内およびその上方には半田ボール29が上層配線26の接続パッド部に接続されて設けられている。複数の半田ボール29は、絶縁層21上におけるオーバーコート膜27上にマトリクス状に配置されている。
An
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体3の製造方法の一例について説明する。この場合、まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)4上にCCD等からなる光電変換デバイス領域5、アルミニウム系金属等からなる接続パッド6、酸化シリコン等からなる絶縁膜7およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜9が設けられ、接続パッド6の中央部が絶縁膜7および保護膜9に形成された開口部8、10を介して露出されたものを用意する。
Next, an example of a method for manufacturing the
この場合、ウエハ状態のシリコン基板4の上面の各半導体構成体3が形成される領域の中央部に光電変換デバイス領域5が形成され、当該領域の周辺部に形成された接続パッド6は、それぞれ、対応する領域に形成された光電変換デバイス領域5に電気的に接続されている。
In this case, the photoelectric
次に、図3に示すように、両開口部8、10を介して露出された接続パッド6の上面を含む保護膜9の上面全体に下地金属層11を形成する。この場合、下地金属層11は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
Next, as shown in FIG. 3, a
次に、下地金属層11の上面にメッキレジスト膜31をパターン形成する。この場合、柱状電極12形成領域に対応する部分におけるメッキレジスト膜31には開口部32が形成されている。次に、下地金属層11をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜31の開口部32内の下地金属層11の上面に柱状電極12を形成する。次に、メッキレジスト膜31を剥離し、次いで、柱状電極12をマスクとして下地金属層11の不要な部分をエッチングして除去すると、図4に示すように、柱状電極12下にのみ下地金属層11が残存される。
Next, a plating
次に、図5に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、柱状電極12を含む保護膜9の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜13をその厚さが柱状電極12の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極12の上面は封止膜13によって覆われている。
Next, as shown in FIG. 5, a
次に、封止膜13および柱状電極12の上面側を適宜に研磨し、図6に示すように、柱状電極12の上面を露出させ、且つ、この露出された柱状電極12の上面を含む封止膜13の上面を平坦化する。ここで、柱状電極12の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極12の高さにばらつきがあるため、このばらつきを解消して、柱状電極12の高さを均一にするためである。
Next, the upper surface side of the
次に、シリコン基板4の下面をダイシングテープ(図示せず)に貼り付け、図7に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図1に示す半導体構成体3が複数個得られる。なお、図6に示す工程後に、柱状電極12の上面に半田層14(図1参照)を設け、この後に、ダイシングを行なうようにしてもよい。
Next, the lower surface of the
次に、このようにして得られた半導体構成体3を用いて、図1に示す半導体装置を製造する場合の一例について説明する。まず、図8に示すように、図1に示す完成された半導体装置を複数個形成することが可能な面積を有するガラス基板等からなる透明基板1を用意する。この場合、透明基板1の上面には、透明基板1の上面にラミネートされた銅箔をフォトリソグラフィ法によりバターニングすることにより、下層配線2が形成されている。
Next, an example of manufacturing the semiconductor device shown in FIG. 1 using the
次に、半導体構成体3の柱状電極12の下面を透明基板1上の下層配線2の内側の接続パッド部上面に半田層14を介して接続することにより、半導体構成体3を下層配線2を含む透明基板1の上面に配置する。次に、透明基板1と半導体構成体3との間およびその周辺部にエポキシ系樹脂等からなるアンダーフィル材15を充填する。
Next, the lower surface of the
次に、図9に示すように、半導体構成体3の周囲における下層配線2を含む透明基板1の上面に、格子状の2枚の絶縁層形成用シート21a、21bおよび同じく格子状の1枚のハードシート22をピン等で位置決めしながら積層して配置する。なお、2枚の絶縁層形成用シート21a、21bおよび1枚のハードシート22を積層して配置した後に、半導体構成体3を配置するようにしてもよい。
Next, as shown in FIG. 9, on the upper surface of the
格子状の絶縁層形成用シート21a、21bは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態(Bステージ)にしてシート状となしたプリプレグ材に、パンチング、あるいは、ドリルまたはルーター加工等により、複数の方形状の開口部33を形成することにより得られる。
The grid-like insulating
格子状のハードシート22は、例えばガラス基板からなる透明基板1の熱膨張係数と同じかそれに近い熱膨張係数を有する材料、例えばセラミックスシートやニッケル合金等の低膨張金属シートに、パンチング、あるいは、ドリルまたはルーター加工等により、複数の方形状の開口部34を形成することにより得られる。
The lattice-like
ここで、ハードシート22の開口部34のサイズは絶縁層形成用シート21a、21bの開口部33のサイズよりもある程度大きくなっている。これは、図1に示す開口部24を形成することができるようにするためである。また、絶縁層形成用シート21a、21bの開口部33のサイズは半導体構成体3のサイズよりもやや大きくなっている。このため、絶縁層形成用シート21a、21bおよびハードシート22と半導体構成体3との間には隙間35が形成されている。
Here, the size of the
また、絶縁層形成用シート21a、21bおよびハードシート22の合計厚さは、半導体構成体3の厚さよりもある程度厚く、後述の如く、加熱加圧されたときに、絶縁層形成用シート21a、21b中の熱硬化性樹脂によって隙間35を十分に埋めることができる程度の厚さとなっている。
Further, the total thickness of the insulating
ところで、絶縁層形成用シート21a、21bとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、絶縁層形成用シートは、上記の如く、2層であってもよいが、1層または3層以上であってもよい。要は、絶縁層形成用シートの上面にハードシート22が配置されていればよい。
By the way, although the same thickness is used as the insulating
次に、ハードシート22の上面に上層絶縁膜形成用シート23aを配置する。この場合、上層絶縁膜形成用シート23aは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
Next, the upper insulating
次に、図10に示すように、一対の加熱加圧板36、37を用いて上下から絶縁層形成用シート21a、21b、ハードシート22および上層絶縁膜形成用シート23aを加熱加圧する。すると、絶縁層形成用シート21a、21b中の溶融された熱硬化性樹脂が図9に示す隙間35内に押し出されて充填され、その後の冷却により、半導体構成体3の周囲における下層配線2を含む透明基板1の上面に絶縁層21が形成される。
Next, as shown in FIG. 10, the insulating
ハードシート22は、セラミックスシートやニッケル合金等の低膨張金属シートからなっているため、加熱加圧されても変形せず、絶縁層21の上面の所定の領域(例えば、図1に示す開口部24を除く領域)に埋め込まれる。そして、この状態では、絶縁層21およびハードシート22の上面は半導体構成体1の上面とほぼ面一となる。なお、ハードシート22は、必ずしもその上面が絶縁層21の上面と面一となるように埋め込む必要はなく、また、半導体構成体3の上面とも面一にする必要もない。
Since the
また、半導体構成体3、絶縁層21およびハードシート22の上面に上層絶縁膜23が形成される。この場合、上層絶縁膜23の上面は、上側の加熱加圧板38の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜23の上面を平坦化するための研磨工程は不要である。
An upper insulating
ところで、図9に示すように、下層配線2を含む透明基板1の上面に配置された絶縁層形成用シート21a、21bの上面に、透明基板1の熱膨張係数と同じかそれに近い熱膨張係数を有する材料からなるハードシート22を配置しているので、この部分における厚さ方向の材料構成がほぼ対称的となる。また、絶縁層形成用シート21a、21bの合計体積をハードシート22の体積に相当する分だけ少なくすることができる。
By the way, as shown in FIG. 9, the thermal expansion coefficient is the same as or close to the thermal expansion coefficient of the
この結果、加熱加圧により、絶縁層形成用シート21a、21bおよび上層絶縁膜形成用シート23aが厚さ方向にほぼ対称的に硬化収縮し、ひいては、透明基板1に発生する反りが低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
As a result, the insulating
なお、上層絶縁膜形成用シート23aとして、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない半硬化状態の熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
As the upper insulating
次に、図11に示すように、CO2レーザ等のレーザビームを照射するレーザ加工により、下層配線2の外側の接続パッドに対応する部分における上層絶縁膜23および絶縁層21に開口部24を形成する。次に、必要に応じて、開口部24内等に発生したエポキシスミア等をデスミア処理により除去する。
Next, as shown in FIG. 11, an
次に、図12に示すように、開口部24を介して露出された下層配線2の外側の接続パッド上面を含む上層絶縁膜23の上面全体に、銅の無電解メッキ等により、上層下地金属層25を形成する。次に、上層下地金属層25の上面にメッキレジスト膜38をパターン形成する。この場合、上層配線26形成領域に対応する部分におけるメッキレジスト膜38には開口部39が形成されている。
Next, as shown in FIG. 12, the upper layer base metal is formed on the entire upper surface of the upper insulating
次に、上層下地金属層25をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜38の開口部39内の上層下地金属層25の上面に上層配線26を形成する。次に、メッキレジスト膜38を剥離し、次いで、上層配線26をマスクとして上層下地金属層25の不要な部分をエッチングして除去すると、図13に示すように、上層配線26下にのみ上層下地金属層25が残存される。この状態では、上層下地金属層25を含む上層配線26の一端部は、上層絶縁膜23および絶縁層21の開口部24を介して下層配線2の外側の接続パッド部上面に接続されている。
Next, by performing copper electroplating using the upper
次に、図14に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、上層配線26を含む第2の上層絶縁膜23の上面にソルダーレジスト等からなるオーバーコート膜27を形成する。この場合、上層配線26の接続パッド部に対応する部分におけるオーバーコート膜27には開口部28が形成されている。
Next, as shown in FIG. 14, an
次に、開口部28内およびその上方に半田ボール29を上層配線26の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体3間において、オーバーコート膜27、上層絶縁膜23、ハードシート22、絶縁層21および透明基板1を切断すると、図1に示す半導体装置が複数個得られる。
Next, a
このようにして得られた半導体装置では、透明基板1の上面に設けられた絶縁層21の上面に、透明基板1の熱膨張係数と同じかそれに近い熱膨張係数を有するハードシート22が設けられているので、この部分における厚さ方向の材料構成がほぼ対称的となり、したがって、全体として反りにくい構造とすることができる。
In the semiconductor device thus obtained, a
ところで、上記製造方法では、透明基板1上に複数の半導体構成体3を配置し、複数の半導体構成体3に対して、上層配線26および半田ボール29の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図10に示す製造工程以降では、透明基板1と共に複数の半導体構成体3を搬送することができるので、これによっても製造工程を簡略化することができる。
By the way, in the above manufacturing method, a plurality of
(第2実施形態)
図15はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、透明基板1と半導体構成体3との間の周辺部のみにアンダーフィル材15を設け、且つ、半導体構成体3の下面中央部に対向する部分における透明基板1の上面に座ぐり加工により凹部41を設けた点である。
(Second Embodiment)
FIG. 15 is a sectional view of a semiconductor device as a second embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that an
この半導体装置では、半導体構成体3の下面中央部とそれに対向する部分における透明基板1との間に比較的大きな空洞部42が形成されるため、半導体構成体3のシリコン基板4の下面中央部に設けられた光電変換デバイス領域5への応力を低減することができる。なお、透明基板1と半導体構成体3との間の周辺部のみにアンダーフィル材15を設け、透明基板1の上面に凹部41を設けないようにしてもよい。
In this semiconductor device, since a relatively
(第3実施形態)
図16はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、複数の上層配線26の接続パッド部を上層絶縁膜23上のほぼ全面にマトリクス状に配置し、複数の半田ボール29をオーバーコート膜27上のほぼ全面にマトリクス状に配置した点である。
(Third embodiment)
FIG. 16 is a sectional view of a semiconductor device as a third embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that connection pad portions of a plurality of upper layer wirings 26 are arranged in a matrix on almost the entire surface of the upper
(第4実施形態)
図17はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と大きく異なる点は、半導体構成体3の上面にハードシート22の一部を設けた点である。この場合、上層絶縁膜23および絶縁層21の開口部24に対応する部分におけるハードシート22には開口部43が設けられている。
(Fourth embodiment)
FIG. 17 is a sectional view of a semiconductor device as a fourth embodiment of the present invention. This semiconductor device differs greatly from the semiconductor device shown in FIG. 1 in that a part of the
なお、この半導体装置では、複数の上層配線26の接続パッド部はほぼ半導体構成体3上における上層絶縁膜23上にマトリクス状に配置され、複数の半田ボール29はほぼ半導体構成体3上におけるオーバーコート膜27上にマトリクス状に配置されている。
In this semiconductor device, the connection pad portions of the plurality of upper layer wirings 26 are arranged in a matrix on the upper
(第5実施形態)
図18はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と大きく異なる点は、上層絶縁膜および上層配線を2層とした点である。すなわち、第1の上層配線26Aを含む第1の上層絶縁膜23Aの上面には第1の上層絶縁膜23Aと同じ材料からなる第2の上層絶縁膜23Bが設けられている。第2の上層絶縁膜23Bの上面には下地金属層25Bを含む第2の上層配線26Bが設けられている。
(Fifth embodiment)
FIG. 18 is a sectional view of a semiconductor device as a fifth embodiment of the present invention. In this semiconductor device, the main difference from the case shown in FIG. 1 is that the upper insulating film and the upper wiring have two layers. That is, a second upper
下地金属層25Aを含む第1の上層配線26Aの一端部は、第1の上層絶縁膜23Aおよび絶縁層21の開口部24Aを介して下層配線2の外側の接続パッド部上面に接続されている。下地金属層25Bを含む第2の上層配線26Bの一端部は、第2の上層絶縁膜23Bの開口部24Bを介して第1の上層配線26Aの接続パッド部上面に接続されている。半田ボール29は、オーバーコート膜27の開口部28を介して第2の上層配線26Bの接続パッド部上面に接続されている。なお、上層絶縁膜および上層配線は3層以上としてもよい。
One end of the first
(その他の実施形態)
上記各実施形態では、半導体基板4に光電変換デバイス領域5が形成されているものとしたが、光電変換デバイス領域5に限らず、メモリ用や制御用の集積回路、MEMS(Micro Electro Mechanical System)等のセンサ、表面弾性(SAW)フィルタ等が形成されているデバイスにも適用可能である。この場合、ベース基板としては、透明にする必要がない場合には、有害な光を遮断するため、不透明なセラミック等の絶縁基板を用いるようにしてもよい。
(Other embodiments)
In each of the embodiments described above, the photoelectric
また、上記第1実施形態では、図14に示す工程後に、互いに隣接する半導体構成体3間において切断したが、これに限らず、2個またはそれ以上の半導体構成体3を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。例えば、2個の半導体構成体を1組として切断し、一方の半導体構成体を光電変換デバイス領域を有する光センサとし、他方の半導体構成体を光センサの周辺駆動回路としての機能を有するものとし、両者を下層配線や上層配線で電気的に接続するようにしてもよい。
Further, in the first embodiment, after the step shown in FIG. 14, the
1 透明基板
2 下層配線
3 半導体構成体
4 シリコン基板
5 光電変換デバイス領域
6 接続パッド
12 柱状電極
13 封止膜
21 絶縁層
22 ハードシート
23 上層絶縁膜
24 開口部
25 上層配線
27 オーバーコート膜
29 半田ボール
DESCRIPTION OF
Claims (15)
15. The semiconductor device according to claim 14, wherein the hard sheet is a ceramic sheet or a metal sheet having a thermal expansion coefficient equal to or close to that of the glass substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004335712A JP4990492B2 (en) | 2004-11-19 | 2004-11-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004335712A JP4990492B2 (en) | 2004-11-19 | 2004-11-19 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006147835A true JP2006147835A (en) | 2006-06-08 |
JP4990492B2 JP4990492B2 (en) | 2012-08-01 |
Family
ID=36627174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004335712A Expired - Fee Related JP4990492B2 (en) | 2004-11-19 | 2004-11-19 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4990492B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042879A (en) * | 2005-08-03 | 2007-02-15 | Matsushita Electric Ind Co Ltd | Semiconductor image sensing device and its manufacturing method |
JP2014103401A (en) * | 2013-12-17 | 2014-06-05 | Dainippon Printing Co Ltd | Sensor element module |
CN107799426A (en) * | 2016-09-06 | 2018-03-13 | 艾马克科技公司 | Semiconductor equipment and the method for manufacturing semiconductor packages |
WO2023189153A1 (en) * | 2022-03-30 | 2023-10-05 | 浜松ホトニクス株式会社 | Method for manufacturing optical semiconductor package |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226418A (en) * | 1993-12-16 | 1995-08-22 | Nec Corp | Chip carrier semiconductor device and its manufacture |
JPH07273243A (en) * | 1994-03-30 | 1995-10-20 | Toshiba Corp | Semiconductor package |
JPH09330995A (en) * | 1995-10-13 | 1997-12-22 | Meiko:Kk | Circuit board, its manufacture, bump type contact head using it, and semiconductor part mounting module |
JPH10256429A (en) * | 1997-03-07 | 1998-09-25 | Toshiba Corp | Semiconductor package |
JP2001230515A (en) * | 2000-02-15 | 2001-08-24 | Matsushita Electric Ind Co Ltd | Mounting member of electronic component, method of manufacturing mounting member of electronic component, and secondary mounting structure of mounting member |
JP2001237341A (en) * | 2000-02-21 | 2001-08-31 | Nec Corp | Flip-chip semiconductor device and method of manufacturing the same |
JP2001339011A (en) * | 2000-03-24 | 2001-12-07 | Shinko Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2002368027A (en) * | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
JP2003031724A (en) * | 2000-12-25 | 2003-01-31 | Hitachi Ltd | Semiconductor module |
JP2004111792A (en) * | 2002-09-20 | 2004-04-08 | Casio Comput Co Ltd | Semiconductor package and its manufacturing method |
JP2004207306A (en) * | 2002-12-24 | 2004-07-22 | Casio Comput Co Ltd | Semiconductor device and its manufacturing method |
JP2004235523A (en) * | 2003-01-31 | 2004-08-19 | Toshiba Corp | Semiconductor device and manufacturing method therefor |
JP2004311793A (en) * | 2003-04-09 | 2004-11-04 | Matsushita Electric Ind Co Ltd | Method for manufacturing compound material and multilayer substrate |
JP2004327624A (en) * | 2003-04-23 | 2004-11-18 | Shinko Electric Ind Co Ltd | Multilayer circuit board with built-in component |
-
2004
- 2004-11-19 JP JP2004335712A patent/JP4990492B2/en not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226418A (en) * | 1993-12-16 | 1995-08-22 | Nec Corp | Chip carrier semiconductor device and its manufacture |
JPH07273243A (en) * | 1994-03-30 | 1995-10-20 | Toshiba Corp | Semiconductor package |
JPH09330995A (en) * | 1995-10-13 | 1997-12-22 | Meiko:Kk | Circuit board, its manufacture, bump type contact head using it, and semiconductor part mounting module |
JPH10256429A (en) * | 1997-03-07 | 1998-09-25 | Toshiba Corp | Semiconductor package |
JP2001230515A (en) * | 2000-02-15 | 2001-08-24 | Matsushita Electric Ind Co Ltd | Mounting member of electronic component, method of manufacturing mounting member of electronic component, and secondary mounting structure of mounting member |
JP2001237341A (en) * | 2000-02-21 | 2001-08-31 | Nec Corp | Flip-chip semiconductor device and method of manufacturing the same |
JP2001339011A (en) * | 2000-03-24 | 2001-12-07 | Shinko Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2003031724A (en) * | 2000-12-25 | 2003-01-31 | Hitachi Ltd | Semiconductor module |
JP2002368027A (en) * | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device |
JP2004111792A (en) * | 2002-09-20 | 2004-04-08 | Casio Comput Co Ltd | Semiconductor package and its manufacturing method |
JP2004207306A (en) * | 2002-12-24 | 2004-07-22 | Casio Comput Co Ltd | Semiconductor device and its manufacturing method |
JP2004235523A (en) * | 2003-01-31 | 2004-08-19 | Toshiba Corp | Semiconductor device and manufacturing method therefor |
JP2004311793A (en) * | 2003-04-09 | 2004-11-04 | Matsushita Electric Ind Co Ltd | Method for manufacturing compound material and multilayer substrate |
JP2004327624A (en) * | 2003-04-23 | 2004-11-18 | Shinko Electric Ind Co Ltd | Multilayer circuit board with built-in component |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042879A (en) * | 2005-08-03 | 2007-02-15 | Matsushita Electric Ind Co Ltd | Semiconductor image sensing device and its manufacturing method |
US7745834B2 (en) | 2005-08-03 | 2010-06-29 | Panasonic Corporation | Semiconductor image sensor and method for fabricating the same |
US8017418B2 (en) | 2005-08-03 | 2011-09-13 | Panasonic Corporation | Semiconductor image sensor and method for fabricating the same |
JP2014103401A (en) * | 2013-12-17 | 2014-06-05 | Dainippon Printing Co Ltd | Sensor element module |
CN107799426A (en) * | 2016-09-06 | 2018-03-13 | 艾马克科技公司 | Semiconductor equipment and the method for manufacturing semiconductor packages |
US11942581B2 (en) | 2016-09-06 | 2024-03-26 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device with transmissive layer and manufacturing method thereof |
WO2023189153A1 (en) * | 2022-03-30 | 2023-10-05 | 浜松ホトニクス株式会社 | Method for manufacturing optical semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
JP4990492B2 (en) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4055717B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4012496B2 (en) | Semiconductor device | |
JP3945483B2 (en) | Manufacturing method of semiconductor device | |
KR101167384B1 (en) | Semiconductor device including semiconductor constituent and manufacturing method thereof | |
JP4609317B2 (en) | Circuit board | |
JP4285707B2 (en) | Semiconductor device | |
JP2006173232A (en) | Semiconductor apparatus and its manufacturing method | |
JP2004221417A (en) | Semiconductor device and its producing method | |
JP4316624B2 (en) | Semiconductor device | |
JP3925503B2 (en) | Semiconductor device | |
JP4438389B2 (en) | Manufacturing method of semiconductor device | |
JP4725178B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4990492B2 (en) | Semiconductor device | |
JP4316622B2 (en) | Manufacturing method of semiconductor device | |
JP5377403B2 (en) | Semiconductor device and circuit board manufacturing method | |
JP4321758B2 (en) | Semiconductor device | |
JP4316623B2 (en) | Manufacturing method of semiconductor device | |
JP4241284B2 (en) | Semiconductor device | |
JP4461801B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4913372B2 (en) | Semiconductor device | |
JP3955059B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4561079B2 (en) | Manufacturing method of semiconductor device | |
JP2004221418A (en) | Semiconductor device and its producing process | |
JP3979404B2 (en) | Semiconductor device | |
JP2008060298A (en) | Semiconductor constitutional body and its manufacturing method, and semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060314 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111104 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |