JP2006147604A - ＩｎＰ系受光素子の亜鉛固相拡散方法とＩｎＰ系受光素子 - Google Patents

ＩｎＰ系受光素子の亜鉛固相拡散方法とＩｎＰ系受光素子 Download PDF

Info

Publication number
JP2006147604A
JP2006147604A JP2004331352A JP2004331352A JP2006147604A JP 2006147604 A JP2006147604 A JP 2006147604A JP 2004331352 A JP2004331352 A JP 2004331352A JP 2004331352 A JP2004331352 A JP 2004331352A JP 2006147604 A JP2006147604 A JP 2006147604A
Authority
JP
Japan
Prior art keywords
layer
inp
type
light
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004331352A
Other languages
English (en)
Other versions
JP4103885B2 (ja
Inventor
Hiroshi Inada
博史 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004331352A priority Critical patent/JP4103885B2/ja
Priority to US11/270,579 priority patent/US7282428B2/en
Publication of JP2006147604A publication Critical patent/JP2006147604A/ja
Application granted granted Critical
Publication of JP4103885B2 publication Critical patent/JP4103885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Light Receiving Elements (AREA)

Abstract


【課題】 ＩｎＰ系受光素子にｐ領域を形成するために亜鉛をドーピングしなければならない。小型のＩｎＰウエハの場合は閉管法による気相拡散によって亜鉛ドープされる。大型のＩｎＰウエハが実用化される趨勢にある。大型ウエハの場合は閉管法を実施するのが難しい。ＺｎＯ薄膜をエピウエハに付けて加熱しＺｎＯ薄膜から亜鉛をＩｎＰエピタキシャル層へ拡散する固相拡散法が望まれる。亜鉛の拡散後ＺｎＯ薄膜をフッ酸で除去する。するとマスクのＳｉＮも除去されｐｎ接合端部が露出しｐｎ接合が劣化し欠陥、転位が発生し、漏れ電流、暗電流が増える。
【解決手段】 拡散マスクとしてａ−Ｓｉを上層とするマスクを用いる。ａ−Ｓｉはフッ酸では溶けないから、ＺｎＯをフッ酸で除去するときａ−Ｓｉは溶けずにそのまま維持される。ａ−Ｓｉ膜が残留するからｐｎ接合端は露呈しない。常に拡散マスクが保護膜としてｐｎ接合端を覆うのでｐｎ接合が劣化しない。
【選択図】 図５

Description

この発明はＩｎＰ系受光素子の亜鉛（Ｚｎ）固相拡散方法に関する。ＩｎＰ系受光素子というのは、光通信用（１．３μｍ〜１．６μｍ）の近赤外光を感受するためのフォトダイオードやアバランシェフォトダイオードである。受光層はＩｎｘＧａ１−ｘＡｓ混晶（０＜ｘ＜１）、あるいはＩｎｘＧａ１−ｘＡｓ１−ｙＰｙ混晶（０＜ｘ、ｙ＜１）になる。混晶比ｘ、ｙの表記は簡単のため省略する。ＩｎＧａＡｓ混晶である場合が多いが、受光すべき光の波長によってはＩｎＧａＡｓＰ混晶受光層を用いることもある。
基板がＩｎＰであり受光層がＩｎＰを含む混晶であるからＩｎＰ系受光素子と呼んでいる。ＩｎＧａＡｓ、ＩｎＧａＡｓＰを重ねて挙げるのは煩雑だから以後ＩｎＧａＡｓ受光層というように述べる。それは両者を含んでおり、ＩｎＧａＡｓ受光層にもＩｎＧａＡｓＰ受光層へも適用できるものである。
ＩｎＰフォトダイオードの場合は、ｎ型基板の上に、ｎ−ＩｎＰバッファ層、ＩｎＧａＡｓ受光層、ｎ−ＩｎＰ窓層などをエピタキシャル成長し、マスクで上面周辺を覆い、マスク開口部から亜鉛を選択拡散して皿型のｐ領域を作製する。
「選択」というのは、素子の中央部（マスク開口部）には亜鉛を拡散し、周辺部（マスク被覆部）には亜鉛を拡散しないということである。空間的に拡散する範囲が選ばれているので「選択」というのである。
ｎ型領域とｐ領域の境目がｐｎ接合である。ｐ領域にはｐ電極を付け、ｎ型ＩｎＰ基板の底面にはｎ電極を付ける。受光素子には裏面入射型と上面入射型がある。裏面入射型はｎ型ＩｎＰ基板の方から信号光が入射する。ｎ型電極はリング状である。上面入射型はｐ側電極がリング状であるか、透明電極の上にドット状のｐ電極を付ける。チップは正方形状で一辺は３００μｍ〜５００μｍ程度である。ＩｎＧａＡｓというのはパラメータｘをもつ混晶であり、ＩｎｘＧａ１−ｘＡｓと書くべきであるがｘを略し簡単にＩｎＧａＡｓと書く。
最上層のｎ−ＩｎＰ窓層は、上面入射型の場合は窓となり窓層という呼称がふさわしい。裏面入射型の場合はその部分を光が通らないから窓層という名称は必ずしも適切でない。上面入射型の場合同じ層をキャップ層、コンタクト層と呼ぶこともある。しかし本願発明明細書では、裏面入射、上面入射に拘らず、受光層の上のＩｎＰ層を窓層と呼ぶことにする。
種類によっては、ｎ−ＩｎＰ窓層がない場合もある。その場合は、ｎ−ＩｎＰ基板、ＩｎＰバッファ層、ＩｎＧａＡｓ受光層という簡単な構造になる。ＩｎＧａＡｓ受光層の上へ直接にｐ電極を付ける。
本発明はＩｎＰ窓層の有無にかかわらず適用できる。本願発明の明細書ではＩｎＰ窓層があるものを例にとって説明する。もちろんＩｎＰ窓層がない場合でも本発明を適用できる。
またｎ−ＩｎＰバッファ層は省くこともできる。だからエピタキシャルウエハの必須の構成は、ＩｎＰ基板と、ＩｎＧａＡｓまたはＩｎＧａＡｓＰ受光層である。
ＩｎＰフォトダイオードの概略の電極・層構造を上から書くと、
ｐ電極
ｐ領域
（ｐ−ＩｎＰ、ｐ−ＩｎＧａＡｓ） ＋ ｎ−ＩｎＰ窓層
ｐｎ接合
ｎ−−ＩｎＧａＡｓ受光層（又はｎ−−ＩｎＧａＡｓＰ受光層）
ｎ−ＩｎＰバッファ層
ｎ−ＩｎＰ基板
ｎ電極
というようになる。受光層につけている「ｎ−−」というのは「ｎ−」より低濃度のｎ型だということである。アンドープでもｎ−になるのでアンドープのこともある。「ｎ−−」のマイナス記号を省略することもある。
ｐｎ接合がｎ−ＩｎＧａＡｓ受光層の中間にくるようにＺｎを拡散させる。ｎ−ＩｎＧａＡｓ受光層の上にｎ−ＩｎＰ窓層がある場合は、Ｚｎ拡散によってｐ領域はｐ−ＩｎＰ層、ｐ−ＩｎＧａＡｓ受光層とを含む。
ｎ−ＩｎＧａＡｓ受光層の上にｎ−ＩｎＰ窓層がない場合は、Ｚｎ拡散によってｐ領域はｐ−ＩｎＧａＡｓ受光層だけであり、ｐ電極はｐ−ＩｎＧａＡｓ受光層に設けられる。いずれにしてもｐｎ接合が丁度ｎ−ＩｎＧａＡｓ受光層の中間あたりに位置する必要がある。
ＩｎＰ系受光素子のｐ領域を形成するためのｐ型ドーパントとしてはＺｎ、Ｃｄなど２族元素が用いられる。Ｚｎが最も多い。半導体層の中にｐｎ接合を作るにはエピタキシャル法、イオン注入法、熱拡散法がある。
エピタキシャル法はｎ型層またはｉ型層の上にｐ型層をエピタキシャル成長させるもので境界層がｐｎ接合になる。これは皿型断面のｐ領域を作ることはできない。
イオン注入法はｐ型ドーパントのイオンを加速してｎ型層、ｉ型層に打ち込むものである。マスクを付けておけば選択的にイオンを注入できるから、限定された部分をｐ領域にすることができる。高速のイオンを打ち込むので結晶構造が乱れる。そこでアニールして結晶の規則性を回復させる。
しかし受光素子の場合は、これらのイオン注入、エピタキシャル成長の手法はｐ領域形成法としてあまり好適でない。ｐ領域の形成のためには専ら熱拡散法が用いられる。熱拡散というのはｐ型不純物と半導体層を接触させ加熱し濃度の勾配を利用して不純物を半導体層の内部へ導くものである。ｐ型不純物の態様によって気相拡散、液相拡散、固相拡散などに区別される。ＩｎＰの場合はＺｎを溶かして溶液となる好適な物質がないので液相拡散は難しい。
そういうわけで、ＩｎＰ系受光素子のｐ領域を生成するために用いられるのは専ら気相拡散であった。気相拡散には閉管法と開管法がある。
従来は閉管法といわれる気相拡散法が用いられていた。今でも閉管法が主力である。それは、窓を有するＳｉＯ２マスクでｎ型ＩｎＰウエハを覆い、そのｎ型ＩｎＰウエハを、ドーパントのＺｎ化合物、燐（Ｐ）固体とともに真空に引いた石英管の中へ封入し、Ｚｎ化合物を加熱して蒸気としＩｎＰウエハにＺｎ化合物気体を接触させマスク窓を通し気相からＺｎをエピタキシャルウエハへ拡散させてゆくものである。ＺｎＣｌ２などの昇華しやすい化合物が用いられる。燐（Ｐ）の固体はより低温に保持し、ＩｎＰウエハからの燐の解離圧と吊り合わせ、燐がＩｎＰウエハ表面から抜けるのを防ぐ。３−５族の半導体は高温で５族の解離圧が高くなり５族の抜けが著しくなる。だから５族の高い蒸気圧を石英管の内部に存在させ蒸気圧と解離圧を吊り合わせている。そのような平衡を保つのに閉管はまことに好都合である。
Ｚｎの拡散量（拡散深さ）は温度と時間で制御することができる。一定時間が過ぎると石英管を割ってウエハを取り出すようにする。それによってｐ領域ができｐｎ接合が形成される。Ｚｎの状態が気相であるから気相拡散という。閉じた石英管で行うから閉管法という。すでに長い実績があり、優れた手法であり現在も専らこの方法が用いられている。
２インチ径のＩｎＰウエハならそれで良いのであるが、３インチ径、４インチ径というようにＩｎＰウエハの直径が大きくなると、閉管法でＺｎ拡散を行うのは難しくなる。ウエハの直径に合わせて大きい石英管が必要になるからである。閉管法は適用できるが石英管のコストが大きくなるから、より低コストの手法が望まれる。
３インチ径、４インチ径のＩｎＰエピタキシャルウエハにＺｎ拡散するための気相拡散法として開管法というものが開発されている。それは両端の開いた石英管の内部にｎ型ＩｎＰウエハを置いて、加熱したＺｎの化合物を流しウエハにＺｎを接触させＺｎを表面から拡散する手法である。それは大型の石英管を利用する。５族のガスと不純物を含むガスを流すようになっており両端が開口しており、開口部からウエハを出し入れすることができる。５族の解離を防ぐためのガスを常時流して適当な蒸気圧を保持するようにする。開管法は拡散の度に石英管を割らなくてよい。同じ装置を何度も使うことができる。大型の装置を作製することもできる。大口径のウエハに向いた気相拡散法である。これも古い手法である。しかしながら実際には５族の平衡を保ちながら拡散の条件を制御するのが難しい。だから開管法はＩｎＰのｐ型ドーピングに関しては未だ広く実施されてはいない。
もう一つの可能性として固相拡散法というものがある。それも大型のウエハに適した手法である。拡散源が気体ではなくて固体であるから固相拡散という。固相拡散の概念は古くからある。その手法はＳｉ、ＧａＡｓなどでは実績があるが、ＩｎＰに関しては未だほとんど実績がない。
ＩｎＰフォトダイオードの場合、固相拡散は例えば次のように行う。ＩｎＰエピタキシャルウエハにＳｉＮマスクを付け開口部を設けて、その上にＺｎＯの薄膜を形成する。ＺｎＯの上に封止のための層を設けて加熱する。そうすると亜鉛の原子がＺｎＯから抜けて開口部を通りｎ−ＩｎＰ窓層、ｎ−ＩｎＧａＡｓ受光層へ熱拡散してゆく。拡散の速さは温度で制御できる。所望のＺｎ拡散ができると加熱炉から取り出して、固体拡散源であるＺｎＯ層をフッ酸で除去する。そうするとＺｎＯとＳｉＮ層が取れてＩｎＰ窓層が露呈する。ウエハを上から見るとｎ型窓層の海に、ｐ領域がドット状に存在するようなことになる。そこでｐ領域を残しｐｎ接合を覆うようにＳｉＮ層を形成する。そのあとｐ領域にはｐ電極を、ｎ型ＩｎＰ基板にはｎ電極を設ける。
特開２００２−２９９６７９号「フォトダイオードの製造方法」
特許文献１は固体拡散層（ＺｎＯ）とエピ層の熱膨張率相違によって転位、欠陥ができるということを問題にする。
ＩｎＰデバイスのｐ領域を固相拡散法によって製造する場合、エピタキシャル成長層の上に直接に固相拡散層（ＺｎＯ）を蒸着し加熱して拡散層からｐ型ドーパントをエピタキシャル層へ向かって拡散させる。その場合にｐ型不純物を含んだ固体拡散層（ＺｎＯ）とその下に接触するエピ層（ＩｎＰ、ＩｎＧａＡｓ）の間で、熱膨張率など物理定数が大きく違う。そのために境界から転位や欠陥を生じる。多大の欠陥、転位のため半導体デバイスとしたとき漏れ電流が大きくなるというような欠点がある、ということを問題にする。
特許文献１はそこでＩｎＰ系のエピタキシャル成長層の最上層に（ＩｎＧａＡｓコンタクト層）さらにｎ−−ＩｎＰキャップ層とｎ−−ＩｎＧａＡｓキャップ層をエピタキシャル成長させマスクして一部をエッチングして開口部を形成しその上にＺｎＯ拡散源と、ＳｉＯ２キャップ層をスパッタリングし、これを熱処理してＺｎをＺｎＯ拡散源から、ｎ−−ＩｎＰキャップ層とｎ−−ＩｎＧａＡｓキャップ層を通してエピ層まで拡散し、拡散後にＳｉＯ２キャップ層、ＺｎＯ拡散層、ｐ−ＩｎＰキャップ層、ｐ−ＩｎＧａＡｓキャップ層をエッチング除去するようにした、と述べている。
つまりＩｎＰ系のエピ層（ｎ−ＩｎＰ窓層／ｎ−ＩｎＧａＡｓ／ｎ−ＩｎＰバッファ／ｎ−ＩｎＰ）の上にｎ−−ＩｎＰ、ＩｎＧａＡｓキャップ層を薄く付けてこれを通してＺｎを熱拡散しそのあと、ＺｎＯ、ｐ−ＩｎＰ、ＩｎＧａＡｓキャップ層を取り去るというものである。
ｎ−−ＩｎＰキャップ層とその直下にあるＩｎＧａＡｓコンタクト層の格子定数の違いが小さく、ＩｎＰキャップ層とＺｎＯ層の間の物理定数の違いが大きいので、転位や欠陥は、ＩｎＰキャップ層とＺｎＯ層の間に発生し、その下のｎ−ＩｎＧａＡｓコンタクト層まで行かない。ＩｎＰキャップ層、ＩｎＧａＡｓキャップ層は除去するので欠陥、転位もそれによって除かれる。デバイス自体には欠陥が残らないから高品質のデバイスができる、という。
キャップ層（ＩｎＰ、ＩｎＧａＡｓ）というのはダミーであってＺｎＯと接触しており格子定数も熱膨張率も大きく違うから、ＺｎＯとキャップ層（ＩｎＰ、ＩｎＧａＡｓ）の間で転位、欠陥が発生しキャップ層の中で欠陥、転位が増殖する。ところが転位、欠陥はキャップ層だけにとどまり、その下にあるエピ層にまで伸びない。だから下にあるエピ層は低欠陥、低転位となる。それゆえ受光素子として高い逆バイアスをかけても漏れ電流はほとんど発生しない、というわけである。
特許文献１は本発明と目的を異にし、あまり関係はないがＩｎＰフォトダイオードのＺｎ固相拡散のより近い文献が他に見当たらないので特許文献１を公知技術として挙げた。
ＩｎＰフォトダイオードの固相拡散によるＺｎ拡散工程では、ＳｉＮまたはＳｉＯ２をエピ層の上に形成し一部に窓を開ける。窓付きマスクの上にＺｎＯ膜を付け、ＳｉＯ２膜を付けて加熱しＺｎＯからＺｎをエピ層へ拡散させる。ＳｉＮ、ＳｉＯ２マスクのある部分ではＺｎはせき止められてエピタキシャル層まで拡散しない。マスクの窓の部分ではＺｎＯとＩｎＰが接触している。接触面を通してＺｎがＩｎＰ層へ移動し熱によってＺｎがＩｎＰ層へ拡散してゆく。マスク窓に当たるウエハ面内の所望の部分に、ｐ領域とｐｎ接合を形成する。
そこまではいいのであるが、固相拡散の場合は、気相拡散と違って拡散源（ＺｎＯ層）を除去するという必要がある。ＺｎＯは堅牢な酸化物の膜である。硫酸や塩酸、カセイソーダなどでは取れない。ＺｎＯを除去するにはフッ酸を使う。フッ酸でＺｎＯは取れるのであるが、マスクのＳｉＮまたはＳｉＯ２膜も取れる。そこで一時的にｐｎ接合が露出してしまう。
固相拡散でも気相拡散でも、Ｚｎ拡散は、結晶中を等方的に進む。マスクの縁から内部横方向にも拡散が進行する。そのため、最表面のｐｎ接合部は、拡散マスクのパターンエッジから数ミクロン後退している。ｐｎ接合の端はマスクの直下でありマスクを除去しなければマスクによってｐｎ接合の端は保護されたままである。気相拡散の場合は、ＳｉＮまたはＳｉＯ２のマスクはそのまま保護膜となる。ｐｎ接合の端は常に保護されており劣化の心配はない。気相拡散の場合はマスクが残りｐ領域の広がりがマスク開口部より少し広いものとして存在する。セルフアライメントであってｐ領域にｐ電極を付けるだけで良い。
しかしながら、固相拡散法ではＺｎＯをフッ酸で除去しなければならない。フッ酸で固相拡散源を除去する際に、拡散マスク（ＳｉＯ２、ＳｉＮ）も、同時に除去されてしまう。マスクの保護を失って表面に現れたｐｎ接合端は暴露されてしまう。ウエハはエッチング後大気中へ出すから大気中のガスや汚染物によってｐｎ接合端が汚染されｐｎ接合がダメージを受ける。
図１１〜図１７によってそれを説明する。図１１はエピタキシャルＩｎＰウエハの一素子分の断面図である。ｎ−ＩｎＰ基板１の上に、ｎ−ＩｎＰバッファ層２、ｎ−−ＩｎＧａＡｓ受光層３、ｎ−ＩｎＰ窓層４をエピタキシャル成長したものである。「ｎ−−ＩｎＧａＡｓ」というのはｎ型であるが低濃度だということである。アンドープであってもｎ型になるからアンドープの場合も含む。時に最上層のｎ−ＩｎＰ窓層４がない場合もある。１枚のウエハには縦横に多数のチップが形成されるが、ここでは１素子分だけを描く、と約束する。
図１２のようにＳｉＮ膜６をエピタキシャルウエハの上に形成する。ＳｉＮはＺｎの拡散を防ぐ被覆部となる。レジストを付けマスクを通して露光しレジストを現像する。それによってレジストに窓ができる。窓の部分のＳｉＮ膜６をエッチング除去する。これはフッ酸で湿式エッチングする。そうすると図１３のように開口部１０が素子の中央部分にできる。
開口部１０とＳｉＮ膜被覆部１８の上にＺｎＯ薄膜８を形成する。これはＺｎ源である。その上にＳｉＯ２薄膜９を形成する。これはＺｎＯ薄膜８を抑えＺｎが上方へ抜けるのを防ぐ膜である。
その状態を図１４に示す。開口部ではＺｎＯ薄膜８とＩｎＰ窓層が接触している。被覆部では、ＺｎＯ薄膜８とＩｎＰ窓層４はＳｉＮ薄膜６で分離されている。そのようなＩｎＰウエハを加熱し適当な温度に保持してＺｎを熱拡散させる。ＺｎＯ薄膜８のＺｎ原子がｎ−ＩｎＰ窓層４の表面から入り込み濃度差によって内部へ拡散するようにする。
ＺｎはＳｉＮ層６の内部を拡散できない。それでＩｎＰ窓層４だけに拡散する。直下方向だけでなくてＳｉＮマスク６の下へ横方向に回り込む。Ｚｎ原子はｎ−ＩｎＰ窓層４を通過すると、その下のｎ−−ＩｎＧａＡｓ受光層３に入る。さらにｎ−−ＩｎＧａＡｓ受光層３の内部へ侵入する。それがＺｎの固相拡散である。適当な時間で温度を下げて拡散を中止する。ＩｎＧａＡｓ受光層３の中間部にｐｎ接合２０ができる。ｐｎ接合２０の上はｐ−ＩｎＰ、ｐ−ＩｎＧａＡｓになり、下はｎ−ＩｎＧａＡｓである。図１５にそのような素子一つ分の断面図を示す。
ｐｎ接合というのはドナー密度とアクセプタ密度が等しくなる部分であり、その部分は自由電子、正孔が存在せずドナー、アクセプタがイオンの状態になる。ｐｎ接合の上下両側に空乏層ができる。ｐｎ接合直下のｎ型空乏層が厚く、より重要である。光が入射して受光層３に至るとバンドギャップが狭いのでここで光が吸収されて電子正孔対を発生する。正孔は電界の作用でｐｎ接合に向かって進みｐｎ接合を越える。ｐ領域に正孔が入ると、それで電流が流れたことになり光電流を生ずる。
ｐｎ接合２０は受光層の中に水平にできるが、マスクの下へ回り込んだ部分はｐｎ接合横壁２２をもつ。ｐｎ接合の端２３はｎ−ＩｎＰ窓層の一部に露呈する。気相拡散の場合はＳｉＮマスクを除去しないからｐｎ接合端２３が外部に露呈することはない。しかし固相拡散の場合、ＺｎＯ薄膜を取り去るためのフッ酸エッチングでＳｉＮも取れるのでｐｎ接合端２３が一時的に外部に露呈する。これが問題である。
図１６にＺｎＯ、ＳｉＮを除去しｐｎ接合端２３が露出している状態を示す。ｐｎ接合端２３は汚染に弱くて水蒸気、酸素などが付着するし転位などの欠陥２７が生じることもある。ここに局所的な欠陥２７ができるのでｐｎ接合が不完全なものになる。図１６のような状態になるのが固相拡散の欠点である。気相拡散の場合はＳｉＮがいつも付いているから、そのような状態となることはない。
どうしてそうなるのか？というとＺｎＯ拡散源をエッチング除去する必要があるからである。強い酸化物の膜であるから硫酸、燐酸、塩酸、カセイソーダなどではＺｎＯを溶かすことができない。ＺｎＯを取るにはフッ酸を使わなければならない。フッ酸でＺｎＯを溶かすことができるがＳｉＮも同時に取れてしまう。ＺｎＯを溶かすがＳｉＮを溶かさないというようなエッチング液は存在しない、と本発明者は思う。
そのあとＳｉＮ保護層３６を作って、ｐｎ接合の端部２３を覆うようにする。後から形成するので、ほぼ膜の端が前後左右にずれてしまう。ズレ２９があって、ｐｎ接合端２３の被覆幅が異なる。その後、ｐ電極、ｎ電極を形成する。保護膜３６がずれている場合ｐ電極のｐ領域に対する位置がずれる可能性もある。
そのように固相拡散法による場合、一時的にｐｎ接合端部２３が外部に出ることがある（図１６）。そのとき外気に接触するから酸化されたり水蒸気で汚染され劣化する可能性がある。そのあとＳｉＮ保護層で覆っても劣化したものは元に戻らない。固相拡散法はそのようにＺｎ源をエッチングするのでマスクも取れｐｎ接合端が露出するという問題がある。本発明は固相拡散に固有のそのような問題を解決することを目的とする。
本発明は、エピタキシャル層を覆う窓付きのマスクとしてアモルファスシリコン（ａ−Ｓｉ）層を上層に用い、フッ酸によるＺｎＯ膜除去においてマスクが除去されないようにする。上層であるａ−Ｓｉ膜の下にＳｉＮ膜、ＳｉＯ２膜、ＡｌＮ膜、Ａｌ２Ｏ３膜、ＳｉＯＮ膜などの下層を設けて２重膜とするのがよい。
本発明は、エピタキシャルＩｎＰウエハの上に、ａ−Ｓｉ膜を最上層に用いた窓付きマスクを設け、その上にＺｎＯ薄膜を形成し、その上にＳｉＯ２、ＳｉＯＮ、ＳｉＮなどの被覆層で被覆し、加熱処理してＺｎＯ薄膜からＺｎが抜けてエピタキシャルＩｎＰウエハへ移動し熱で拡散しマスク窓の直下にｐ領域を形成するようにし、フッ酸またはバッファードフッ酸で被覆層とＺｎＯ薄膜を除去し、ａ−Ｓｉ膜マスクが残留してｐｎ接合端部を覆った状態が持続するようにする。ａ−Ｓｉ膜マスクがｐｎ接合端を常に覆い、ｐｎ接合が外部に露出する時がない。その後でｐ電極をｐ領域の上に、ｎ電極をｎ−ＩｎＰ基板の裏に設ける。フッ酸はＨＦであらわされＳｉＯ２を腐食できる強い酸である。バッファードフッ酸というのは、ふっ化アンモニウムを加えて作用を軽減した緩衝作用のあるフッ酸のことである。ふっ化アンモニウムとの混合比率は変更できる。たとえば、ＨＦ：ＮＨ４Ｆ：Ｈ２Ｏ＝１：１０：３０という比率のものを使うことができる。ふっ化アンモニウムの率によってエッチング作用が減殺されるからエッチングレートをフッ酸のばあいより小さくすることができる。
本発明はＺｎ拡散のマスクとしてａ−Ｓｉを上層に使う。これはフッ酸エッチングに対して強い耐性をもつ。フッ酸によって溶けない物質である。本発明はマスクとしてａ−Ｓｉを用いるので、固相拡散した後、ＺｎＯ膜をフッ酸(又はバッファードフッ酸)で除去したときａ−Ｓｉマスクは残り、ｐｎ接合端が露出する瞬間がなくｐｎ接合が劣化しない。ｐｎ接合が堅牢であるから、受光素子として用いた場合に高い逆バイアスを掛けることができる。逆バイアスを掛けても漏れ電流が少ない。ａ−Ｓｉマスクを保護層として利用できるから、再び保護層を設ける必要がない。
Ｓｉ多結晶もフッ酸に対する耐性をもつがａ−Ｓｉの方が等方性、造形性が良くてプラズマＣＶＤ法によって薄くて堅牢な膜とすることができる。Ｚｎ拡散に対する阻止能もａ−Ｓｉの方が多結晶Ｓｉよりも優れている。窓をあけるためにはじめにａ―Ｓｉ膜を一部エッチングしなくてはならない。フッ酸では穴が開かないから、フッ酸と硝酸の混酸をもちいてマスクを生成する。
固相拡散でＺｎを拡散できｐｎ接合が保護され漏れ電流の低い素子とすることができるということの他に、気相拡散の閉管法に比べて大型のウエハに向いているという長所がある。３インチ（７５ｍｍ）φ、４インチφのＩｎＰウエハがこれからのＩｎＰウエハの中心になる傾向にあり、そのような大型ウエハの場合は気相拡散のための閉管法が難しくなるが本発明は閉管を用いない。ガスの流通経路をもつ装置で固相拡散できる。本発明は大型ウエハに向いたＺｎ拡散法を与えることができる。
固相拡散は固体ＺｎＯが拡散源となるから拡散厚みの制御が気相拡散の場合よりも厳密に行える。ｐｎ接合（ｐ＝ｎ）をより明確に形成できるし、より薄いｐ領域を形成することもできる。ＩｎＧａＡｓ受光層が薄い場合でも的確にその内部の任意の箇所へ正確にｐｎ接合を生成できる。
ａ−Ｓｉはフッ酸で溶けないからＺｎＯ薄膜をフッ酸で除去してもａ−Ｓｉは残留しｐｎ接合を保護している。結晶Ｓｉでなくａ−Ｓｉであるから１００ｎｍ程度（５０ｎｍ〜３００ｎｍ）の薄い薄膜をプラズマＣＶＤなどで形成するのは容易である。上層がａ―Ｓｉで、下層はＳｉＮ、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ、などいくつかの選択肢がある。下層と上層を同じ装置内で真空を破ることなく連続成膜するのがもっともよい。たとえばＳｉＯ２をプラズマＣＶＤ法でつけて、ＳｉＮをやはりプラズマＣＶＤで付けるというようにする。真空を破らず連続成膜すると下層と上層の間が汚染されず密着性がよい。もちろん下層をＣＶＤ、蒸着、スパッタリングで付けて、いったん試料を装置外に出し、ａ―ＳｉをプラズマＣＶＤでつけるという非連続製膜をすることも可能である。
ａ−ＳｉとＳｉＮを組み合わせたものが最も良い。ＳｉＮはＺｎの気相拡散の時もマスクに使うものである。ＳｉＮはＺｎを遮断する作用に秀でている。ａ−ＳｉはＺｎ拡散を抑制する作用が弱いので、Ｚｎ拡散抑止力に富むＳｉＮと組み合わせるとフッ酸耐性＋Ｚｎ拡散抑止の作用を兼ね備えることになる。
ａ−ＳｉとＳｉＯ２の組み合わせも優れている。ＳｉＯ２はフッ酸で溶けるがａ−Ｓｉで被覆するからフッ酸の作用を受けない。ＳｉＯ２もやはりＺｎの拡散を防ぐことができる。
ただしａ−ＳｉもＳｉＯ２も近赤外光を通すからｐ電極の周辺部のマスクとしたとき近赤外光のノイズが周辺部から入る可能性がある。その場合は、ｐ電極を周辺部全面に形成してノイズがｐ側から入るのを遮断できる。
二層の組み合わせマスクとしては、ａ―Ｓｉ＋ＳｉＯＮ、ａ−Ｓｉ＋ＡｌＮ、ａ−Ｓｉ＋Ａｌ２Ｏ３というようなものも可能である。いずれもａ−Ｓｉが表層にあるからフッ酸による腐食作用を受けない。またＺｎの拡散を防止できる。
［実施例１（ａ−Ｓｉ／ＳｉＮ：図１〜図７）］
図１はＩｎＰエピウエハにａ−Ｓｉ（アモルファスシリコン）を表面にもち、ａ−ＳｉとＳｉＮからなる２層マスク層を形成したものの一素子分の断面図である。ｎ−ＩｎＰ基板１の上にｎ−ＩｎＰバッファ層２、ＩｎＧａＡｓ受光層３、ｎ−ＩｎＰ窓層４がエピタキシャル成長してある。それがエピタキシャルウエハである。
ＩｎＰ基板部分の厚さは２００μｍ〜４００μｍ程度、ＩｎＰバッファ層の厚みは０．３μｍ〜２．２μｍ程度、ＩｎＧａＡｓ受光層は２．５μｍ〜４μｍ程度、ＩｎＰ窓層は１〜２．５μｍ程度である。それは図１１に示したものである。
その上に、拡散マスク層として、ＳｉＮ層６とａ−Ｓｉ層７がＰＣＶＤ法（プラズマＣＶＤ法）によって形成される。ＳｉＮ薄膜はＺｎ拡散を防ぐマスクとして気相拡散でも用いられる材料であり、固相拡散でもこれが用いられる。その上にａ−Ｓｉを付けたのが本発明の新工夫である。
この例では、ＳｉＮ層は１００ｎｍ、ａ−Ｓｉ層も１００ｎｍの厚みをもつ。ａ−Ｓｉ層は５０ｎｍ〜３００ｎｍであれば良い。ａ−Ｓｉはフッ酸によって溶けない。そのために最上層をａ−Ｓｉとしている。
本発明の新規な着想はそこにある。５０ｎｍより薄いと膜厚ばらつきもあるのでフッ酸の腐食作用に耐えない可能性がある。３００ｎｍより厚いと下地との密着性が悪くなることもある。
ＳｉＮ層の厚みは５０ｎｍ〜３００ｎｍの程度である。これも厚すぎるとエピタキシャル層との密着性が劣る。それで３００ｎｍより浅くしなければならない。
リソグラフィによって、ｐ領域５にするべき部分に該当するａ−Ｓｉ層７、ＳｉＮ層６に窓を開ける。レジストをエピタキシャルウエハの全面に塗布し、マスクを通して水銀ランプで露光し、現像して一部のレジストを除去し一部のレジストを残すようにする。その上からフッ酸＋硝酸よりなるエッチング液を用いてマスク（ａ−Ｓｉ／ＳｉＮ）をエッチングする。フッ酸はＳｉＮを溶かすことができるがａ−Ｓｉを溶かすことができない。フッ酸単独ではａ−Ｓｉに窓を開けることができない。そこでフッ酸と硝酸よりなる混酸を用いる。それはａ−Ｓｉをも溶かすことができる。ＳｉＮはフッ酸だけでも溶けるのでａ−Ｓｉ／ＳｉＮ膜のレジスト開口部の部分に窓が開けられる。レジストを除去すると開口部のある拡散マスクが得られる。
それを示すのが図２である。素子の中央部分は開口部１０になっていてｎ−ＩｎＰ窓層４が外部に露呈している。開口部の直径は５０μｍ〜２００μｍの程度である。素子の一辺はこの例では３９０μｍである。
素子の周辺部はａ−Ｓｉ／ＳｉＮ膜が残留し周辺部を覆う被覆部１９となっている。そのようにＩｎＰウエハの表面には、被覆部１９に離散的に開口部１０（ＩｎＰ窓層）が並ぶようなものになる。
マスク（被覆部１９）／ＩｎＰ層（開口部１０）の上に、ＺｎＯ薄膜８をスパッタリングによって付ける。ＺｎＯ薄膜８の厚みはここでは１００ｎｍである。拡散量によって厚みを変えるようにする。３０ｎｍ〜３００ｎｍ程度である。
ＺｎＯ薄膜８はＺｎの固相拡散源である。Ｚｎを拡散するのだからＺｎの単体、化合物であれば良いはずであるが、Ｚｎ単体ではうまくＩｎＰ中へ拡散しない。最適の固体拡散源はＺｎＯである。ＺｎＯは酸化物であって高温でも堅牢であるしＩｎＰとの密着性も良い。塩化物（ＺｎＣｌ２）は加熱すると蒸発してしまう。ＺｎＳ、ＺｎＳｅも高温に耐えるＺｎの化合物であるが、ＳやＳｅ（セレン）はＩｎＰ中へ入るとｎ型不純物となりドナーを形成しアクセプタを補償する可能性があるのでｐ型領域の形成には不向きである。ＺｎＯの場合、酸素はＩｎＰ中へ入って行かずＺｎだけ入るのでｐ型を形成することができる。
続いてＳｉＯ２薄膜９をスパッタリングによってＺｎＯ薄膜８の上に被覆形成する。これはＺｎＯ膜からＺｎが上方へ放出されるのを防ぐ抑え膜である。これも一例では１００ｎｍ程度であるが、３０ｎｍ〜３００ｎｍであっても良い。そのように、ＺｎＯ薄膜、ＳｉＯ２薄膜を形成したものの断面図を図３に示す。
そのような層構造のウエハを４８０℃〜５４０℃に加熱してＺｎをＺｎＯからＩｎＰ窓層へ熱拡散させる。拡散の時間は３０分程度である。
図４にそれを示す。Ｚｎ原子は濃度の差によってＩｎＰ窓層４、ＩｎＧａＡｓ受光層３へ侵入する。Ｚｎ拡散層の厚さは１．９μｍ〜２．２μｍ程度である。ＳｉＮ６マスクの下へも回り込む。ｐｎ接合２０が受光層３の半ばにくるまでＺｎ拡散をする。ｐｎ接合は水平部分２０だけでなくＳｉＮマスク下で側壁２２を持つ。またＳｉＮマスク下にｐｎ接合端２３がある。
所定の深さまで拡散が進むと加熱を停止して冷却する。そのあとＳｉＯ２薄膜９とＺｎＯ薄膜８をフッ酸でエッチングする。フッ酸はＳｉＯ２、ＺｎＯ、ＳｉＮを溶解できるが、ＳｉＮはａ−Ｓｉで覆われているからＳｉＮは溶けない。フッ酸はＳｉＯ２とＺｎＯの２層を溶かして除去する。それが図５に示すものである。ＩｎＰ窓層の中央部はｐ型ＩｎＰ層になっている。ＩｎＧａＡｓの中央部はｐ−ＩｎＧａＡｓ層となっている。ｐｎ接合端２３はＳｉＮマスク６の下にあって保護されている。ｐｎ接合端２３が外部に露出することが一度もない。それが本発明の狙いとするところである。ｐｎ接合端２３が保護され、そこから劣化することがないし転位や欠陥が入るということもない。ｐｎ接合が護られる。
本発明の手法は、上面入射型にも裏面入射型の受光素子にも適用できる。
図６は、上面入射型の受光素子としたものである。ｐ領域５の上にｐ電極３０を付ける。開口部には反射防止膜４０を形成する。ｎ−ＩｎＰ基板１の裏面にはｎ電極５０を設ける。信号光は上面の反射防止膜４０を通りｐ領域の側から入射する。ｐ側の保護膜はａ−Ｓｉ／ＳｉＮの二層膜となっている。
図７は、裏面入射型の受光素子としたものである。ｐ領域５の上に一様にｐ電極３２を付ける。ｎ−ＩｎＰ基板１の裏面にはリング状のｎ電極５２を設ける。裏面の開口部には反射防止膜４２を形成する。信号光は裏面の反射防止膜４２を通りｎ領域の側から入射する。ｐ側の保護膜はａ−Ｓｉ／ＳｉＮの二層膜となっている。
［実施例２（ａ―Ｓｉ／ＳｉＯ２：図８〜図９）］
フッ酸に耐性をもつ拡散抑止マスクを用いるというのが本発明の骨子である。上層にａ―Ｓｉを持ち下層にＺｎ拡散を抑止する作用のある薄膜を用いればよい。ここではａ―Ｓｉ／ＳｉＯ２の二重膜のものを説明する。
図８はＩｎＰエピウエ−ハに、ａ―Ｓｉ薄膜７とＳｉＯ２薄膜３７からなる2層マスクを形成し、マスクをつけフッ酸+硝酸の混酸で素子中央部をエッチングしたものの一素子分の断面図である。ａ―Ｓｉはフッ酸だけでは溶けず、フッ酸と硝酸の混酸でないと溶けない。
拡散マスク層として、ＳｉＯ２薄膜３７とａ―Ｓｉ層７がＰＣＶＤ法(プラズマＣＶＤ)によって形成されている。ＳｉＯ２薄膜はＺｎＯ拡散を抑止することができる。ａ―Ｓｉはフッ酸では溶けずＺｎＯをエッチングするときにａ―Ｓｉ・ＳｉＯ２マスクは取れない。だからａ―Ｓｉ／ＳｉＯ２膜をＺｎ拡散防止膜として使うことができる。
ａ−Ｓｉ、ＳｉＯ２は近赤外光に対し透明だからノイズ光を抑止できない。素子の周辺部からノイズ光が入る恐れのない場合は一部を被覆するｐ電極を設けるだけでよい。周辺ノイズ光が受光素子へ入るおそれのある場合は、ｐ電極を周辺部に広がるものとする。広いｐ電極３３を設けると周辺入射のノイズを防ぐことができる。それを図９に示す。ｐ電極３３が素子端部まで伸びているから周辺部上面からノイズ光が入る恐れがない。
［［実施例３（ａ―Ｓｉ／ＳｉＯＮ：図１０）］
フッ酸に耐性をもつ拡散抑止マスクを用いるというのが本発明の提案である。上層にａ―Ｓｉを持ち下層にＺｎ拡散を抑止する作用のある薄膜を用いればよい。下層は他にも適当な材料がある。ここではａ―Ｓｉ／ＳｉＯＮの二重膜のものを説明する。図１０はＩｎＰエピウエ−ハに、ａ―Ｓｉ薄膜７（上層）とＳｉＯＮ薄膜３９(下層)からなる2層マスクを形成し、マスクをつけフッ酸+硝酸の混酸で素子中央部をエッチングしたものの一素子分の断面図である。ａ―Ｓｉはフッ酸だけでは溶けず、フッ酸と硝酸の混酸でないと溶けない。
拡散マスク層として、ＳｉＯＮ薄膜３９とａ―Ｓｉ層７がＰＣＶＤ法(プラズマＣＶＤ)によって形成されている。ＳｉＯＮ薄膜もＺｎＯ拡散を抑止することができる。ａ―Ｓｉはフッ酸（バッファードフッ酸を含む）では溶けずＺｎＯをエッチングするときにａ―Ｓｉ・ＳｉＯＮマスクは取れない。しかもＳｉＯＮはＺｎ拡散を防ぐことができる。だからａ―Ｓｉ／ＳｉＯＮ膜をＺｎ拡散防止膜として使うことができる。
ＩｎＰウエハが従来の２インチウエハから、３インチ、４インチウエハに大型化すると閉管法によりＺｎ気相拡散の実施が難しくなる。大型石英管を作って真空に引きＺｎを拡散させる作業が難しくなるし、大型の石英管が必要になるが石英管は割ってしまい繰り返し使用できないのでコストの点でも問題である。本発明は石英管を割ってしまう必要がない固相拡散法であるから、コストの点で有利である。装置を大型化するのが容易であるから、その点でも優れている。ＺｎＯ拡散源をエッチング除去するとき同時にマスクが消失するということがなくマスクが常にｐｎ接合端を保護するからｐｎ接合端に欠陥が生ずるということもない。漏れ電流や暗電流の少ない受光素子を作製することができる。またｐｎ接合の厚み制御がより容易でより薄いｐ領域をも容易に作ることができる。
本発明の実施例にかかるＺｎ固相拡散方法において、ｎ−ＩｎＰ基板、ｎ−ＩｎＰバッファ層、ｎ−−ＩｎＧａＡｓ受光層、ｎ−ＩｎＰ窓層よりなるＩｎＰエピウエハの上に、ＳｉＮ薄膜とａ−Ｓｉ薄膜をＰＣＶＤ法によって形成した状態を示す一素子分の断面図。
本発明の実施例にかかるＺｎ固相拡散方法において、ＩｎＰエピウエハの上に、ＳｉＮ薄膜とａ−Ｓｉ薄膜をＰＣＶＤ法によって形成し、レジストでマスクし、フッ酸と硝酸の混酸によって選択エッチングし、素子の中央部においてＳｉＮ薄膜とａ−Ｓｉ薄膜の一部を除去した状態を示す一素子分の断面図。
本発明の実施例にかかるＺｎ固相拡散方法において、ＩｎＰエピウエハの上に、ＳｉＮ薄膜とａ−Ｓｉ薄膜をＰＣＶＤ法によって形成し、レジストでマスクし、フッ酸と硝酸の混酸によって選択エッチングし、素子の中央部においてＳｉＮ薄膜とａ−Ｓｉ薄膜の一部を除去し、その上にＺｎ源であるＺｎＯ膜とＺｎの上部への逃げを防ぐための抑え膜であるＳｉＯ２膜を形成した状態を示す一素子分の断面図。
本発明の実施例にかかるＺｎ固相拡散方法において、ＩｎＰエピウエハの上に、ＳｉＮ薄膜とａ−Ｓｉ薄膜をＰＣＶＤ法によって形成し、レジストでマスクし、フッ酸と硝酸の混酸によって選択エッチングし、素子の中央部においてＳｉＮ薄膜とａ−Ｓｉ薄膜の一部を除去し、その上にＺｎ源であるＺｎＯ膜とＺｎの上部への逃げを防ぐための抑え膜であるＳｉＯ２膜を形成し、加熱してＺｎＯからＺｎを熱拡散しＩｎＰ窓層、ＩｎＧａＡｓ受光層の一部にｐ領域を形成した状態を示す一素子分の断面図。
本発明の実施例にかかるＺｎ固相拡散方法において、ＩｎＰエピウエハの上に、ＳｉＮ薄膜とａ−Ｓｉ薄膜をＰＣＶＤ法によって形成し、レジストでマスクし、フッ酸と硝酸の混酸によって選択エッチングし、素子の中央部においてＳｉＮ薄膜とａ−Ｓｉ薄膜の一部を除去し、その上にＺｎ源であるＺｎＯ膜とＺｎの上部への逃げを防ぐための抑え膜であるＳｉＯ２膜を形成し、加熱してＺｎＯからＺｎを熱拡散しＩｎＰ窓層、ＩｎＧａＡｓ受光層の一部にｐ領域を形成し、フッ酸エッチングによって、ＳｉＯ２膜とＺｎＯ膜を除去しｐ領域が露呈した状態を示す一素子分の断面図。ｐｎ接合の端はＳｉＮ膜で被覆されている。
ＩｎＰエピウエハの上に、ＳｉＮ薄膜とａ−Ｓｉ薄膜をＰＣＶＤ法によって形成し、レジストでマスクし、フッ酸と硝酸の混酸によって選択エッチングし、素子の中央部においてＳｉＮ薄膜とａ−Ｓｉ薄膜の一部を除去し、その上にＺｎ源であるＺｎＯ膜とＺｎの上部への逃げを防ぐための抑え膜であるＳｉＯ２膜を形成し、加熱してＺｎＯからＺｎを熱拡散しＩｎＰ窓層、ＩｎＧａＡｓ受光層の一部にｐ領域を形成し、フッ酸エッチングによって、ＳｉＯ２膜とＺｎＯ膜を除去し、ｐ領域の上に開口部をもつｐ電極と反射防止膜を形成し、ｎ−ＩｎＰ基板の底面にｎ電極を形成した本発明の実施例にかかるＺｎ固相拡散方法を用いて作製した上面入射型受光素子の断面図。
ＩｎＰエピウエハの上に、ＳｉＮ薄膜とａ−Ｓｉ薄膜をＰＣＶＤ法によって形成し、レジストでマスクし、フッ酸と硝酸の混酸によって選択エッチングし、素子の中央部においてＳｉＮ薄膜とａ−Ｓｉ薄膜の一部を除去し、その上にＺｎ源であるＺｎＯ膜とＺｎの上部への逃げを防ぐための抑え膜であるＳｉＯ２膜を形成し、加熱してＺｎＯからＺｎを熱拡散しＩｎＰ窓層、ＩｎＧａＡｓ受光層の一部にｐ領域を形成し、フッ酸エッチングによって、ＳｉＯ２膜とＺｎＯ膜を除去し、ｐ領域の上全面に盲のｐ電極を形成し、ｎ−ＩｎＰ基板の底面に開口部をもつｎ電極を形成し開口部に反射防止膜を設けた本発明の実施例にかかるＺｎ固相拡散方法を用いて作製した裏面入射型受光素子の断面図。
本発明の他の実施例にかかるＺｎ固相拡散方法であって、ＩｎＰエピウエハの上に、ＳｉＯ２薄膜とａ−Ｓｉ薄膜をＰＣＶＤ法によって形成し、レジストでマスクし、フッ酸と硝酸の混酸によって選択エッチングし、素子の中央部においてＳｉＯ２薄膜とａ−Ｓｉ薄膜の一部を除去した状態を示す一素子分の断面図。
図８に示す本発明の他の実施例にかかるＺｎ固相拡散方法であって、ＩｎＰエピウエハの上に、ＳｉＯ２薄膜とａ−Ｓｉ薄膜をＰＣＶＤ法によって形成し、レジストでマスクし、フッ酸と硝酸の混酸によって選択エッチングし、素子の中央部においてＳｉＯ２薄膜とａ−Ｓｉ薄膜の一部を除去し、ＺｎＯ薄膜、ＳｉＯ２膜を付けＺｎを熱拡散し、ＺｎＯ薄膜、ＳｉＯ２薄膜を除去したあと中央に開口部をもち素子の周辺部全体を覆うｐ電極とｎ−ＩｎＰ基板裏面にｎ電極を設けた上面入射型受光素子の断面図。
本発明のさらに他の実施例にかかるＺｎ固相拡散方法であって、ＩｎＰエピウエハの上に、ＳｉＯＮ薄膜とａ−Ｓｉ薄膜をＰＣＶＤ法によって形成し、レジストでマスクし、フッ酸と硝酸の混酸によって選択エッチングし、素子の中央部においてａ−Ｓｉ薄膜とＳｉＯＮ薄膜の一部を除去した状態を示す一素子分の断面図。
ｎ−ＩｎＰ基板の上に、ｎ−ＩｎＰバッファ層、ｎ−−ＩｎＧａＡｓ受光層、ｎ−ＩｎＰ窓層をエピタキシャル成長させたＩｎＰエピウエハの一素子分の断面図。
固相拡散法の従来例を説明するための、ｎ−ＩｎＰ基板、ｎ−ＩｎＰバッファ層、ｎ−−ＩｎＧａＡｓ受光層、ｎ−ＩｎＰ窓層よりなるＩｎＰエピウエハの上にＳｉＮ薄膜を形成したもの一素子分の断面図。
固相拡散法の従来例を説明するための、ＩｎＰエピウエハの上にＳｉＮ薄膜を形成し、素子の中央部に当たるＳｉＮ膜の一部をフッ酸によって選択的にエッチング除去したウエハの一素子分の断面図。
固相拡散法の従来例を説明するための、ＩｎＰエピウエハの上にＳｉＮ薄膜を形成し、素子の中央部に当たるＳｉＮ膜の一部をフッ酸によって選択的にエッチング除去し、その上にＺｎＯ薄膜とＳｉＯ２膜を形成した状態のウエハの一素子分の断面図。
固相拡散法の従来例を説明するための、ＩｎＰエピウエハの上にＳｉＮ薄膜を形成し、素子の中央部に当たるＳｉＮ膜の一部をフッ酸によって選択的にエッチング除去し、その上にＺｎＯ薄膜とＳｉＯ２膜を形成し、加熱してＺｎＯからＺｎをＩｎＰウエハの内部へ熱拡散し一部にｐ領域を形成した状態のウエハの一素子分の断面図。
固相拡散法の従来例を説明するための、ＩｎＰエピウエハの上にＳｉＮ薄膜を形成し、素子の中央部に当たるＳｉＮ膜の一部をフッ酸によって選択的にエッチング除去し、その上にＺｎＯ薄膜とＳｉＯ２膜を形成し、加熱してＺｎＯからＺｎをＩｎＰウエハの内部へ熱拡散し一部にｐ領域を形成したあと、ＳｉＯ２薄膜とＺｎＯ膜をフッ酸でエッチング除去しｐｎ接合の端が露呈した状態のウエハの一素子分の断面図。
固相拡散法の従来例を説明するための、ＩｎＰエピウエハの上にＳｉＮ薄膜を形成し、素子の中央部に当たるＳｉＮ膜の一部をフッ酸によって選択的にエッチング除去し、その上にＺｎＯ薄膜とＳｉＯ２膜を形成し、加熱してＺｎＯからＺｎをＩｎＰウエハの内部へ熱拡散し一部にｐ領域を形成したあと、ＳｉＯ２薄膜とＺｎＯ膜をフッ酸でエッチング除去し、ｐｎ接合の端を覆うようにＳｉＯ２膜を周辺部に形成した状態のウエハの一素子分の断面図。
符号の説明
１ ｎ−ＩｎＰ基板
２ ｎ−ＩｎＰバッファ層
３ ｎ−ＩｎＧａＡｓ受光層
４ ｎ−ＩｎＰ窓層
５ ｐ領域
６ ＳｉＮ薄膜
７ ａ−Ｓｉ薄膜
８ ＺｎＯ薄膜
９ ＳｉＯ２薄膜
１０ 開口部
１８ 被覆部
１９ 被覆部
２０ ｐｎ接合
２２ ｐｎ接合横壁（側壁）
２３ ｐｎ接合端
２６ マスク端部
２７ 欠陥
２９ マスク端部ずれ
３０ ｐ電極
３２ ｐ電極
３３ ｐ電極
３６ ＳｉＮ保護層
３７ ＳｉＯ２薄膜
４０ 反射防止膜
４２ 反射防止膜
５０ ｎ電極
５２ ｎ電極

Claims (12)

  1. ｎ型ＩｎＰ基板の上に少なくともｎ型ＩｎＧａＡｓ受光層あるいはｎ型ＩｎＧａＡｓＰ受光層をエピタキシャル成長させたエピタキシャルウエハに、受光層内にｐｎ接合を形成するためのｐ型不純物として亜鉛を選択拡散するため、ａ−Ｓｉを上層にもつ選択拡散マスクをエピタキシャルウエハの上に形成し、その上に亜鉛源としてのＺｎＯ薄膜を形成し、さらに亜鉛の上方への抜けを防ぐ抑え膜としてＳｉＯ２またはＳｉＮ膜を形成し、加熱してＺｎＯ薄膜の亜鉛を受光層へ至るまで固相拡散し、フッ酸またはバッファードフッ酸によって抑え膜とＺｎＯ薄膜を除去し、ａ−Ｓｉを上層にもつ選択拡散マスクは維持し、ａ−Ｓｉ薄膜を上層とする選択拡散マスクを保護膜として利用することを特徴とするＩｎＰ系受光素子の亜鉛固相拡散方法。
  2. 選択拡散マスクがａ−Ｓｉを上層とし、ＳｉＮを下層とする二層構造のマスクであることを特徴とする請求項１に記載のＩｎＰ系受光素子の亜鉛固相拡散方法。
  3. 選択拡散マスクがａ−Ｓｉを上層とし、ＳｉＯ２を下層とする二層構造のマスクであることを特徴とする請求項１に記載のＩｎＰ系受光素子の亜鉛固相拡散方法。
  4. 選択拡散マスクがａ−Ｓｉを上層とし、ＳｉＯＮを下層とする二構造のマスクであることを特徴とする請求項１に記載のＩｎＰ系受光素子の亜鉛固相拡散方法。
  5. ａ−Ｓｉを上層とする選択拡散マスクを製造するためのエッチング液がフッ酸と硝酸の混酸であることを特徴とする請求項１〜４に記載のＩｎＰ系受光素子の亜鉛固相拡散方法。
  6. ａ−Ｓｉを上層にもつ選択拡散マスクを、連続成膜することを特徴とする請求項１〜５のいずれかに記載のＩｎＰ系受光素子の亜鉛固相拡散方法。
  7. ｎ型ＩｎＰ基板と、その上にエピタキシャル成長したｎ型ＩｎＰバッファ層、ｎ−型ＩｎＧａＡｓまたはＩｎＧａＡｓＰ受光層と、ｎ型ＩｎＰ窓層と、窓層と受光層の中央部に亜鉛固相拡散によって形成されたｐ型領域と、受光層の中間部に生成されＩｎＰ窓層に端部をもつｐｎ接合と、ｐｎ接合端部とｎ型ＩｎＰ窓層の周辺部を覆うように設けられたａ−Ｓｉ／ＳｉＮの二層構造の保護層と、ｐ型領域に形成されたｐ電極と、ｎ型ＩｎＰ基板底面に形成されたｎ電極とよりなることを特徴とするＩｎＰ系受光素子。
  8. ｎ型ＩｎＰ基板と、その上にエピタキシャル成長したｎ型ＩｎＰバッファ層、ｎ−型ＩｎＧａＡｓまたはＩｎＧａＡｓＰ受光層と、ｎ型ＩｎＰ窓層と、窓層と受光層の中央部に亜鉛固相拡散によって形成されたｐ型領域と、受光層の中間部に生成されＩｎＰ窓層に端部をもつｐｎ接合と、ｐｎ接合端部とｎ型ＩｎＰ窓層の周辺部を覆うように設けられたａ−Ｓｉ／ＳｉＯ２の二層構造の保護層と、ｐ型領域に形成されたｐ電極と、ｎ型ＩｎＰ基板底面に形成されたｎ電極とよりなることを特徴とするＩｎＰ系受光素子。
  9. ｎ型ＩｎＰ基板と、その上にエピタキシャル成長したｎ型ＩｎＰバッファ層、ｎ−型ＩｎＧａＡｓまたはＩｎＧａＡｓＰ受光層と、受光層の中央部に亜鉛固相拡散によって形成されたｐ型領域と、受光層の中間部に生成されＩｎＰ窓層に端部をもつｐｎ接合と、ｐｎ接合端部とｎ−型ＩｎＧａＡｓまたはＩｎＧａＡｓＰ受光層の周辺部を覆うように設けられたａ−Ｓｉ／ＳｉＮの二層構造の保護層と、ｐ型領域に形成されたｐ電極と、ｎ型ＩｎＰ基板底面に形成されたｎ電極とよりなることを特徴とするＩｎＰ系受光素子。
  10. ｎ型ＩｎＰ基板と、その上にエピタキシャル成長したｎ型ＩｎＰバッファ層、ｎ−型ＩｎＧａＡｓ又はＩｎＧａＡｓＰ受光層と、受光層の中央部に亜鉛固相拡散によって形成されたｐ型領域と、受光層の中間部に生成されＩｎＰ窓層に端部をもつｐｎ接合と、ｐｎ接合端部とｎ−型ＩｎＧａＡｓまたはＩｎＧａＡｓＰ受光層の周辺部を覆うように設けられたａ−Ｓｉ／ＳｉＯ２の二層構造の保護層と、ｐ型領域に形成されたｐ電極と、ｎ型ＩｎＰ基板底面に形成されたｎ電極とよりなることを特徴とするＩｎＰ系受光素子。
  11. ｎ型ＩｎＰ基板と、その上にエピタキシャル成長したｎ型ＩｎＰバッファ層、ｎ−型ＩｎＧａＡｓまたはＩｎＧａＡｓＰ受光層と、ｎ−ＩｎＰ窓層と、窓層と受光層の中央部に亜鉛固相拡散によって形成されたｐ型領域と、受光層の中間部に生成されＩｎＰ窓層に端部をもつｐｎ接合と、ｐｎ接合端部とｎ型ＩｎＰ窓層の周辺部を覆うように設けられたａ−Ｓｉ／ＳｉＯＮの二層構造の保護層と、ｐ型領域に形成されたｐ電極と、ｎ型ＩｎＰ基板底面に形成されたｎ電極とよりなることを特徴とするＩｎＰ系受光素子。
  12. ｎ型ＩｎＰ基板と、その上にエピタキシャル成長したｎ型ＩｎＰバッファ層、ｎ−型ＩｎＧａＡｓまたはＩｎＧａＡｓＰ受光層と、受光層の中央部に亜鉛固相拡散によって形成されたｐ型領域と、受光層の中間部に生成されＩｎＰ窓層に端部をもつｐｎ接合と、ｐｎ接合端部とｎ−型ＩｎＧａＡｓまたはＩｎＧａＡｓＰ受光層の周辺部を覆うように設けられたａ−Ｓｉ／ＳｉＯＮの二層構造の保護層と、ｐ型領域に形成されたｐ電極と、ｎ型ＩｎＰ基板底面に形成されたｎ電極とよりなることを特徴とするＩｎＰ系受光素子。
JP2004331352A 2004-11-16 2004-11-16 ＩｎＰ系受光素子の亜鉛固相拡散方法とＩｎＰ系受光素子 Active JP4103885B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004331352A JP4103885B2 (ja) 2004-11-16 2004-11-16 ＩｎＰ系受光素子の亜鉛固相拡散方法とＩｎＰ系受光素子
US11/270,579 US7282428B2 (en) 2004-11-16 2005-11-10 Method for solid phase diffusion of zinc into an InP-based photodiode and an InP photodiode made with the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331352A JP4103885B2 (ja) 2004-11-16 2004-11-16 ＩｎＰ系受光素子の亜鉛固相拡散方法とＩｎＰ系受光素子

Publications (2)

Publication Number Publication Date
JP2006147604A true JP2006147604A (ja) 2006-06-08
JP4103885B2 JP4103885B2 (ja) 2008-06-18

Family

ID=36386930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331352A Active JP4103885B2 (ja) 2004-11-16 2004-11-16 ＩｎＰ系受光素子の亜鉛固相拡散方法とＩｎＰ系受光素子

Country Status (2)

Country Link
US (1) US7282428B2 (ja)
JP (1) JP4103885B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023233721A1 (ja) * 2022-06-03 2023-12-07 浜松ホトニクス株式会社 半導体受光素子

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013015A (ja) * 2005-07-04 2007-01-18 Sumitomo Electric Ind Ltd 半導体受光素子
US7807556B2 (en) * 2006-12-05 2010-10-05 General Electric Company Method for doping impurities
US8008688B2 (en) * 2008-04-01 2011-08-30 Jds Uniphase Corporation Photodiode and method of fabrication
US8058159B2 (en) * 2008-08-27 2011-11-15 General Electric Company Method of making low work function component
US8030188B2 (en) * 2008-12-05 2011-10-04 Electronics And Telecommunications Research Institute Methods of forming a compound semiconductor device including a diffusion region
US8598673B2 (en) * 2010-08-23 2013-12-03 Discovery Semiconductors, Inc. Low-noise large-area photoreceivers with low capacitance photodiodes
FR2977982B1 (fr) * 2011-07-11 2014-06-20 New Imaging Technologies Sas Matrice de photodiodes ingaas
FR2981090B1 (fr) * 2011-10-10 2014-03-14 Commissariat Energie Atomique Procede de preparation d'oxyde de zinc zno de type p ou de znmgo de type p.
US9324813B2 (en) * 2014-09-30 2016-04-26 International Business Machines Corporation Doped zinc oxide as N+ layer for semiconductor devices
US10546971B2 (en) * 2018-01-10 2020-01-28 International Business Machines Corporation Photodetector having a tunable junction region doping profile configured to improve contact resistance performance
US10297708B1 (en) 2018-01-25 2019-05-21 The United States Of America, As Represented By The Secretary Of The Air Force Surface passivation for PhotoDetector applications
CN108493260A (zh) * 2018-04-04 2018-09-04 西安电子科技大学 高K/ZnO/低In组分InGaAs的MOS电容及制备方法
RU2686523C1 (ru) * 2018-07-05 2019-04-29 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Способ легирования цинком подложек или слоев фосфида индия
WO2020202557A1 (ja) * 2019-04-05 2020-10-08 三菱電機株式会社 半導体受光素子及び半導体受光素子製造方法
CN110323284A (zh) * 2019-04-08 2019-10-11 武汉光谷量子技术有限公司 雪崩光电二极管及其制作方法
CN110534564B (zh) * 2019-08-30 2023-08-04 中国振华集团永光电子有限公司（国营第八七三厂） 一种二极管芯片多层金属化层的制作方法
US11251219B2 (en) * 2020-03-10 2022-02-15 Sensors Unlimited, Inc. Low capacitance photo detectors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
US5116781A (en) * 1990-08-17 1992-05-26 Eastman Kodak Company Zinc diffusion process
JPH05234927A (ja) 1992-02-20 1993-09-10 Mitsubishi Electric Corp 半導体デバイスの固相拡散による拡散領域の形成方法
JP3545105B2 (ja) 1995-08-09 2004-07-21 三菱電機株式会社 半導体装置の製造方法
JP2865089B2 (ja) * 1996-12-26 1999-03-08 日本電気株式会社 重合せ精度測定用マーク及びその製造方法
JP4401036B2 (ja) 2001-04-02 2010-01-20 Ｎｅｃエレクトロニクス株式会社 フォトダイオードの製造方法
JP3945303B2 (ja) * 2002-04-19 2007-07-18 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023233721A1 (ja) * 2022-06-03 2023-12-07 浜松ホトニクス株式会社 半導体受光素子

Also Published As

Publication number Publication date
US7282428B2 (en) 2007-10-16
JP4103885B2 (ja) 2008-06-18
US20060105554A1 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
US7282428B2 (en) Method for solid phase diffusion of zinc into an InP-based photodiode and an InP photodiode made with the method
US7180148B2 (en) Optical system with a high germanium concentration silicon germanium alloy including a graded buffer layer
US4656494A (en) Avalanche multiplication photodiode having a buried structure
US5144381A (en) Semiconductor light detector utilizing an avalanche effect and having an improved guard ring structure
EP0053513B1 (en) Avalanche photodiodes
US6791257B1 (en) Photoelectric conversion functional element and production method thereof
JP5417694B2 (ja) 半導体素子およびエピタキシャルウエハの製造方法
KR920003304B1 (ko) 반도체 광검출기의 제조 공정
JP2005260118A (ja) 受光素子およびその製造方法
KR100422294B1 (ko) Ｃｄ/Ｈｇ 분위기에서 열처리에 의한 ＨｇＣｄＴｅ 접합다이오드의 패시배이션 방법
KR20040032026A (ko) 애벌란치 포토다이오드 및 그 제조 방법
KR100790020B1 (ko) 아발란치 광검출기 제조 공정에서 이용되는 확산방법
JP4401036B2 (ja) フォトダイオードの製造方法
JPH0758309A (ja) 光電子集積回路
KR100525169B1 (ko) ＨｇＣｄＴｅ 광다이오드 제조방법
JP2006237424A (ja) フォトダイオードの作製方法
JPH09232603A (ja) 赤外線検出器の製造方法
JP5061971B2 (ja) 半導体受光素子を製造する方法
JPS59103385A (ja) 半導体装置
JPH0410233B2 (ja)
JP2021077805A (ja) 受光素子とその製造方法
JPH09260717A (ja) フォトダイオードの製造方法
JP2000223733A (ja) 赤外線フォトダイオード及びその製造方法
JP2003234495A (ja) 半導体受光素子、および半導体受光素子を製造する方法
JPS6222474B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080317

R150 Certificate of patent or registration of utility model

Ref document number: 4103885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250