JP5417694B2 - 半導体素子およびエピタキシャルウエハの製造方法 - Google Patents

半導体素子およびエピタキシャルウエハの製造方法 Download PDF

Info

Publication number
JP5417694B2
JP5417694B2 JP2007227648A JP2007227648A JP5417694B2 JP 5417694 B2 JP5417694 B2 JP 5417694B2 JP 2007227648 A JP2007227648 A JP 2007227648A JP 2007227648 A JP2007227648 A JP 2007227648A JP 5417694 B2 JP5417694 B2 JP 5417694B2
Authority
JP
Japan
Prior art keywords
layer
hydrogen concentration
growth
hydrogen
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007227648A
Other languages
English (en)
Other versions
JP2009060008A (ja
Inventor
広平 三浦
康博 猪口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007227648A priority Critical patent/JP5417694B2/ja
Priority to US12/202,460 priority patent/US20090057721A1/en
Publication of JP2009060008A publication Critical patent/JP2009060008A/ja
Application granted granted Critical
Publication of JP5417694B2 publication Critical patent/JP5417694B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02392Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02463Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02549Antimonides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Light Receiving Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、半導体素子およびエピタキシャルウエハ製造方法に関し、より具体的には、N含有InGaAs系結晶層を備える半導体素子およびエピタキシャルウエハ製造方法に関するものである。
GaAs基板上にOMVPE法で成長された、In組成35%以下のGaInNAsおよびGaNAsにおいて、高濃度の水素が混入し、結晶の品質を低下させることが知られている。このため、GaAs基板上にOMVPE法で上記半導体層を成長させた後に、脱水素の熱処理を施し、水素濃度を低減する方法が提案されている(特許文献1)。この方法によれば、上記半導体層を含むGaAs基板を800℃以上1100℃以下に加熱することにより、半導体層内の水素濃度を5×1018個/cm以下にすることができる。また、上記半導体層内の水素濃度を低減するわけではないが、500℃以上800℃未満に加熱することにより、半導体層内の水素不純物と窒素との結合を切断することができる、との開示がなされている。
特開平11−274083号公報
InP基板上に成長させたGaInNAs層は、近赤外域に対応するバンドギャップを持つことから、生体関係の各種測定、通信等に用いるために、結晶性等に関する基礎から各種センサ等の応用まで幅広く開発研究が進行している。近赤外域の光を感度良く受光するためには、GaInNAsは良好な結晶性を持つことが重要であり、とくに近赤外域用フォトダイオードに用いる場合、暗電流等を抑制する上で、キャリア密度の低い高純度のGaInNAs結晶を得ることが重要である。水素が、GaInNAsに混入すると、ドナーの役割を果たす欠陥が形成され、格子欠陥密度が増大し結晶性が低下するので、水素濃度を低減する必要がある。
上記特許文献1に開示された方法に忠実に従う場合、GaInNAs中の水素を低減するために、800℃以上1100℃以下に加熱する必要がある。しかしながら、InP基板等のPを含む化合物半導体は、上記のような高温に加熱されると脱リン現象が生じ、これらを含む半導体素子は正常な機能を営むことができなくなる。脱リン以外にも、不都合なことが生じ、フォトダイオード等の半導体素子を形成することが困難となる。InPに格子整合するGaInNAsは、近赤外光だけでなく、近赤外域から可視域まで連続して受光感度を有し、大きな可能性を持つため、水素濃度を減らしながら、フォトダイオードなど半導体積層構造を容易に得ることができる製造方法の開発が望まれている。
本発明は、水素濃度を減らしながら、半導体素子およびエピタキシャルウエハを容易に得ることができる製造方法提供することを目的とする。
本発明の半導体素子またはエピタキシャルウエハの製造方法は、化合物半導体の積層構造を含む半導体素子の製造方法である。この製造方法では、InP基板上にバッファ層を形成する工程と、バッファ層上にGa1−xInAs1−y−zSb層(0.4≦x≦0.8、0<y≦0.1、0≦z≦0.1)またはGa1−xInAs1−y−z層(0.4≦x≦0.8、0<y≦0.1、0≦z≦0.1)からなる受光層をMBE(Molecular Beam Epitaxy)法でエピタキシャル成長させ、その後、600℃以上800℃未満の熱処理を施す。そして、MBE法による受光層のエピタキシャル成長工程では、受光層の成長開始から厚み0.5μm以下の厚み範囲の成長初期の間、エピタキシャル成長室から真空排気しながら、(A1)窒素プラズマセルを含む各構成元素のセルのシャッタを協働して開閉させることによって成長速度を小さくすることで、成長初期に存在した水素の混入を成長初期の厚み0.5μm以下の厚み範囲に限定して山形のピークの水素濃度分布をもつ水素高濃度層を形成しかつ該水素高濃度層より後に成長された受光層における水素濃度をフラットな分布で前記水素高濃度層の水素濃度よりも低くし、熱処理の後、前記水素高濃度層の水素濃度のピーク値2×1018個/cm下とし、かつ、受光層の平均水素濃度を2×1017個/cm以下とすることを特徴とする。ここで、Ga1−xInAs1−y−zSb層(0.4≦x≦0.8、0<y≦0.1、0≦z≦0.1)またはGa1−xInAs1−y−z層(0.4≦x≦0.8、0<y≦0.1、0≦z≦0.1)を機能上、受光層と呼んでいるが、以後、組成上、N含有InGaAs系層とも記す。
上記の方法によれば、N含有InGaAs系層は、水素(H)を化学式に含まない原料を用いたMBE法で成膜されるので、水素はN含有InGaAs系層の成膜初期段階の厚み範囲に限定され、N含有InGaAs系層の下面から限られた狭い厚み範囲で水素高濃度層が形成される。ここで、以後の説明でMBE法というとき、化学式にHを含まない原料を用いることを前提とする。上記の水素高濃度層より上側では、水素濃度は低く抑えることができる。このため、600℃以上800℃未満という非常に低い温度範囲での熱処理によって、水素を問題ないレベルにまで低減することができる。この結果、熱処理によって水素高濃度層の水素ピーク値およびそれより上側のほぼフラットな分布の水素濃度を両方ともに減らし、したがってN含有InGaAs系層の平均水素濃度を減らすことができる。これによって、N含有InGaAs系層の結晶性を高め、高品質の半導体積層構造または半導体素子を容易に製造することができる。なお、N含有InGaAs系層の下地は、InP基板に接してエピタキシャル成膜されるバッファ層が該当する。
なお、MBE法によりN含有InGaAs系層を成膜した場合に、なぜ水素は成膜初期段階の厚み範囲で高濃度となり、それより上層のN含有InGaAs系層内ではそれより低濃度となるのかについては、実施の形態において説明する。また、上記のMBE法でエピタキシャル成長で生成した水素高濃度層の水素濃度ピーク値の上限値としては、たとえば2×1018個/cmをあげることができる。
上記の熱処理により、Ga1−xInAs1−y−zSb層またはGa1−xInAs1−y−z層の、下地との界面から当該Ga1−xInAs1−y−zSb層内またはGa1−xInAs1−y−z層内、0.5μm以下の厚み範囲に限って、水素濃度のピーク値2×1018個/cm以下の水素高濃度層とする。これによって、高品質のN含有InGaAs系層を含む半導体素子を容易に得ることができる。
上記の熱処理の前に、InP基板の裏面で脱リンが生じないように、当該InP基板裏面に保護膜を形成することができる。この方法によれば、N含有InGaAs系層を成膜した後で他の膜をその上に形成する前、またはN含有InGaAs系層の上にPを含まない窓層たとえばInAlAs窓層を形成した後に、上記の脱水素の熱処理の際に、InP基板の裏面からの脱リンを防止することができる。このInP基板の裏面の保護膜は、SiN、SiON、SiO等で形成するが、電極を形成する際に、除去する。
上記のGa1−xInAs1−y−zSb層またはGa1−xInAs1−y−z層をエピタキシャル成長させた上にInP窓層を形成した後、熱処理を施す際、雰囲気中にPを含むガスを流すことができる。この方法では、N含有InGaAs系層を成膜し、その上にInP窓層を形成した後に脱水素の熱処理を行なうが、Pを含む層が、InP基板とInP窓層にあり、InP窓層上の保護膜は後で除去することができないので、Pを含むガスを流して、熱処理雰囲気のP分圧を高めることによって脱リンを防止することができる。
参考例として挙げるが、半導体素子またはエピタキシャルウエハは、InP基板と、InP基板上のバッファ層上にエピタキシャル成長した、Ga1−xInAs1−y−zSb層(0.4≦x≦0.8、0<y≦0.1、0≦z≦0.1)またはGa1−xInAs1−y−z層(0.4≦x≦0.8、0<y≦0.1、0≦z≦0.1)からなる受光層とを備え、受光層と下地であるバッファ層との界面から当該受光層内、0.5μm以下の厚み範囲に限って水素濃度のピーク値2×1018個/cm以下の水素高濃度層を備え、かつ、受光層の平均水素濃度が2×1017個/cm以下であることを特徴とする。
局所的に水素高濃度層が位置し、またそのために問題にならない濃度レベルにまで水素が低減されているので、N含有InGaAs系層の結晶性は高く、さらに半導体素子全体の結晶性も改善される。この結果、たとえば高感度の半導体素子を容易に製作することができる。
上記のInP基板と、N含有InGaAs系層との間に、n型半導体のバッファ層を備えている。これによって、結晶性に優れたエピタキシャルN含有InGaAs系層を得ることができる。
上記のバッファ層のキャリア濃度を、1×1016個/cm以上とすることができる。これによって、フォトダイオードの形成に好適なバッファ層のキャリア濃度とすることができる。
上記の半導体素子を、フォトダイオードとすることができる。これによって、近赤外域およびそれより短波長域に高い感度を有する受光素子を得ることができる。
本発明によれば、水素濃度を減らしながら、高品質の半導体素子またはエピタキシャルウエハを容易に得ることができる。
(実施の形態1)
図1は、本発明の実施の形態1における半導体素子の積層構造体10を示す断面図である。この積層構造体10は、つぎのような化合物半導体層で形成されている。なお、エピタキシャルウエハは上記積層構造体を含む半導体素子を形成する前段階の中間製品と位置づけられ、エピタキシャルウエハ単独で、市販されるものである。以後の化合物半導体層の説明において、半導体素子という場合、エピタキシャルウエハも含まれているものと解釈する。
積層構造体10:(InP基板1/InGaAsバッファ層2/GaInNAs受光層3/AlInAs窓層4)
各層の厚みは、大雑把に、InGaAsバッファ層2は1μm〜2μm程度、N含有InGaAs系層であるGaInNAs受光層3は2μm〜3μm、AlInAs窓層4は0.5μm〜1.5μmである。半導体受光素子をフォトダイオードとする場合には、AlInAs窓層4上にマスクパターンを設け、p型不純物をAlInAs窓層4を通して、GaInNAs受光層3に届くように導入して、pn接合またはpin接合を形成する。その後、AlInAs窓層4のp型領域上にp部電極を、またInP基板1またはInGaAsバッファ層2にオーミック接続するn部電極を形成する。
GaInNAs受光層3の下面またはInGaAsバッファ層との界面から、当該GaInNAs受光層3の層内、厚み0.5μm以下の範囲に、水素濃度ピークを持つ水素高濃度層3aがある。もちろん、水素高濃度層3aより上側のGaInNAs受光層3の中にも水素は含まれるが、その濃度は一桁低く、かつ厚み方向にほぼフラットな濃度分布をしている。上記水素濃度のピーク値は、製品によって変動はあるが、水素高濃度層3aと上記のほぼフラットな濃度分布とは明瞭に区別することができ、したがって下面から0.5μm以下の厚み範囲内での水素高濃度層を容易に特定することができる。
次に、図2に基づき、本発明の実施の形態の半導体素子の製造方法について説明する。まずInP基板1上にInGaAsバッファ層2をエピタキシャル成長させる。次いで、MBE法により、InGaAsバッファ層2上にN含有InGaAs系層3をエピタキシャル成長させる。図3は、MBE法の成膜装置の一例を示す模式図である。InP基板を含む積層構造体10は、基板回転加熱機構に取り付けられ、加熱され回転状態とされる。成膜には、層を構成する元素に対応して蒸発源の分子線セル(E形電子銃)が配置されており、InGaAs層の場合には、In、Ga、およびAsの各分子線を出射する分子線セルが、各別に配置されている。図3では、分子線セルは、ガスセル31を含んで3つ示されているが、何個か省略されている。
化学組成や成膜速度の調整のために、セルシャッタや基板シャッタの開閉を調整するが、その制御のために附属する計算機が用いられる。基板温度等は、パイロメータによって測定される。RHEED(reflection high electron energy diffraction)観察のために、電子が浅い入射角度で積層構造体10に入射するようにRHEED電子銃が配置され、その回折像を得るための蛍光スクリーン(RHEEDスクリーン)およびその回折像を撮像するカメラが回折方向位置に設けられる。RHEEDは、積層構造体10の結晶性の評価、成膜素過程の把握等のために用いられる。また、質量分析装置、ビームモニタ、水晶膜厚計などの観察装置が取り付けられている。分子線などのうちで積層構造体10に組み込まれなかったものは、真空排気系へと排気される。また、液体窒素シュラウドは、分子線が衝突して発生した不純物の吸着などのために用いられる。成膜装置内は、ゲートバルブを介在させて真空排気系と連通している。
N含有InGaAs系層を形成する際に、窒素(N)をN含有InGaAs系層に導入するために、窒素ガスをガスラインに供給し、窒素プラズマセル31で窒素の励起状態を得て、この励起状態の窒素分子線を積層構造体10に照射する。窒素ガスおよび他の原料を、窒素プラズマセル31および他のセルで励起する際、原料ガス中の水分または装置内に浮遊する水蒸気が、各セルによって励起されて、各セルから積層構造体10へと運ばれ、結晶層中に混入する。N含有InGaAsの成長初期段階で水蒸気が枯渇するようにすることで、水素のN含有InGaAs系層への混入を、N含有InGaAs系層の成長初期段階に限定することができる。すなわち膜厚2μm〜3μmのN含有InGaAs系層の下面から0.5μm以下の厚み範囲に限定することができる。上記の水素濃度分布を実現するための操作については、後で説明する。
上記の水素高濃度層3aは、通常、山形になりピークを持つ厚み方向分布を持つ。脱水素の熱処理温度を600℃以上800℃未満という低温域で行いながら、N含有InGaAs系層3全体の平均水素濃度を2×1017個/cm以下とすることができる。以上は、図2に示すステップS1での処理の説明である。次いで、ステップS1から後の処理について説明する。
図2において、ステップS1を出た後、AコースおよびBコースの2つのコースがある。Aコースの場合には、N含有InGaAs系層3を形成した後、窓層を設けることなく脱水素の熱処理を行なう。この脱水素処理の際に、InP基板1の脱リン現象を防止する必要がある。このため、図2での記載は省略されているが、Aコースでは、脱水素処理の前に、図4(a)に示すように、InP基板1の裏面に保護膜27を設けておく。保護膜27としては、SiN、SiON、SiO等を用いるのがよい。この保護膜27によって、脱水素処理の雰囲気中のリン分圧等に大きな配慮を払わずに、通常の雰囲気、たとえば窒素ガスの雰囲気中で脱水素処理を行うことができる。保護膜27は、脱水素処理の後、たとえばInP基板1の裏面にn部電極を形成する際に、除去する。フォトダイオードを製作する場合、Aコースの場合には、ステップS2の脱水素処理を行った後、窓層4をInPまたはAlInAs等で形成することができる。
また、Bコースの場合には、N含有InGaAs系層3に接して、その上に窓層4をAlInAsによって形成する。図4(b)では、AlInAsの窓層が表示されているが、窓層4は、InP、AlInAsおよびInGaAsのいずれによって形成してもよい。この場合、窓層4がAlInAsの場合には、脱水素処理の際に雰囲気に露出する上面に、リンが含まれる物質ではないので、図4(b)に示すように、InP基板1の裏面に保護膜27を設けて、脱水素処理を行うことができる。
また、Bコースで、窓層4にInPを用いた場合には、上面と下面とにPを含むInPが位置することになる。フォトダイオードを製作する場合、窓層経由でN含有InGaAs系層3にp型不純物を拡散注入するため、窓層4は薄くする必要があり、この結果、脱水素処理の保護膜を形成し、それを除去した後、平坦面を確保することが困難となる。したがってBコースで窓層4にInPを用いた場合は、図5に示すように、熱処理室39内にフォスフィン(PH)等のリンを含むガスを流すか、または固体リンと共に封入するなどして、雰囲気のリン分圧を高めることによって、基板1および窓層4を構成するInPからの脱リンを防止する。この場合、InP基板1の裏面に保護膜を設ける必要がないことは明らかである。
ステップS2の脱水素処理を行った後、AおよびBコースにおいて、水素高濃度層3aの水素濃度ピーク値は2×1018個/cm以下となり、また、N含有InGaAs系層3における平均水素濃度は2×1017個/cm以下となる。この結果、欠陥密度の低いN含有InGaAs系層3を得ることができ、暗電流等が抑制され、感度のよい半導体素子またはフォトダイオードを、容易に得ることができる。
図6は、ステップS2の前後の水素濃度分布(厚み方向分布)の変化を説明するための図である。図6には、窒素濃度分布も示すが、窒素濃度分布は、脱水素処理によって変動しない。MBE法でN含有InGaAs系層3を形成し、脱水素処理前では、水素高濃度層3aのピーク値Hp1は、後の実施例で示すように、たとえば4×1018個/cm程度となる。また水素高濃度層3aの上側のフラット部の水素濃度値Hb1は1.5×1017〜2×1017個/cm程度である。これに対して、ステップS2(脱水素処理)の後では、ピーク値Hp2は、1×1018個/cm程度となり、またフラット部の水素濃度値Hb2は1×1017個/cm程度となる。フラット濃度部において熱処理前後の水素濃度差ΔHbが、0.5〜1×1017個/cm程度認められる。
上記より、ベース部分および水素高濃度層の両方の水素減少によって、N含有InGaAs系層3の平均水素濃度は低くなって、確実に2×1017個/cm以下にすることができる。N含有InGaAs系層3における平均水素濃度は、図7に示すように、水素高濃度層を含む全体の水素濃度分布を、N含有InGaAs系層3の厚みに均すことによって得ることができる。平均値を得る計算は、パソコン等を用いて容易に行うことができる。
次に、水素高濃度層3aの厚みの制御方法について説明する。水素を含まない原料を用いてMBE法で成長する場合、成長の初期に対応する厚み位置でのみ水素濃度が高くなり、それより上層ではフラットで低濃度の水素分布となる。したがって、成長初期の成長に対して次のような操作をすることによって、水素高濃度層3aの厚みおよび濃度ピーク値を制御することができる。
(1)参考例として挙げる操作の方法であるが、N含有InGaAs系受光層の下地バッファ層を形成した後、N含有InGaAs受光層を形成するための各セルを作動開始させ、各セルから出射される分子線を基板シャッタで受けて、所定時間経過させる。これによって、成長初期の分子線は基板シャッタで遮られて、下地バッファ層を含む積層構造体に到達しない。所定時間経過後に、基板シャッタを開状態にすることにより、水素濃度の低い、フラット濃度部分に相当する分子線を最初の成長から寄与させることができる。この操作には、しかしながら、下地バッファ層は、形成された後、時間が経過すると表面に凹凸ができ、欠陥密度増大の原因になるという短所がある。
(2)N含有InGaAs系受光層の初期における成長速度を遅くする。(2)の操作では、基本的に、N含有InGaAs系受光層の各構成元素のセルのシャッタを、短時間ピッチで開閉しながら成長させる。そして、成長初期段階では、協働して各セルとも、閉状態時間の開状態時間に対する割合を大きくして、成長速度を極力遅くする。これにより、成長初期の水素を高濃度に含む部分の多くは、各セルシャッタに遮られて、水素高濃度層3aの厚みはより薄くされる。この操作(2)によって、水素高濃度層の厚み制御が可能である。
また、上記の水素高濃度層およびフラット濃度部分の水素濃度は、原料中の不純物は、不純物が低い高等級の原料を使用し、かつMBE成長室のベーキング温度を100℃以上とすることによって、低くすることができる。上記のベーキング温度100℃以上、原料の不純物の除去およびセルシャッタの短時間ピッチの開閉時間の割合によって、本発明の水素濃度分布を実現することができる。上記の操作によって得られる、平均水素濃度、水素高濃度層の厚み分布範囲およびこの水素濃度ピーク値の再現性は、良好である。
この結果、N含有InGaAs系層の結晶性を高め、高品質の半導体積層構造または半導体素子を容易に製造することができる。上記の水素濃度の低減は、600℃以上800℃未満という非常に低い温度範囲での熱処理によるものであり、半導体素子またはフォトダイオードに不都合を生じることはない。
次に、半導体素子をフォトダイオードとして、本発明例および比較例を作製して、SIMS(Secondary Ion Mass Spectroscopy)を用いて水素の厚み方向分布を測定した結果について説明する。用いたフォトダイオードの積層構造10は、図1に示す構成を有する。
(本発明例):積層構造10の各層は、MBE法によって成膜した。まずInP基板1にInGaAsバッファ層2を厚み1.5μmにエピタキシャル成長させる。InGaAsバッファ層2成長の時、Siをドーピングしてキャリア濃度5×1016個/cmのn導電型とした。次に、GaInNAs受光層3を、厚み2.5μmにエピタキシャル成長させた。成長温度は500℃とした。III族元素の組成は、Ga46%、In54%とし、V族元素はAs98.5%、残部Nとした。ドーピングはしていない。次に、AlInAs窓層4をエピタキシャル成長させた。このGaInNAs受光層3の成長の際、水素高濃度層3aを下面から0.5μm以下の厚み範囲に限定するように、原料および成長条件を選択した。III族元素は、In52%、残部Alとした。この後、RTA(Rapid Thermal Annealing)によって660℃×1分間の脱水素熱処理を行った。
上記の積層構造は、図1に示すように、(InP基板1/SiドープInGaAsバッファ層2/GaInNAs受光層3(水素高濃度層3aを下面から0.5μm以下の厚み範囲に限定)/AlInAs窓層4)である。
(比較例1)
比較例1は、本発明例と同じ積層構造をMBE法によって形成した。ただし、InGaAsバッファ層については、ドーピングをせず、厚みを0.15μmとした。そして、本発明例との根本的な相違点は、MBE法で積層構造を形成したままで、脱水素の熱処理を行っていないことである。
(比較例2)
比較例2では、本発明例と同じ積層構造をOMVPE(Organometallic Vapor Phase Epitaxy)法で形成した。そして、積層構造を形成したままで、脱水素熱処理は行っていない。
上記の積層構造について、SIMSによって水素および窒素の厚み(深さ)方向分布を測定した結果を、図8および図9に示す。図8に示す比較例1では、水素高濃度層でのピーク値は4×1018個/cm程度となる。また、図9に示す比較例2のOMVPE法で形成したGaInNAs層では、水素濃度は厚み全体にわたって7〜9×1018個/cm程度となる。これに比して、図8に示す本発明例では、水素高濃度層のピーク値は1×1018個/cm程度となる。その結果、GaInNAs層の平均値で2×1017個/cm以下の水素濃度とすることができる。
特許文献1に開示のように、従来、脱水素処理の温度を800℃〜1000℃にしないと水素を結晶から放出することができないとされていたが、それは、上記の比較例2に示すように、OMVPEでGaInNAs層を成長した場合であり、非常に水素量が高い場合である。MBE法によれば、高水素濃度層をそのピーク値を制限した上で下面から0.5μm以下の範囲に限定し、それより上層ではOMVPE法の水素濃度の数十分の一にすることができる。このため、600℃以上800℃未満という低い温度の脱水素処理によって、所望の十分低い平均水素濃度を得ることができたものと考える。
上記の実施例では、フォトダイオードについて説明したが、本発明の半導体素子はフォトダイオードに限定されず、各種センサ、撮像装置、発光素子など、本発明の要素を満たすものであれば何でもよい。すなわち、InP基板上にN含有InGaAs系層を持ち、水素濃度分布の要件を満たすものであれば、どのような製品に用いられてもよい。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の半導体素子およびその製造方法によって、N含有InGaAs系層の水素を低い脱水素処理温度で簡単に減らすことができるので、信頼性の高い半導体素子を容易に得ることができる。
本発明の実施の形態におけるフォトダイオード用結晶を示す断面図である。 図1のフォトダイオードの製造プロセスを説明するための断面図である。 MBE法の成膜装置の一例を説明するための断面図である。 脱水素処理の際に、InP基板裏面に保護膜を形成することを説明する図であり、(a)は窓層を形成する前に脱水素処理する場合、(b)はAlInAs窓層を形成した後に脱水素処理する場合を示す。 InP窓層を形成した後に行う脱水素処理の仕方を説明する図である。 脱水素処理の前後の水素の厚み方向分布を説明する模式図である。 N含有InGaAs系層の平均水素濃度を求める方法を説明するための図である。 本発明の実施例における水素濃度の厚み方向分布を示す図である。 実施例における比較例2の水素濃度の厚み方向分布を示す図である。
1 InP基板、2 バッファ層、3 N含有InGaAs系層(GaInNAs層)、3a 水素高濃度層、4 窓層(AlInAs窓層、InP窓層)、10 積層構造体(フォトダイオード用結晶)、30 MBE法成膜装置、31 窒素プラズマセル、39 脱水素処理室。

Claims (5)

  1. InP基板上にバッファ層を形成する工程と、
    前記バッファ層上にGa1−xInAs1−y−zSb層(0.4≦x≦0.8、0<y≦0.1、0≦z≦0.1)またはGa1−xInAs1−y−z層(0.4≦x≦0.8、0<y≦0.1、0≦z≦0.1)からなる受光層をMBE(Molecular Beam Epitaxy)法でエピタキシャル成長させる工程と、
    前記エピタキシャル成長工程の後、600℃以上800℃未満の熱処理を施す工程とを備え、
    前記MBE法による受光層のエピタキシャル成長工程では、前記受光層の成長開始から厚み0.5μm以下の厚み範囲の成長初期の間、エピタキシャル成長室から真空排気しながら、(A1)窒素プラズマセルを含む各構成元素のセルのシャッタを協働して繰り返し開閉させることによって成長速度を小さくすることで、成長初期に存在した水素の混入を前記成長初期の厚み0.5μm以下の厚み範囲に限定して山形のピークの水素濃度分布をもつ水素高濃度層を形成しかつ該水素高濃度層より後に成長された受光層における水素濃度をフラットな分布で前記水素高濃度層の水素濃度よりも低くし
    前記熱処理の後、前記水素高濃度層の水素濃度のピーク値2×1018個/cm下とし、かつ、前記受光層の平均水素濃度を2×1017個/cm以下とすることを特徴とする、半導体素子の製造方法。
  2. 前記(A1)シャッタを協働して開閉するとき、閉状態時間の開状態時間に対する割合を大きくすることを特徴とする、請求項1に記載の半導体素子の製造方法。
  3. 前記熱処理の前に、前記InP基板の裏面で脱リンが生じないように、当該InP基板裏面に保護膜を形成することを特徴とする、請求項1または2に記載の半導体素子の製造方法。
  4. 前記Ga1−xInAs1−y−zSb層またはGa1−xInAs1−y−z層をエピタキシャル成長させた上にInP窓層を形成した後、前記熱処理を施す際、雰囲気中にPを含むガスを流すことを特徴とする、請求項1または2に記載の半導体素子の製造方法。
  5. InP基板上にバッファ層を形成する工程と、
    前記バッファ層上にGa1−xInAs1−y−zSb層(0.4≦x≦0.8、0<y≦0.1、0≦z≦0.1)またはGa1−xInAs1−y−z層(0.4≦x≦0.8、0<y≦0.1、0≦z≦0.1)からなる受光層をMBE(Molecular Beam Epitaxy)法でエピタキシャル成長させる工程と、
    前記エピタキシャル成長工程の後、600℃以上800℃未満の熱処理を施す工程とを備え、
    前記MBE法による受光層のエピタキシャル成長工程では、前記受光層の成長開始から厚み0.5μm以下の厚み範囲の成長初期の間、エピタキシャル成長室から真空排気しながら、(A1)窒素プラズマセルを含む各構成元素のセルのシャッタを協働して繰り返し開閉させることによって成長速度を小さくすることで、成長初期に存在した水素の混入を前記成長初期の厚み0.5μm以下の厚み範囲に限定して山形のピークの水素濃度分布をもつ水素高濃度層を形成しかつ該水素高濃度層より後に成長された受光層における水素濃度をフラットな分布で前記水素高濃度層の水素濃度よりも低くし
    前記熱処理の後、前記水素高濃度層の水素濃度のピーク値2×1018個/cm下とし、かつ、前記受光層の平均水素濃度を2×1017個/cm以下とすることを特徴とする、エピタキシャルウエハの製造方法。
JP2007227648A 2007-09-03 2007-09-03 半導体素子およびエピタキシャルウエハの製造方法 Expired - Fee Related JP5417694B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007227648A JP5417694B2 (ja) 2007-09-03 2007-09-03 半導体素子およびエピタキシャルウエハの製造方法
US12/202,460 US20090057721A1 (en) 2007-09-03 2008-09-02 Semiconductor device, epitaxial wafer, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007227648A JP5417694B2 (ja) 2007-09-03 2007-09-03 半導体素子およびエピタキシャルウエハの製造方法

Publications (2)

Publication Number Publication Date
JP2009060008A JP2009060008A (ja) 2009-03-19
JP5417694B2 true JP5417694B2 (ja) 2014-02-19

Family

ID=40406013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227648A Expired - Fee Related JP5417694B2 (ja) 2007-09-03 2007-09-03 半導体素子およびエピタキシャルウエハの製造方法

Country Status (2)

Country Link
US (1) US20090057721A1 (ja)
JP (1) JP5417694B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100319764A1 (en) * 2009-06-23 2010-12-23 Solar Junction Corp. Functional Integration Of Dilute Nitrides Into High Efficiency III-V Solar Cells
JP2012151505A (ja) * 2009-08-01 2012-08-09 Sumitomo Electric Ind Ltd エピタキシャルウエハおよびその製造方法
US20110114163A1 (en) * 2009-11-18 2011-05-19 Solar Junction Corporation Multijunction solar cells formed on n-doped substrates
US20110232730A1 (en) * 2010-03-29 2011-09-29 Solar Junction Corp. Lattice matchable alloy for solar cells
US9214580B2 (en) 2010-10-28 2015-12-15 Solar Junction Corporation Multi-junction solar cell with dilute nitride sub-cell having graded doping
US8962991B2 (en) 2011-02-25 2015-02-24 Solar Junction Corporation Pseudomorphic window layer for multijunction solar cells
US8766087B2 (en) 2011-05-10 2014-07-01 Solar Junction Corporation Window structure for solar cell
WO2013074530A2 (en) * 2011-11-15 2013-05-23 Solar Junction Corporation High efficiency multijunction solar cells
US9153724B2 (en) 2012-04-09 2015-10-06 Solar Junction Corporation Reverse heterojunctions for solar cells
WO2015120169A1 (en) 2014-02-05 2015-08-13 Solar Junction Corporation Monolithic multijunction power converter
US20170110613A1 (en) 2015-10-19 2017-04-20 Solar Junction Corporation High efficiency multijunction photovoltaic cells
US10957806B2 (en) * 2017-04-13 2021-03-23 International Business Machines Corporation Monolithically integrated high voltage photovoltaics with textured surface formed during the growth of wide bandgap materials
US10930808B2 (en) 2017-07-06 2021-02-23 Array Photonics, Inc. Hybrid MOCVD/MBE epitaxial growth of high-efficiency lattice-matched multijunction solar cells
WO2019067553A1 (en) 2017-09-27 2019-04-04 Solar Junction Corporation SHORT-LENGTH WAVELENGTH INFRARED OPTOELECTRONIC DEVICES HAVING DILUTED NITRIDE LAYER
US11211514B2 (en) 2019-03-11 2021-12-28 Array Photonics, Inc. Short wavelength infrared optoelectronic devices having graded or stepped dilute nitride active regions
CN112233966A (zh) * 2020-10-14 2021-01-15 中国电子科技集团公司第四十四研究所 InGaAs到InP界面生长的气流切换方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2628911B2 (ja) * 1989-04-14 1997-07-09 日本電信電話株式会社 化合物半導体の熱処理法
JPH07215794A (ja) * 1994-02-04 1995-08-15 Fujitsu Ltd 分子線源用セルと分子線結晶成長方法
JP4100759B2 (ja) * 1998-03-24 2008-06-11 住友電気工業株式会社 化合物半導体装置の製造方法
JP2004363243A (ja) * 2003-06-03 2004-12-24 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2005086135A (ja) * 2003-09-11 2005-03-31 Nippon Telegr & Teleph Corp <Ntt> ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
JP2007184409A (ja) * 2006-01-06 2007-07-19 Sumitomo Electric Ind Ltd 半導体受光素子およびその製造方法
JP2007207929A (ja) * 2006-01-31 2007-08-16 Sumitomo Electric Ind Ltd Iii−v化合物半導体光装置を作製する方法

Also Published As

Publication number Publication date
US20090057721A1 (en) 2009-03-05
JP2009060008A (ja) 2009-03-19

Similar Documents

Publication Publication Date Title
JP5417694B2 (ja) 半導体素子およびエピタキシャルウエハの製造方法
JP4662188B2 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
JP2009206499A5 (ja)
JP2011101032A5 (ja)
JP2009010175A (ja) 受光素子およびその製造方法
JP5892476B2 (ja) エピタキシャルウエハ、受光素子、光学センサ装置、並びにエピタキシャルウエハおよび受光素子の製造方法
JP5748176B2 (ja) 受光素子、エピタキシャルウエハおよびその製造方法
US9818895B2 (en) Semiconductor device, optical sensor device and semiconductor device manufacturing method
US20070197022A1 (en) Manufacture Of Cadmium Mercury Telluride
US9281427B2 (en) Semiconductor device
WO2010073768A1 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
Madejczyk et al. Higher operating temperature IR detectors of the MOCVD grown HgCdTe heterostructures
Du et al. Development of SiGeSn technique towards mid-infrared devices in silicon photonics
Jin et al. P-type Ge epitaxy on GaAs (100) substrate grown by MOCVD
KR20130100883A (ko) 수광 소자, 광학 센서 장치 및 수광 소자의 제조 방법
CN102959736B (zh) 光接收器元件及其制造方法
Chen et al. Growth and characterization of ZnCdSe/ZnCdMgSe two‐color quantum well infrared photodetectors
Schuler-Sandy Investigation of Infrared Detectors Based on the Gallium-free Superlattice
Satilmiş et al. Investigation of SiN x: H Surface Passivation Impact on InAsP/InGaAs e-SWIR Photodiodes
JP2009038245A (ja) 半導体素子およびその製造方法
Ni et al. Antimonide-based semiconductors for optoelectronic devices
Mohammedy Growth, Fabrication and Characterization of Metamorphic InGaSb Photodetectors for Application in 2.0 mm and Beyond
JP2010226061A (ja) 半導体装置の製造方法及び半導体製造装置
US20090209094A1 (en) Semiconductor Element Manufacturing Method
Fan III-V bismide optoelectronic devices

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131104

R150 Certificate of patent or registration of utility model

Ref document number: 5417694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees