JP2009038245A - 半導体素子およびその製造方法 - Google Patents

Abstract

【課題】Ｎを含む活性層または受光層と、Ｐを含む半導体層とを備える半導体素子を、量産ベースで製造することができる半導体素子およびその製造方法を提供する。
【解決手段】基板上に、窒素を含むＩＩＩ−Ｖ族化合物半導体層を、ＭＢＥ法により成長する工程と、その窒素含有半導体層上に、燐を含むＩＩＩ−Ｖ族化合物半導体層を、塩化物気相成長法により成長する工程とを備えることを特徴とする。
【選択図】図２

Description

本発明は、半導体素子およびその製造方法に関し、より具体的には、ＩＩＩ−Ｖ族化合物半導体の積層体を備える半導体素子およびその製造方法に関するものである。

近赤外域の波長域またはそれより長波長側に対応するバンドギャップエネルギを持つ化合物半導体として、Ｎを含むＧａＩｎＮＡｓが注目され、開発研究が盛んに行われている。ＧａＩｎＮＡｓは、ＩｎＰ基板に整合する格子定数を有しており、ＧａＩｎＮＡｓ層の直上の窓層にもＩｎＰ系の結晶層が用いられる。上記Ｎを含むＧａＩｎＮＡｓ層を活性層または受光層に持つ半導体レーザまたはフォトダイオードは、従来から検討がなされているが、現状、模索状態にあるといってもよい。すなわち実験室的にはともかく、量産ベースでの製造方法の標準的なものは確立されていない。たとえばＧａＩｎＮＡｓ受光層およびＩｎＰ窓層を含むフォトダイオードの製作に、ガスソースＭＢＥ（Molecular Beam Epitaxy）法を用いる例が開示されている（特許文献１）。しかし、ＭＢＥ法は実験室的には可能であっても、実際の製造現場では、この後、説明する燐の問題があるため、用いることはできない。

また、Ｇａ、Ｉｎ、Ｎ、Ａｓを活性層成分とする半導体レーザの製造において、活性層をＭＢＥ法により、またｐ型半導体分布ブラッグ反射層をＯＭＶＰＥ（Organo-metallic Vapor Phase Epitaxy）法で成長する方法が開示されている（特許文献２）。また、活性層をＯＭＶＰＥ法により、また下部反射鏡を別個のＯＭＶＰＥ法、またはＭＢＥ法で成長する方法も開示されている。さらに、活性層と反射鏡とを、別個のＯＭＶＰＥ法で成長する方法も示されている。

一方、成膜原料に塩化物を用いるＣＶＰＥ（Chloride Vapor Phase Epitaxy）法が知られているが、塩化物を用いることから塩素の取り込み量が多いことが予想される。筆者らはＩｎＰ基板上にＩｎＰ層を、ＣＶＰＥ法によって成長する際に、ＩｎＰ基板にその面方位が（１００）面から２°オフしたものを用いることにより塩素の取り込み量が抑制されることを確認している（非特許文献１）。
特開平９−２１９５６３号公報 特開２００４−２８８７８９号公報 T.Iwasaki,Y.Iguchi, N.Yamabayashi, and S.Yoneyama ; "Chlorine auto-doping by Chloride Vapor Phase Epitaxial Growth of InP", Seventh International Conference on "Indium Phosphide and Related Materials" May 9-13, 1995 Hokkaido University Conference Hall Sapporo, Hokkaido, JAPAN

窒素を含むＩＩＩ−Ｖ族化合物半導体、たとえば上記ＧａＩｎＮＡｓの上層に、燐を含む半導体層、たとえば上記ＩｎＰを配置した半導体素子をエピタキシャル成長させる場合（上記特許文献１に例示の構造）、ＭＢＥ法によって燐を含む半導体層を形成することは、しかしながら、量産の場合には不可能に近い。それは、ＭＢＥ法によって、たとえばＩｎＰ層を形成する際、成膜チャンバ内壁等に付着した燐が燃え易いため、メンテナンスに多大の工数を要するからである。メンテナンスの間、製造は完全に停止しなければならない。

一方、Ｎを含む層、たとえばＧａＩｎＮＡｓの活性層をＯＭＶＰＥ法で成長すると（特許文献２または３の開示方法の一つ）、水素が結晶内部に取り込まれて結晶純度が低下し、また結晶欠陥密度が上昇する。ＯＭＶＰＥ法では、原料として有機金属、たとえばＩＩＩ族原料に、トリメチルインジウム（ＴＭＩ）、トリメチルガリウム（ＴＭＧ）、またＶ族原料にアルシン（ＡｓＨ_３）、ホスフィン（ＰＨ_３）、ジメチルヒドラジン（ＤＭＨｙ）が用いられる。ＯＭＶＰＥの成膜チャンバ内で、上記の原料が熱分解してＧａＩｎＮＡｓやＩｎＰなどの結晶層が成長するのであるが、熱分解の際に、水素を含んだラジカル（メチル基など）が大量に発生して、そこから脱離した水素が結晶内に取り込まれる。とくに活性層が、ＧａＩｎＮＡｓのようにＮを含む場合、窒素が水素と結合しやすいために、水素含有率が高くなる。

Ｎを含む活性層をＭＢＥ法で成長すると、とくに水素源となる原料がないので、水素含有率は確かに低下する。しかし、その上の層をＯＭＶＰＥ法で成長すると、ＯＭＶＰＥ法に内在する上記の理由によって水素が上層を拡散して活性層（または受光層）内になだれ込み、活性層（受光層）の結晶純度が低下し、また結晶欠陥密度が増加する。

上記の半導体素子の製造方法は、次のように要約される。（１）低水素濃度の活性層（受光層）を持ち、その上方に燐を含む半導体層を持つ半導体素子は、活性層（受光層）からその上の半導体層までＭＢＥ法により、製造するしかない。受光層（活性層）より下方の半導体層は、水素が侵入しても熱処理で脱水素できるので、ＯＭＶＰＥ法等を用いることができる。（２）しかし、ＭＢＥ法によっては、活性層の上に燐を含む半導体層を配置する場合、上述の燐特有の要メンテナンス性により生産能率を阻害され、量産は不可能である。

本発明は、窒素を含む活性層または受光層と、燐を含む層とを備える半導体素子を、燐による上記要因によって生産能率を阻害されることなく製造することができる半導体素子およびその製造方法を提供することを目的とする。

本発明の半導体素子の製造方法は、基板上に、窒素を含むＩＩＩ−Ｖ族化合物半導体層（以下、窒素含有半導体層と記す）を、ＭＢＥ法により成長する工程と、その窒素含有半導体層上に、燐を含むＩＩＩ−Ｖ族化合物半導体層（燐含有半導体層と記す）を、塩化物気相成長法により成長する工程とを備えることを特徴とする。

上記の方法により、水素濃度の低い窒素含有半導体層を形成しながら、燐含有半導体層を、量産性を阻害せずに形成することができる。ここで、基板上または半導体層上とは、基板または半導体層の上方をさし、基板または半導体層に直接に接触して位置していなくてもよいし、または接触して位置してもよい。

上記の基板にＩＩＩ−Ｖ族化合物半導体基板を用い、該ＩＩＩ−Ｖ族化合物半導体基板の面方位を（１００）面から２°±０．２°傾斜したものとすることができる。これによって、結晶欠陥密度の低いエピタキシャル積層体を得ることができ、さらに塩化物気相成長法による半導体層の成長を行っても、その半導体層中への塩素の取り込み量を抑制することができる。

また、上記の塩化物気相成長法による燐含有ＩＩＩ−Ｖ族化合物半導体層の成長に際し、キャリアガスに窒素ガスを用いることができる。これによって、キャリアガスに水素を用いる通常の方法に比べて、半導体層中への水素の侵入を低くすることができる。

上記のいずれかの半導体素子の製造方法で製造された半導体素子は、水素濃度の低い窒素含有半導体層を形成しながら、燐含有半導体層を、生産能率を阻害する原因を積み上げずに形成することができる。

本発明の半導体素子は、ＩＩＩ−Ｖ族化合物半導体基板と、ＩＩＩ−Ｖ族化合物半導体基板上に位置し、窒素を含むＩＩＩ−Ｖ族化合物半導体層と、窒素を含むＩＩＩ−Ｖ族化合物半導体層上に位置し、燐を含む、ＩＩＩ−Ｖ族化合物半導体層とを備える。そして、ＩＩＩ−Ｖ族化合物半導体基板が（１００）面から２°±０．２°傾斜しており、窒素を含むＩＩＩ−Ｖ族化合物半導体層の平均水素濃度が５×１０^１７個／ｃｍ^３以下であることを特徴とする。

上記の構成の半導体素子は、水素濃度の低い窒素含有半導体層を備えるために、結晶純度が高く、かつ結晶欠陥密度が低い活性層または受光層とすることができる。また燐含有半導体層を塩化物気相成長法で成長するので、量産性を害することなく、水素の活性層または受光層へのなだれ込みは抑止される。水素濃度が５×１０^１７個／ｃｍ^３を超えると、活性層または受光層の結晶欠陥密度が高くなり、光学素子として品質低下をもたらす。

上記の基板をＧａＡｓ基板とし、窒素含有半導体層をＧａＩｎＮＡｓ層またはＧａＩｎＮＡｓＳｂ層とし、かつ燐含有半導体層をＧａＩｎＰ層とすることができる。これにより光ファイバ通信で使用する波長領域（１．３ミクロンおよび１．５５ミクロン）をカバーすることができる。また、上記の基板をＩｎＰ基板とし、上記の窒素含有半導体層をＧａＩｎＮＡｓ層またはＧａＩｎＮＡｓＳｂ層とし、かつ燐含有半導体層をＩｎＰ層とすることができる。これによって、近赤外域の長波長側に相当するバンドギャップエネルギを持つ活性層または受光層を、水素濃度が低い状態で得ることができ、また反射層または窓層を結晶性の良い状態で得ることができる。

上記の半導体素子を半導体レーザとすることができる。これによって、光ファイバ通信で使用する波長領域（１．３ミクロンおよび１．５５ミクロン）の光の発振を行うことができる。

上記の半導体素子をフォトダイオードとすることができる。これによって、近赤外域の長波長域に相当する２．０〜３．０ミクロンの波長の光の受光を行うことができる。

本発明の半導体素子およびその製造方法によれば、窒素を含む活性層または受光層と、燐を含む半導体層とを備える半導体素子を、燐による上記要因によって生産能率を阻害されることなく製造することができる。

（実施の形態１）
図１は、本発明の実施の形態１における半導体素子の半導体積層体１０を示す断面図である。図１において、半導体積層体１０は、（基板１／半導体バッファ層２／Ｎ含有半導体層３／Ｐ含有半導体層４）を備える。基板１は、ＩＩＩ−Ｖ族半導体基板、とくにＩｎＰ基板が好ましいが、場合によってはＳｉ基板であってもよい。また、極端な場合、半導体基板でなくてもよい。上記の半導体積層体１０において、Ｎ含有半導体層３の平均水素濃度が、５×１０^１７／ｃｍ^３以下である点に、第１の特徴がある。Ｎ含有半導体層３の結晶欠陥密度を低下させ、より一層良好な品質の光学素子を得るためには、平均水素濃度は２×１０^１７／ｃｍ^３以下とするのがよい。Ｎ含有半導体層３の上記の平均水素濃度を実現するために、そのＮ含有半導体層３をＭＢＥ法で成長する。

また、Ｐ含有半導体層４は、塩化物気相成長（ＣＶＰＥ ：Chloride Vapor Phase Epitaxy）法により成長させる。ＣＶＰＥ法の詳しい説明はこの後に行うが、塩化物の分解の際に生じる塩素がＰ含有半導体層４中に取り込まれるため、Ｐ含有半導体層４の塩素濃度は、Ｎ含有半導体層３のそれより高くなる。このように、Ｐ含有半導体層４の塩素濃度がＮ含有半導体層３のそれより高くなる点が、第２の特徴である。しかし塩素濃度が高くなりすぎると、Ｐ含有半導体層４の結晶欠陥密度および結晶純度を劣化させるので、塩素濃度は低いほうが好ましい。しかし、ＣＶＰＥ法以外で水素濃度を低く保ち、かつＰ特有の成膜チャンバ内壁付着の弊害のない生産効率の良い成膜法はないので、ＣＶＰＥ法を用いる。

Ｐ含有半導体層４の塩素濃度に歯止めをかけるため、基板１にＩＩＩ−Ｖ族半導体基板を用いる場合、その基板面方位は（１００）面から２°オフのものを用いることが望ましい。ＩＩＩ−Ｖ族半導体基板の面方位が（１００）面から２°オフしたものを用いたとき、塩素の取り込みが抑制されることは、本発明者らによって見出された現象である（非特許文献１）。このＩＩＩ−Ｖ族半導体基板の面方位が（１００）面から２°オフしたものであることが、第３の特徴である。

図２は、上記の半導体素子の製造方法を説明するための図である。まず基板１の準備（図２のステップＳ1）であるが、とくに後の成膜法にＣＶＰＥ法を用いるので、ＩＩＩ−Ｖ族半導体基板の面方位が（１００）から２°オフのものを用いるのがよい。しかし、エピタキシャル成長が得られるのであれば、他の基板を用いることもできる。基板１上にバッファ層２を設ける場合の成膜法は、どのような方法によってもよいが、ＯＭＶＰＥ法による場合で、かつ窒素を含むバッファ層の場合には、上述のように水素濃度が高く、成膜中または成膜後に水素の供給源として機能するので、成膜後に脱水素の熱処理（アニール）をしておくのがよい。ＭＢＥ法でバッファ層２を形成する場合には、バッファ層２が窒素を含んでいても、脱水素熱処理は不要である。

受光層または活性層となるＮ含有半導体層３の成膜は、ＭＢＥ法によって行う（ステップＳ2）。ＭＢＥ法によれば、水素濃度の低いＮ含有半導体層３を得ることができる。ＭＢＥ法の詳細な説明はこの後、行う。ＭＢＥ法の後で、より確実に水素濃度を低くするために、脱水素熱処理（６００℃〜８００℃）を行ってもよい（図２参照）。次いで、Ｎ含有半導体層３上に、ＣＶＰＥ法によってＰ含有半導体層４を成長する（ステップＳ3）。ＣＶＰＥ法によれば、Ｐに起因する生産能率の阻害要因を避けることができる。そして、ＣＶＰＥ法の代わりにＯＭＶＰＥ法を用いた場合における水素の大量発生、およびその水素の活性層または受光層へのなだれ込みを防止することができる。Ｐ含有半導体層４における塩素濃度の増大は、上記のＩＩＩ−Ｖ族半導体基板の面方位を（１００）から２°オフの基板を用いることにより、抑制することができる。

図３は、ＭＢＥ法の成膜装置の一例を示す模式図である。基板を含む積層体１０は、基板回転加熱機構に取り付けられ、加熱され回転状態とされる。成膜には、半導体層を構成する元素に対応して蒸発源の分子線セルが配置されており、ＧａＩｎＮＡｓＳｂ層の場合には、Ｉｎ、Ｇａ、ＡｓおよびＳｂの各分子線を出射する分子線セルが、各別に配置されている。図３では、分子線セルは、ガスセル３１を含んで３つ示されているが、何個か省略されている。

化学組成や成膜速度の調整のために、セルシャッタや基板シャッタの開閉を調整するが、その制御のために附属する計算機が用いられる。基板温度等は、パイロメータによって測定される。ＲＨＥＥＤ(reflection high electron energy diffraction)観察のために、電子が浅い入射角度で積層体１０に入射するようにＲＨＥＥＤ電子銃が配置され、その回折像を得るための蛍光スクリーン（ＲＨＥＥＤスクリーン）およびその回折像を撮像するカメラが回折方向位置に設けられる。ＲＨＥＥＤは、積層体１０の結晶性の評価、成膜素過程の把握等のために用いられる。また、質量分析装置、ビームモニタなどの観察装置が取り付けられている。分子線などのうちで積層体１０に組み込まれなかったものの大半は、成膜装置の内壁に付着する。また、液体窒素シュラウドは、分子線が衝突して発生した不純物の吸着などのために用いられる。成膜装置内は、ゲートバルブを介在させて真空排気系と連通している。

ＧａＩｎＮＡｓＳｂ層３を形成する際に、窒素（Ｎ）を導入するために、窒素ガスをガスラインに供給し、窒素プラズマセル３１で窒素の励起状態を得て、この励起状態の窒素分子線を積層体１０に照射する。窒素ガスおよび他の原料を、窒素プラズマセル３１および他のセルで励起する際、原料ガス中の水分または装置内に浮遊する水蒸気が、各セルによって励起されて、各セルから積層体１０へと運ばれ、結晶層中に混入する。水素のＧａＩｎＮＡｓＳｂ層３への混入は、Ｎ含有ＩｎＧａＡｓ系層の成長初期段階に限定される。すなわち膜厚２μｍ〜３μｍのＮ含有ＩｎＧａＡｓ系層の下面から０．５μｍ以下の厚み範囲に限定される。

ＭＢＥ法によりＮ含有半導体層を形成した後、脱水素熱処理を行なうと、下面側の水素高濃度層の水素濃度ピーク値は２×１０^１８個／ｃｍ^３以下、フラット濃度部の水素濃度は１．５×１０^１７個／ｃｍ^３以下となり、また、Ｎ含有半導体層３における平均水素濃度は２×１０^１７個／ｃｍ^３以下となる。脱水素熱処理を行なわない場合であっても、上記の製造方法によれば、Ｎ含有半導体層３における平均水素濃度は５×１０^１７個／ｃｍ^３以下とすることができる。この結果、脱水素熱処理を行うほうが好ましいが、脱水素熱処理を行わない場合であっても、欠陥密度の低いＮ含有半導体層３を得ることができ、暗電流等が抑制され、感度のよい半導体素子またはフォトダイオード等を、容易に得ることができる。

図４は、ＣＶＰＥ法の成膜装置を示す図である。Ｇａ源およびＩｎ源には金属Ｇａおよび金属Ｉｎをそれぞれ用い、またＰ源およびＡｓ源には三塩化燐（ＰＣｌ_３）および三塩化砒素（ＡｓＣｌ_３）をそれぞれ、水素や窒素でバブリングさせて気化させて用いる。抵抗加熱炉は、ガリウムメタルやインジウムメタルの金属源側を高温域とし、基板を含む積層体１０の側をそれより低温にしておく。不純物の種類によるが、不純物源は中間域に配置してもよいし、キャリアガスの水素または窒素に含ませてもよい。操業に際し、ガリウムメタルまたはインジウムメタルの融液に、上記気化したＰＣｌ_３、ＡｓＣｌ_３およびＨ_２（またはＮ_２）を吹きつけて反応させる。そして、ＧａやＩｎを、ＩｎＣｌやＧａＣｌなどの塩化物にして輸送し、低温に維持された積層体１０のＮ含有半導体層３（図４に図示せず）の上に、目的とする組成のＰ含有半導体層４（図４に図示せず）を積層する。

図４では、加熱装置は抵抗加熱炉を例示するが、高周波加熱を用いることもできる。成膜チャンバともいうべき反応管には、高純度石英管を用いるのがよい。Ｇａ、Ｉｎなどの金属源は石英ボート中に入れておく。Ｇａ源およびＩｎ源の温度は９００℃〜８００℃にして、基板を含む積層体１０が位置する範囲の温度は８００℃〜７００℃とする。ＰＣｌ_３およびＡｓＣｌ_３は室温付近で液体であるので、容器を水槽中の置き、水槽の温度を制御することにより蒸気圧の制御をする。キャリアガスの水素もしくは窒素またはこれらの混合ガスが、ＰＣｌ_３、ＡｓＣｌ_３中をバブルするような構造の容器を用いるので、ＰＣｌ_３、ＡｓＣｌ_３の温度およびキャリアガスの流量を変えることにより、キャリアガス中のＰＣｌ_３、ＡｓＣｌ_３の濃度を制御することができる。排気ガスには有毒物質が含まれるので、排気系統には、液体窒素の低温とラップと、硝酸を入れたトラップを配置する。

上記の成膜反応では、ＰＣｌ_３の生成熱は非常に大きいため、エピタキシャル成長を行う低温域で、燐が石英反応管の内壁に多量に付着することはない。このため、半導体素子の量産を行っても石英反応管の内壁に付着した燐の要メンテナンス性は生じにくい。また、たとえ内壁に付着した燐が不具合を生じる場合でも、石英反応管を交換すればよいので、メンテナンスの工数は非常に小さく、そのメンテナンスのために半導体素子の生産がストップすることはない。したがって、ＣＶＰＥ法では、Ｐによる生産能率の阻害要因は除くことができる。水素をキャリアガスに用いる場合、Ｐ含有半導体層４の水素含有率がある程度高くなることは避けられないが、ＯＭＶＰＥ法によるＰ含有半導体層４の水素含有率ほど高くならず、また窒素ガスを混合させた水素ガス＋窒素ガスの混合ガスまたは窒素ガスを用いることにより、水素含有率を低下させることができる。

（実施の形態２）
図５は、本発明の半導体素子である半導体レーザの積層体１０を示す断面図である。また図６は、図５に示すＮ含有半導体層３の拡大図である。図５に示す半導体積層体１０は、（Ｓｉドープのｎ型ＧａＡｓ基板１／ｎ型ＧａＩｎＰクラッド層２／Ｎ含有半導体層３／ｐ型ＧａＩｎＰクラッド層（Ｐ含有半導体層）４／ＧａＡｓコンタクト層５）の構成からなる。Ｎ含有半導体層３は、図６に示すように、半導体レーザの活性層を構成し、（ＧａＡｓ／ＧａＩｎＮＡｓ／ＧａＡｓ／ＧａＩｎＮＡｓ／ＧａＡｓ）の構造を有する。活性層の幅Ｗは１．３μｍであり、Ｇａ_１−ｘＩｎ_ｘＮ_ｙＡｓ_１−ｙの化学式において、Ｉｎ組成ｘは０．３であり、Ｎ組成ｙは０．０１である。上記のように、量子井戸構造のように断続的にＮを含む部分が配置された量子井戸構造であっても、Ｎ含有半導体層３と呼ぶ。

次に図５および図６の半導体積層体１０の製造方法について、説明する。ｎ型ＧａＡｓ基板（厚み４００μｍ）１上に、ｎ型ＧａＩｎＰクラッド層（厚み１．５μｍ）２をＯＭＶＰＥ法で成長する。その後、ＭＢＥ法により、（ＧａＩｎＮＡｓ／ＧａＡｓ）の２重量子井戸活性層３を成長する。２重量子井戸活性層の具体的構成は、（ノンドープＧａＡｓ（厚み１４０ｎｍ）／ノンドープＧａＩｎＮＡｓ（厚み７ｎｍ）／ノンドープＧａＡｓ（厚み８ｎｍ）／ノンドープＧａＩｎＮＡｓ（厚み７ｎｍ）／ノンドープＧａＡｓ（厚み１４０ｎｍ））とする。この活性層を、１．３μｍ幅Ｗでメサ型にエッチングして、その上に、ｐ型ＧａＩｎＰクラッド層（厚み１．５μｍ）４、ｐ型ＧａＡｓコンタクト層（厚み０．３μｍ）５をクロライドＶＰＥ法で成長する。この後、図示していない配線回路等と電気的接続をとり、半導体レーザへと加工する。

上記のように、図５および図６に示す半導体レーザでは、活性層３はＭＢＥ法で製造され、またｐ型ＧａＩｎＰクラッド層４はＣＶＰＥ法で製造される。このため、Ｐに起因する量産性阻害を受けることなく、水素濃度の低い、したがって優れた結晶性の活性層を得ることができる。この結果、たとえば発振閾値電流が低い半導体レーザを得ることができる。

（実施の形態３）
図７は、本発明の実施の形態３における半導体素子であるフォトダイオードの積層体１０を示す図である。この積層体１０は、つぎのような化合物半導体層で形成されている。
積層体１０：（ＩｎＰ基板１／ｎ^＋ＩｎＧａＡｓバッファ層２／ＧａＩｎＮＡｓ受光層３／ＩｎＰ窓層４）
各層の厚みは、大雑把に、ＩｎＧａＡｓバッファ層２は１μｍ〜２μｍ程度、Ｎ含有半導体層であるＧａＩｎＮＡｓ受光層３は２μｍ〜３μｍ、ＩｎＰ窓層４は０．５μｍ〜１．５μｍである。フォトダイオードの場合には、ＩｎＰ窓層４上にマスクパターン６を設け、ｐ型不純物をＩｎＰ窓層４を通して、ＧａＩｎＮＡｓ受光層３に届くように導入して、ｐｎ接合またはｐｉｎ接合を形成する。上記のｐ型不純物の導入は、通常、Ｚｎの拡散導入によって行う。その後、ＩｎＰ窓層４のｐ型領域上にオーミック接触のｐ部電極１２を、またＩｎＰ基板１またはＩｎＧａＡｓバッファ層２にオーミック接続するｎ部電極１１をそれぞれ形成する。

具体的には、たとえば面方位（１００）から２°オフの半絶縁性ＩｎＰ基板（厚み３５０μｍ）の上に、ｎ型ＩｎＧａＡｓバッファ層（厚み１μｍ）およびノンドープＧａＩｎＮＡｓ受光層（厚み３μｍ）をＭＢＥ法により成長する。その上に、ノンドープＩｎＰ窓層（１．５μｍ）をＣＶＰＥ法で成長する。この後、配線回路等と電気的接続をとり、フォトダイオードに加工する。上記のフォトダイオードでは、上述の成膜法の使い分けにより、ＧａＩｎＮＡｓ受光層３における水素濃度は低く、かつＰに起因する生産能率の阻害要因も働かない。

（実施例１）
実施の形態２で説明した製造法にしたがって、図５および図６に示す半導体レーザを製造して試験体とした。この半導体レーザの試験体について、レーザ発振電流の閾値を求めた。結果を図８に示す。図８によれば、レーザ発振の中心波長λ_ｐは１３０８ｎｍであり、急峻度が高く、バックグランドの雑音は十分低かった。また、発振閾値電流Ｉ_ｔｈは１５．６ｍＡであり、十分低い値であった。また、電流当たりのレーザ発振の光学出力の上昇率は十分高かった。

（実施例２）
実施の形態３で説明した製造法にしたがって、図７に示すフォトダイオードを製造し、本発明例の試験体とした。また、比較のために、ＩｎＰ窓層４のみをＯＭＶＰＥ法で成長した比較例の試験体を製作した。上記本発明例および比較例の試験体について、ＩｎＰ窓層４の成長前後のＧａＩｎＮＡｓ受光層３中の水素濃度をＳＩＭＳ(Secondary Ion Mass Spectroscopy)分析により求めた。

結果を図９に示す。比較例では、ＩｎＰ窓層をＯＭＶＰＥ法で成長した後の水素濃度は、１×１０^１８／ｃｍ^３に近い高濃度となっていて、受光層の純度が低下していた。これに対して、本発明例では、２×１０^１７／ｃｍ^３以下の水素濃度が得られる。その結果、本発明例のフォトダイオードでは、１μＡ以下の暗電流が得られた。一方、ＩｎＰ窓層をＯＭＶＰＥ法で成長した後の水素濃度は、上記のように、１×１０^１８／ｃｍ^３に近い高濃度であり受光層の純度が低下したため、暗電流は１０ｍＡであった。すなわち、本発明例のフォトダイオードでは、比較例のフォトダイオードに比べて、４桁低い暗電流とすることができた。

上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。

本発明の半導体素子およびその製造方法によって、Ｐが成膜装置の内壁に付着することに起因する生産性阻害要因を回避しながら、活性層または受光層を構成するＮ含有半導体層の水素濃度を低くできる。この結果、暗電流が低く、また発振閾値電流が低い、高品質のフォトダイオードまたは半導体レーザを良好な経済性で量産することができる。

本発明の実施の形態１における半導体素子の積層体を示す断面図である。 図１の半導体素子の積層体の製造プロセスを説明する図である。 ＭＢＥ法の成膜装置の一例を説明するための断面図である。 ＣＶＰＥ法の成膜装置の一例を説明するための断面図である。 本発明の実施の形態２における半導体素子である半導体レーザの積層体を示す断面図である。 図５の半導体レーザのＮ含有半導体層の拡大図である。 本発明の実施の形態３における半導体素子であるフォトダイオードの積層体を示す断面図である。 本発明の実施例１における本発明例のレーザ発振の光学出力と電流との関係を示す図である。 本発明の実施例２における本発明例と比較例の水素濃度の厚み方向分布を示す図である。

符号の説明

１ 基板（ＩｎＰ基板、ＧａＡｓ基板）、２ バッファ層またはクラッド層、３ Ｎ含有半導体層（ＧａＩｎＮＡｓ層）、４ Ｐ含有半導体層（窓層またはクラッド層）、５ ＧａＡｓコンタクト層、６ ＳｉＮ保護膜（マスクパターン）、１０ 半導体素子の積層体、１１ ｎ部電極、１２ ｐ部電極、３０ ＭＢＥ法成膜装置、３１ 窒素プラズマセル。

Claims (9)

1. 基板上に、窒素を含むＩＩＩ−Ｖ族化合物半導体層を、ＭＢＥ法により成長する工程と、
   前記窒素を含むＩＩＩ−Ｖ族化合物半導体層上に、燐を含むＩＩＩ−Ｖ族化合物半導体層を、塩化物気相成長法により成長する工程とを備えることを特徴とする、半導体素子の製造方法。
2. 前記基板にＩＩＩ−Ｖ族化合物半導体基板を用い、該ＩＩＩ−Ｖ族化合物半導体基板の面方位を（１００）面から２°±０．２°傾斜したものとすることを特徴とする、請求項１に記載の半導体素子の製造方法。
3. 前記塩化物気相成長法による燐を含むＩＩＩ−Ｖ族化合物半導体層の成長に際し、キャリアガスに窒素ガスを用いることを特徴とする、請求項１または２に記載の半導体素子の製造方法。
4. 請求項１〜３のいずれかに記載の半導体素子の製造方法で製造された半導体素子。
5. ＩＩＩ−Ｖ族化合物半導体基板と、
   前記ＩＩＩ−Ｖ族化合物半導体基板上に位置し、窒素を含むＩＩＩ−Ｖ族化合物半導体層と、
   前記窒素を含むＩＩＩ−Ｖ族化合物半導体層上に位置し、燐を含むＩＩＩ−Ｖ族化合物半導体層とを備え、
   前記ＩＩＩ−Ｖ族化合物半導体基板が（１００）面から２°±０．２°傾斜しており、
   前記窒素を含むＩＩＩ−Ｖ族化合物半導体層の平均水素濃度が５×１０^１７個／ｃｍ^３以下であることを特徴とする、半導体素子。
6. 前記基板がＧａＡｓ基板であり、前記窒素を含むＩＩＩ−Ｖ族化合物半導体層がＧａＩｎＮＡｓ層またはＧａＩｎＮＡｓＳｂ層であり、かつ前記燐を含むＩＩＩ−Ｖ族化合物半導体層がＧａＩｎＰ層であることを特徴とする、請求項４または５に記載の半導体素子。
7. 前記基板がＩｎＰ基板であり、前記窒素を含むＩＩＩ−Ｖ族化合物半導体層がＧａＩｎＮＡｓ層またはＧａＩｎＮＡｓＳｂ層であり、かつ前記燐を含むＩＩＩ−Ｖ族化合物半導体層がＩｎＰ層であることを特徴とする、請求項４または５に記載の半導体素子。
8. 前記半導体素子が半導体レーザであることを特徴とする、請求項４〜６のいずれかに記載の半導体素子。
9. 前記半導体素子がフォトダイオードであることを特徴とする、請求項４、５、７のいずれかに記載の半導体素子。
   

Images