JP2006140601A - 画像処理装置及び画像処理装置の制御方法 - Google Patents

画像処理装置及び画像処理装置の制御方法 Download PDF

Info

Publication number
JP2006140601A
JP2006140601A JP2004326584A JP2004326584A JP2006140601A JP 2006140601 A JP2006140601 A JP 2006140601A JP 2004326584 A JP2004326584 A JP 2004326584A JP 2004326584 A JP2004326584 A JP 2004326584A JP 2006140601 A JP2006140601 A JP 2006140601A
Authority
JP
Japan
Prior art keywords
image processing
image
unit
data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004326584A
Other languages
English (en)
Other versions
JP2006140601A5 (ja
Inventor
Daisuke Matsunaga
大佑 松永
Yasuki Nakajima
康喜 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004326584A priority Critical patent/JP2006140601A/ja
Priority to US11/268,255 priority patent/US7565011B2/en
Publication of JP2006140601A publication Critical patent/JP2006140601A/ja
Publication of JP2006140601A5 publication Critical patent/JP2006140601A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

【課題】 同一の画像処理を行う複数の分割された画像データの処理を並行して行うことを可能とするとともに、回路規模の増加を抑えることで、コストアップ及び低消費電力化を達成可能な画像処理装置を提供する。
【解決手段】 パケットデータが画像処理を行うものである場合、CPUはヘッダ変換部1703へパケットデータを転送する(S903)。ヘッダ変換部1703では、制御部1702に対して使用可能な再構成可能回路があるかどうかを問合せる。制御部1702は保持する管理テーブル1600から使用可能な再構成可能回路を検索し(S904)、必要なIP機能数と同数の再構成可能回路を予約するとともに再構成可能回路をそれぞれ、ヘッダ情報のIPIDが示すIP機能を処理する回路に再構成するよう、当該再構成可能回路に対して指示を行い、管理テーブル更新とヘッダ変換を実行する。
【選択図】 図9

Description

本発明は、入力した画像データに対して所定の画像処理を行う画像処理部を有する画像処理装置及び画像処理装置の制御方法に関する。
複写機、FAX、プリンタ等の機能を兼備えるデジタル複合機(マルチファンクションペリフェラル、以下MFP)が広く利用されている。MFPにおいて、スキャナ部やプリンタ部等による入出力動作、ネットワークや通信回線との接続機能、画像データの画像処理機能等の動作、そしてそれらを組み合わせた動作等は、システム全体を制御する制御部(CPU)によって制御されている。
また、MFPは通常、入力した画像データに対して、例えば、解像度変換、2値化、回転処理、色変換等様々な画像処理を施すための複数の画像処理(Image Processing)機能を有する画像処理部を備えている。MFPの動作を高速化するために、これらの多様な画像処理の並列処理に関する様々な発明が提案されている。例えば、特許文献1に開示の複写機においては、ページ単位の画像データを所定のサイズの画像データに分割しておき、分割された画像データ単位で画像処理を行う画像処理装置が考案されている。
さらに詳細に説明すれば、この分割された画像データには、画像処理情報を記載したヘッダ情報が付加されている。当該画像処理情報(ヘッダ情報)には、装置の識別情報が処理を行う装置の順番に従って先頭から順に記載されており、これに従って分割された画像データが各画像処理モジュールを転送され、一連の画像処理を、CPUにかかる負荷を大きくすることなく実行するものである。
また、別の効果として、異なる画像処理を行う複数の分割された画像データの画像処理を並行に実施することが可能であることが述べられている。
特開2002−8002号公報
しかしながら、特許文献1の画像処理装置においては、異なる画像処理を行う複数の分割された画像データの処理は並行して行うことができるが、同一の画像処理を行う複数の分割された画像データの処理を並行して行うことはできない。
例えば、特許文献1に記載されている実施の形態においては、分割された画像データに対する画像処理機能部として、色空間変換機能部、解像度変換機能部、2値化機能部、回転機能部の各1つずつ計4つの画像処理モジュールを有している。ここで、当該実施の形態において、色空間変換のみを行う分割画像データと、解像度変換のみを行う分割画像データは、各モジュールを同時動作させることで、並列に処理を行うことが可能であるが、色空間変換のみを行う複数の分割画像データに関しては、色空間変換機能部のモジュールが1つしか存在しないため、並列に処理を行うことができない。
通常、ページ単位の画像データを分割して生成した複数の分割画像データに対して行う画像処理は、同一の処理である場合が多い。そのため、特許文献1において1ページ分の画像データを画像処理する場合、分割画像データを並列的に処理することが不可能であり、処理に多くの時間が消費されてしまうといった問題点があった。
また、容易に想像できる前記課題の解決方法としては、各画像処理機能部のモジュールを複数備えておき、同時動作させることで処理の並列性を高める方法があるが、回路規模が増大し、それに伴うコストアップが発生してしまうため、根本的な解決策とはなっていない。
本発明は、上述した問題点を、下記の手段によって解決するために為されたものである。すなわち、請求項1記載の画像処理装置は、再構成可能な回路を2つ以上用い、画像データに対して複数種別の画像処理を行うことが可能な画像処理部を有する画像処理装置であって、入力された画像データを所定の大きさの領域画像に分割する分割手段と、当該画像データに対して施す画像処理の種別情報を前記領域画像に付加したデータを生成するデータ生成手段と、前記画像処理部の回路構成及び動作状態を管理し、前記再構成可能な回路の少なくとも1つを前記種別情報に基づいて当該画像処理を実行可能な回路に再構成する指示を行う管理手段と、前記管理手段によって指示された前記回路に前記領域画像を転送するよう、前記データ生成手段で生成されたデータの種別情報を、当該回路を指定する指定情報に変換する変換手段と、を有するものである。
また、請求項7記載の画像処理装置の制御方法は、再構成可能な回路を2つ以上用い、画像データに対して複数種別の画像処理を行うことが可能な画像処理部を有する画像処理装置の制御方法であって、入力された画像データを所定の大きさの領域画像に分割する分割ステップと、当該画像データに対して施す画像処理の種別情報を前記領域画像に付加したデータを生成するデータ生成ステップと、前記画像処理部の回路構成及び動作状態を管理し、前記再構成可能な回路の少なくとも1つを前記種別情報に基づいて当該画像処理を実行可能な回路に再構成する指示を行う管理ステップと、前記管理ステップによって指示された前記回路に前記領域画像を転送するよう、前記データ生成ステップで生成されたデータの種別情報を、当該回路を指定する指定情報に変換する変換ステップと、を有するものである。
本発明によれば、同一の画像処理を行う複数の領域画像データを並列に処理することが可能となり、回路規模の増加を抑えることでコストアップや消費電力を増加させることなく処理に消費する時間を短縮化することができる。
(実施例1)
以下、図面を参照して本発明を実施するための最良の形態を説明する。
本発明の画像処理装置を適用可能なMFP(Multi Function Peripheral)のブロック図を図1に示す。本実施の形態で説明するMFPは、FAX、プリンタ、複写機の機能を兼ねており、カラー画像データの処理が行えるものとするが、モノクロ画像データのみを扱えるMFPに対しても、本発明は適用可能である。
まず、図1に示すブロック図を用いて、本実施の形態におけるMFPの全体構成を説明する。CPU101はスキャナ部やプリンタ部等の画像入出力装置、画像処理部や通信機能部等といったMFPの機能全体を制御する。さらにCPU101は後述するパケットデータの生成処理も行う。ROM102はMFPの動作プログラム等が格納されている。RAM103はMFPが動作するためのワークエリアとして利用され、後述のタイル化された画像データが格納される。
画像処理部104はパケットデータに対して色空間変換、解像度変換、2値化、回転等様々な画像処理を行うための複数の画像処理(Image Processing)機能部を備えている。
操作部105はユーザに対してMFPの状態や設定情報を表示し、ユーザの操作命令をCPU101に転送する。
スキャナ部106は画像を読み取り、画像データを発生させる画像読み取り装置である。スキャナ部106は、原稿からの反射光を集光するレンズ、光を入力して電気信号に変換するCCDセンサ、アナログ信号処理部、アナログ・デジタル変換部等(図示せず)を備える。
スキャナ部106は、画像データをスキャナI/F(インターフェイス)部107へ出力する。スキャナI/F部107はスキャナ部106から入力された画像データに対して、空間フィルタ処理や入力色空間変換等様々なスキャナ画像処理を行う。また、ページ単位で得た画像データを複数のタイル画像データ(後述)に分割し、画像処理部104に出力する。
プリンタI/F部108は画像処理部104から出力された画像データに対して、像域(オブジェクト)処理、スムージング等のプリンタ画像処理を行う。また、複数のタイル画像データをページ画像データに合成してプリンタ部109に出力することもできる。プリンタ部109はスキャナI/F部108から出力された画像データに基づいて印刷媒体に画像形成を行う。プリンタ部109は、例えばレーザビームプリンタやLEDプリンタ等のプリンタ装置であり、レーザビームプリンタの場合は、半導体レーザを備えた露光制御部、画像形成部、転写紙の搬送制御部等(図示せず)により構成される。
これら、スキャナ部106、スキャナI/F部107、プリンタI/F部108、プリンタ部109への動作指示は、CPU101により画像処理部104を介して行うことができる。
FAX機能部110は操作部105での設定情報に基づき通信回線を介して画像データを送受信し、所定のファックス処理を行う。ネットワーク部111は、LAN等を介してPCや他のMFPといったネットワーク上の様々な機器を接続する。
次に画像処理部104の詳細について、図2に示すブロック図を用いて説明する。クロスバースイッチ201は画像処理部104内の各IP機能部やスキャナI/F部107やプリンタI/F部108を相互に接続し、画像データの自由な転送を実現するスイッチである。
再構成可能回路部202〜205は再構成可能回路管理部206からの信号によって、複数あるIP(画像処理)機能のうち1つの機能をもつ回路構成に再構成される。
ここで、回路の再構成が可能なデバイスの例として、従来はFPGA(Field Programmable Gate Array)が知られていたが、近年では、1内部クロック〜数十内部クロックの時間で、より短時間に回路の再構成を行うことのできるRCP(Re−Configurable Processor)が開発されている。RCPはFPGAよりも集積度が高く、高度な処理を実現できるだけでなく、FPGAよりもはるかに高速な動作・再構成が可能である。本発明では、画像処理における処理時間を低減することを目的としているため、本実施形態では再構成可能回路部202〜205に当該RCPを用いるものとする。
また、本実施の形態における再構成可能回路部202〜205は、色空間変換機能、解像度変換機能、2値化機能、回転機能の4つのIP機能を実行可能な画像処理回路に再構成されるものとする。すなわち、再構成可能回路部202〜205は、前記IP機能のうち、任意の1つの機能を、それぞれ独立に実現することが可能である。当然ながら、あるIP機能として構成された後、別のIP機能として再構成が可能である。
色空間変換機能は、入力された画像データに対し、RGB色空間を第2の色空間であるCMYK色空間に変換するような色変換を行う。
解像度変換機能は、入力された画像データの解像度変換を行う。本実施の形態において、スキャナ部106で読み取られた画像データの解像度は600×600dpiであるとする。この画像データを目的に応じて例えば100×200dpiといった解像度に変換する。
2値化機能は、文字或いは写真といった画像データの種類などに応じて、単純2値化方法やディザ処理、誤差拡散法などの既知の2値化方法により入力画像データの2値化を行う。
回転機能は、入力された画像データを例えば90°、180°、270°といった角度で回転させる。本実施例ではこの4つ機能を画像処理部104で実行するものとして説明するが、他のIP機能であってもよい。
再構成可能回路管理部206は、再構成可能回路202〜205を管理する部分である。再構成可能回路管理部206は、画像処理するパケットデータ(後述)が入力されると、未使用の再構成可能回路を検索する。再構成可能回路管理部206は、未使用の再構成可能回路を発見すると、発見した再構成可能回路をパケットデータのヘッダに記載された画像処理回路として動作するよう、再構成指示を送る。それとともに、当該再構成された再構成可能回路にパケットデータが転送されるよう、ヘッダを書き換える。再構成可能回路管理部206の詳細な管理フロー及び処理フローは後述する。
次に本実施の形態で用いられるパケットデータとその生成方法について説明する。
図3に本実施例におけるパケットデータの形式を示す。パケットデータ300はヘッダ301とタイル画像データ302で構成される。ここで、タイル画像データとは、縦方向と横方向に対して所定の画素の大きさを有する矩形領域からなる画像データのことである。タイル画像データ302は予めRAM103に格納されている。
ヘッダ301は、前述したように、再構成可能回路206によって書き換えられるため、画像処理部104内で閉じた処理を行っている場合とそうでない場合で、記載されている内容は異なる。前者の場合、ヘッダ301には、画像処理を行う順番に従って、再構成可能回路のモジュールIDと、当該再構成可能回路で実行されるそれぞれのIP機能での処理内容等の画像処理情報が記載されている。
一方、後者の場合、ヘッダ301には、画像処理の種別やその順序と、それぞれのIP機能での処理内容等の画像処理情報が記載されている。ここで、IP機能での処理内容等の画像処理情報とは、例えば、IP機能の1つである回転機能においては、90°、180°、270°のいずれの角度で回転を行うかということを示す情報を指している。
次に、パケットデータ300の生成の手順について、例としてスキャナ部106により読み取られたページ単位の画像データをRAM103に格納する場合を用いて、図4に示すフローチャートで簡単に説明する。
まず、ユーザが操作部105で画像読み取り処理に関する設定を行う(S401)。設定終了後、ユーザは読み取り開始命令を出し、これを受けたCPU101は、スキャナ部106に原稿の読み取りを開始させる(S402)。スキャナ部106で生成されたページ単位の画像データはスキャナI/F部107に入力され、スキャナI/F部107は、CPU101の指示に基づき、ページ画像データを所定のサイズ単位で分割し、タイル画像データを生成する(S403)。
ここで、ステップS403の生成処理を詳細に説明する。図5に示すように、ラスター画像データとしてスキャナ部106から入力された1ページの原稿500が、複数の矩形領域(Tile)に分割される。各矩形領域は縦32画素、横32画素の大きさを有しており、領域毎にタイル画像データが生成される。ここで、A4サイズの原稿をスキャナ部106により600×600dpiの解像度で読み取り、32×32画素のサイズで分割したとすると、A4サイズの原稿から34320個のタイル画像データが生成される。
また、タイル画像生成においては、読み取り解像度や画像処理の都合に応じて、CPU101がスキャナI/F部107に対して設定を行うことで、タイル画像を扱い易い形状や画素数とすることができる。
生成されたタイル画像データは、画像処理部104に入力され、クロスバースイッチ201を介してRAM103へ転送される。そして、各タイル画像データは、識別情報等と共にRAM103上の所定の場所に一時的に格納される(S404)。このとき、タイル画像データの管理テーブルをRAM103内に生成し、格納されているアドレスや識別情報等は一括して管理するようにしてもよい。
CPU101は操作部105で設定された画像処理に関する命令、或いはネットワーク111を介して接続された機器で設定された情報に基づいてヘッダを生成する(S405)。この時に生成されるヘッダには、前述したように、処理を行うIP機能と、それぞれのIP機能での処理内容等の画像処理情報が記載される。ヘッダに記載されるIP機能は、所望となる処理順序で記載されている。
CPU101は、各ヘッダに対応するタイル化された画像データをRAM103から読み出す。そして、読み出したタイル画像データにそれぞれヘッダを付加することで、画像処理部104に送出するパケットデータを生成し、処理が終了する(S406)。
以上、スキャナ部106により画像データを入力した場合を元に、パケットデータの生成を説明したが、画像データの入力先はこれに限ったものではなく、ネットワーク部111やFAX機能部110等から画像データを入力してもよい。
本実施の形態のMFPにおいて、ネットワーク部111及びFAX機能部110は、外部装置等から転送された画像データを入力し、入力した画像データをRAM103に格納することができる。この画像データをタイル画像データとしてRAM103に格納する場合、CPU101が、入力した画像データに対して分割処理を行ってもよい。また、ネットワーク部111及びFAX機能部110が、画像データを入力する際に分割処理を行い、生成したタイル画像データをRAM103に転送するようにしてもよい。
また、本実施の形態のMFPは、HDD(ハードディスクドライブ)等記憶装置(図示せず)、及びHDDとMFPのシステムバスを接続し、HDDへのアクセスと画像データの転送を制御するディスクコントローラ(図示せず)を備えることもできる。この場合も同様に、CPU101が、ディスクコントローラから転送された画像データに対して分割処理を行ってもよいし、ディスクコントローラにおいて画像データの分割処理を行い生成したタイル画像データをRAM103に転送するようにしてもよい。
このように外部装置やHDD等から画像データが入力され、一旦RAM103にタイル画像データが格納されている場合、パケットデータの生成処理は、ステップS405以降から開始されることになる。
次に再構成可能回路部202〜205の内部構成について説明する。各再構成可能回路部で用いているRCPを代表とする再構成可能回路はデバイスとして同一の構成をもつ。また、本実施例における、各IP機能を実行するように再構成されたRCPは、いずれのIP機能に再構成された場合であっても、内部的に以下に示す同一の構成を持つ。ここでは、再構成可能回路を回転機能処理用に構成した時の、再構成可能回路部202の内部構成を図6に示すブロック図を用いて説明する。
入力I/F(インターフェイス)部601はクロスバースイッチ201と接続し、入力されたパケットデータをヘッダとタイル画像データとに分割する。そして、ヘッダをヘッダ解析部602に送り、タイル画像データを回転処理部603に送る。ヘッダ解析部602は入力I/F部601から入力されたヘッダから、IP機能での処理内容等の画像処理情報を抜き出し解析する。ヘッダ解析部602は、画像処理情報の先頭にある情報を回転処理部603の処理内容と判断し、その画像処理内容を回転処理部603に設定する。
後述するように、画像処理内容としてヘッダに記載されているのは回転処理部603が処理動作可能な動作モードのうち、どの動作モードを実行するかを識別するためのモード番号である。また、回転処理部603においてモード番号は回転角度に対応している。そしてヘッダ解析部602は解析後のヘッダ部をヘッダ生成部604に転送する。
回転処理部603はヘッダ解析部602により設定された画像処理内容に従って、入力I/F部601から受け取った画像データ対して回転処理を行う機能である。回転処理部603では、例えば設定された処理内容(モード)により、0°、90°、180°、270°の回転変換を画像データに対して行い、変換後の画像データをデータ選択部605に送る。
ヘッダ生成部604はヘッダ解析部602から入力されたヘッダから、次の画像処理部に入力されるパケットデータのヘッダを作り直す。ヘッダ生成部604は生成したヘッダをデータ選択部605に送る。データ選択部605はヘッダ生成部605からのヘッダと、画像処理機能603から出力された画像データとを合わせ、パケットデータとして出力する。出力I/F部606はクロスバースイッチ201と接続し、クロスバースイッチ201にパケットデータを出力する。
また、回路構成選択信号607は、再構成可能回路管理部206と接続され、再構成可能回路部202を前記4つのIP機能のいずれに再構成するかを指示する信号である。
他の再構成可能回路部203〜205においても、もしくは、再構成可能回路部202〜205に他のIP機能を構成した場合においても、その内部構成は、IP機能の回転処理部603が、それぞれ、色空間変換処理部、解像度変換処理部、2値化処理部に置き換わるのみで同様に説明できる。
次に、本実施例において、図7のフローチャートに示す順番と処理内容(モード)を例として、画像データに対して画像処理を行う場合の画像処理部104の動作を説明する。またこの動作に伴うパケットデータのヘッダの状態変化を、図10を用いて説明する。
図7に示すように、予めRAM103に格納されている画像データ(S701)を解像度変換のモード2(S702)→2値化のモード0(S703)の順に処理して、再びRAM103に書き戻す動作(S704)を行うものとする。
まず、各再構成可能回路におけるIP機能の動作に入る前に、CPU101は予めRAM103に格納されているタイル画像データからパケットデータを生成する。生成されたパケットデータのヘッダ800の詳細を図8に示す。ヘッダ800は、図7に示す画像処理動作のために、どのIP機能を用いるかを表すID(IPID)が記載される第1部分と、そのIP機能でどの様な内容の画像処理動作を行うべきかを表す画像処理のモードを記載する第2部分を一組としたものが、ヘッダの先頭から順番に記載される。本実施例では、IPIDとモードのみを示しているが、必要に応じてデータ長等他の情報をヘッダに加えてもよい。
従って、図7に示す動作を行う場合、第1ヘッダ部801の第1部分、第2部分には、それぞれ最初に処理を行うIP機能である解像度変換のIPID(IP2)及び、解像度変換において行われる画像処理のモード(Mode2)を記載する。第2ヘッダ部802の第1部分、第2部分には、RAMに書き戻すためのIPID(IP0)と動作なしを表す情報(NC)を記載する。第3ヘッダ部803と第4ヘッダ部804には、IPID、モードともに動作なしを表す情報(NC)を記載する。
CPU101は、処理を行うIP機能の順番とそのIP機能での処理内容が記載されたヘッダを有するパケットデータを画像処理部104内の再構成可能回路管理部206に転送する。
ここで、再構成可能回路管理部206について詳細に説明を行う。図15に示すように、再構成可能管理部206はシステムバス側入力I/F部1701、制御部1702、ヘッダ変換部1703、画像処理回路側出力I/F部1704、画像処理回路側入力I/F部1705、システムバス側出力I/F部1706から構成される。
システムバス側入力I/F部1701は、システムバス側からパケットデータを受信すると、ヘッダ部を抽出し、画像処理を行うパケットデータなのか(図8の800参照:IP1〜IP4)、プリント処理を行うパケットデータなのか(図8の805参照:PRT)を判断し、前者であればヘッダ変換部1703へ、後者であれば画像処理回路側出力I/F部1704へパケットデータを転送する。
ヘッダ変換部1703は、制御部1702と通信を行ってヘッダ部を図10のように変換して、画像処理回路側出力I/F部1704へパケットデータを転送する。ヘッダ部の変換は2ステップから成る。まず、ヘッダ800のように、いずれの画像処理を行うかを示すIPIDが記載されていた各ヘッダ部の第1部分を、ヘッダ1000のように、制御部1702によって指定された再構成可能回路のModuleIDに変換する。そして、RAMへの書き戻しを示すヘッダの第2部分には、パケットデータがどの画像のタイル画像なのかを識別するためのPacketIDを付加する。画像処理回路側出力I/F部1704は、受信したパケットデータを、プリンタI/F部107もしくは各再構成可能回路202〜205へ転送する。
画像処理回路側入力I/F部は、クロスバースイッチ201からパケットデータを受信し、第1ヘッダ部の第2部分からPacketIDを抽出する。ただし、プリンタI/F部108から転送されたデータには、有効なPacketIDは記載されていないものとする。そして、当該パケットデータのModuleIDに記載されていた再構成可能回路202〜205を使用可能にして、システムバス側出力I/F部1705にデータを転送する。システムバス側出力I/F部は、システムバスを介して、RAM103にデータを書き戻す。
ここで、制御部1702は、図14のような管理テーブル1600を有している。管理テーブル1600は、複数の再構成可能回路202〜205がどのパケットの処理に用いられているのかを示す使用状況と、各再構成可能回路の構成状況とを管理するテーブルである。制御部1702は、この管理テーブル1600に基づいて、ヘッダ変換部1703への指示と再構成可能回路202〜205への指示を行う。
具体的に例示した管理テーブル1600は、再構成可能回路で処理中のパケットはPacket1とPacket2の2つであることを示している。Packet1は再構成可能回路202を解像度変換回路(IP2)に再構成して処理されている。また、Packet2は再構成可能回路203と205をそれぞれ解像度変換回路(IP2)と2値化回路(IP3)に再構成して処理されていることがわかる。
また、再構成可能回路204上には色空間変換回路(IP1)が構成されているが、この時点ではパケットの処理に使用されていないことがわかる。
再構成可能回路管理部206におけるパケットデータの処理フローについて、フローチャート図9、図16に従って説明する。
まず、システムバス側入力I/F部1701にパケットデータが入力された場合について、図9のフローチャートに基づいて説明する。これらの制御はCPUによって行われるものとする。
パケットデータが入力されると(S901)、受信したパケットデータが、画像処理を行うものかどうか、すなわち、ヘッダの第1ヘッダ部801の第1部分がIP機能処理を表すIP1〜IP4のいずれかであるかどうかをCPUが判断する(S902)。
パケットデータがIP機能処理を行うものではない場合、すなわち、ヘッダ805のように、ヘッダの第1ヘッダ部がプリンタI/Fへの転送を表すPRTである場合、CPUはそのまま画像処理回路側I/F部にパケットデータを転送し、クロスバースイッチを介してプリンタI/F部107にパケットデータを転送する。
ヘッダ800のようなヘッダが付加され、パケットデータが画像処理を行うものである場合、CPUはヘッダ変換部1703へパケットデータを転送する(S903)。ヘッダ変換部1703では、制御部1702に対して使用可能な再構成可能回路があるかどうかを問合せる。制御部1702は保持する管理テーブル1600から使用可能な再構成可能回路を検索する(S904)。
ここで、再構成可能回路検索ステップS904を詳細に説明する。まず、ヘッダ変換部1703または制御部1702はヘッダの第1部分から、パケットデータが何種類のIP機能処理を必要としているかを取得する(S908)。例えば、図8のヘッダ800であれば1種類、図11のヘッダ1100であれば、3種類の画像処理を必要としていることがわかる。次に、制御部1702は、ステップS908で取得した、必要なIP機能数と同数の再構成可能回路を予約する(S909)。予約ステップS909では、制御部1702が管理テーブル1600から、使用中でない再構成可能回路があるかどうかを判断する(S910)。判断の結果、未使用の再構成可能回路がなければ、いずれかの再構成可能回路の処理が空くまで待つ(S911)。また、判断の結果、未使用の再構成可能回路があれば、その回路を予約する(S912)という処理を繰り返す。
再構成可能回路の予約ステップS904が完了すると、制御部1702は、予約した再構成可能回路をそれぞれ、ヘッダ情報のIPIDが示すIP機能を処理する回路に再構成するよう、当該再構成可能回路に対して指示を行う(S905)。その後、管理テーブル1600の更新とヘッダ変換ステップに入る(S906)。
続いて、ステップS906を詳細に説明する。管理テーブル更新とヘッダ変換ステップS906では、制御部1702が、当該パケットデータを一意に識別できるようなPacketIDを生成する(S913)。次に、前記再構成した各再構成可能回路がいずれのIP機能として再構成されたかという予約情報と、当該再構成可能回路が、S913で生成したPacketIDをもつパケットによって使用中であるということを管理テーブル1600に登録・更新する(S914、S915)。
さらに、制御部1702は更新された管理テーブル1600における再構成可能回路ID(ModuleID)をヘッダ変換部1703に対して通知する。ヘッダ変換部1703では、図10、図11のように、ヘッダの各第1部分に記載されていたIPIDを、制御部1702から通知されたModuleIDに変換する(S916)。また、RAMへの書き戻しを示すヘッダ部に前記PacketIDを付加する(S917)。
以上の処理が行った後、ヘッダ変換部1703は画像処理回路側出力I/F部1704にパケットデータを転送する(S907)。画像処理回路側出力I/F部1704は、クロスバースイッチを介してパケットデータを各再構成可能回路もしくはプリンタI/F部に転送する(S918)。
以上、図9を用いて説明した処理フローにより、システムバス側入力I/F部1701にパケットデータが入力された場合の処理を説明した。
次に、画像処理回路側入力I/F部1705にパケットデータが入力された場合の再構成可能回路管理部206における処理について、図16のフローチャートを用いて説明する。これらの制御はCPUによって実行されるものとする。
まず、画像処理回路側入力I/F部1705にパケットデータが入力されると(S1801)、再構成可能回路管理部206が受信したパケットデータの第1ヘッダの第2部分の情報(PacketID)を取得する(S1802)。
このPacketIDは制御部1702に渡される。そして制御部1702では管理テーブル1600上で取得したPacketIDをもつパケットが使用していた再構成可能回路が使用可能となるよう、管理テーブル1600を更新する(S1803)。具体的には、図14に示した管理テーブル1600の再構成可能回路を使用しているパケットIDの情報を更新する。
画像処理回路側入力I/F部1705はシステムバス側I/F部1706へパケットデータを転送する(S1804)。システムバス側I/F部1706は、システムバスを介してRAM103へデータを書き戻す(S1805)。
以下、再構成可能回路管理部206のシステムバス側入力I/F部1701から入力されるパケットデータがどのようなIP機能処理シーケンスを辿るのかを、ヘッダおよび管理テーブルを設定し、具体的に2例説明する。なお、以下の2つの例の各ステップを実行する処理部は、上述した図9の各ステップを実行する処理部と同一である。以下の処理はCPUによって実行される。
(例1)図17の1900のような管理テーブルの状態で、システムバス側入力I/F部1701から図8の800のようなヘッダをもつパケットデータが入力された場合について説明する。
まず、S901でパケットデータを受信すると、S902に基づき第1ヘッダの第1部分にIP2を記載されている当該パケットはIP機能処理を行うパケットであると判断され、ヘッダ変換部1703へデータ転送される。
次に、上述した再構成可能回路検索ステップS904を実行する。ステップS904の詳細処理として説明したS908に基づき、必要なIP機能は、ヘッダの各第1部分から解像度変換(IP2)の1つであることを取得する。取得した情報を元に、S909のループ内では、1つの再構成可能回路を予約する。
制御部1702は、管理テーブル1900によれば、使用可能な再構成可能回路は203と204であるため、S912にて再構成可能回路203を予約する。なお、予約の順序については、ラウンドロビンアルゴリズムを採用していることを前提しているため、203を予約することとしているが、204を予約してもよい。
次に、S905に基づき、制御部1702は再構成可能回路203に対して解像度変換回路として再構成するように指示がなされ、S906に移行する。ステップS906の詳細処理として説明したS913では、当該パケットを一意に識別できるPacketIDとして、Packet1が生成される。次に、S914、S915では、管理テーブル1900の再構成可能回路203の箇所に、再構成された機能であるIP2と、使用するパケットのPacketIDであるPacket1をテーブル1901に示したようにそれぞれ登録する。
次に、S916では、ヘッダ変換部1703では第1ヘッダ部と第2ヘッダ部の第1部分のIP2が、図10の1000のように再構成可能回路203をあらわすM203とRAMへの書き戻しを表すM0に書き換えられる。その後、S917では、RAMへの書き戻しを表す第2ヘッダ部の第2部分に、S913で生成したPacket1が付加される。
次に、ヘッダ変換部1703は、S907に基づいて、画像処理回路側出力I/F部1704へパケットデータを転送し、画像処理回路側出力I/F部は、S908に基づいて、クロスバースイッチを介して再構成可能回路203へパケットデータを転送する。
後述する再構成可能回路での処理が終了し、RAM103への書き戻しのために画像処理回路側入力I/F部1705へ戻ってくる前記パケットデータのヘッダ部は、ヘッダ1005のようになっている。
まず、画像処理回路側入力I/F部1705は、S1801でパケットデータを受信すると、S1802で第1ヘッダの第2部分からPacket1のPacketID情報を取得する。次に、S1803で、制御部1702は当該パケットデータが使用していた再構成可能回路203を使用可能にするため、テーブル1901の再構成可能回路203の部分をテーブル1902のように更新する。そして、画像処理側入力I/F部1705は、S1804で、パケットデータをシステムバス側出力I/F部1706へ転送し、システムバス側出力I/F部1706は、S1805で、システムバスを介して、RAM103へデータを書き戻す。
(例2)図18の2000のような管理テーブルの状態で、システムバス側入力I/F部1701から図11の1100のようなヘッダをもつパケットデータが入力された場合について説明する。以下の制御も例1と同様、CPUが実行するものとする。
まず、S901でパケットデータを受信すると、S902に基づき第1ヘッダ、第2ヘッダ、第3ヘッダの各第1部分にIP2、IP3、IP4が記載されている当該パケットは、IP機能処理を行うパケットであると判断され、ヘッダ変換部1703へデータ転送される。
次に、再構成可能回路検索ステップS904を実行する。S908に基づきヘッダの各第1部分から、必要なIP機能は、解像度変換(IP2)、2値化(IP3)、回転(IP4)の3つであることがわかるので、S909のループ内では、3つの再構成可能回路を予約する。
管理テーブル1900によれば、使用可能な再構成可能回路は203と204の2つであるため、3番目の再構成回路予約のループ内で、再構成可能回路の空き待ちが発生する(S911)。
一方で、S1803において、当該パケットより前に再構成可能回路202で処理されていたPacket0のPacketIDをもつパケットが、使用していた再構成可能回路202を使用可能にすると、テーブル2000は、テーブル2001のように更新される。S911での再構成可能回路の空き待ちは、この更新によってS912へ移行できる。そして、3番目の再構成可能回路を予約する。
その後、S905に基づき、再構成可能回路202、203、204には、制御部1702からそれぞれ解像度変換回路、2値化回路、回転回路への再構成が指示され、S906に移行する。S913では、当該パケットを一意に識別できるPacketIDとして、Packet2が生成される。次に、S914、S915では、管理テーブル2001の再構成可能回路202、203、204の箇所に、それぞれ、再構成された機能であるIP2、IP3、IP4と、使用するパケットのPacketIDであるPacket2がテーブル2002に示したように登録される。
次に、S916に基づき、ヘッダ変換部1703によって、第1ヘッダ部から第4ヘッダ部までの各第1部分が、図11の1101のように、各再構成可能回路をあらわすM202、M203、M204と、RAMへの書き戻しを表すM0に書き換えられる。その後、S917では、RAMへの書き戻しを表す第4ヘッダ部の第2部分に、S913で生成したPacket2が付加される。
次に、ヘッダ変換部1703は、S907に基づいて、画像処理回路側出力I/F部1704へパケットデータを転送し、画像処理回路側出力I/F部は、S908に基づいて、クロスバースイッチを介して再構成可能回路203へパケットデータを転送する。
後述する再構成可能回路での処理が終了し、RAM103への書き戻しのために画像処理回路側入力I/Fへ戻ってくる前記パケットデータのヘッダ部は、ヘッダ1102のようになっている。
まず、画像処理回路側入力I/F部1705は、S1801でパケットデータを受信すると、S1802で第1ヘッダの第2部分からPacket2のPacketID情報を取得する。次に、S1803では、制御部1702が当該パケットデータが使用していた再構成可能回路202、203、204を使用可能にするため、テーブル2002の再構成可能回路202、203、204の部分をテーブル2003のように更新する。そして、画像処理側入力I/F部1705は、S1804で、パケットデータをシステムバス側出力I/F部1706へ転送し、システムバス側出力I/F部1706は、S1805で、システムバスを介して、RAM103へデータを書き戻す。
以上の例からわかるように、パケットデータに対するIP機能処理の数が少なければ、パケットデータは、開いている再構成可能回路を所望のIP機能回路に再構成して、他のパケットデータの処理と並行に次々と処理をおこなっていくことが可能であり、従来の技術に比べ、より高速に画像処理を実行することができる。
引き続き、図8のヘッダをもつパケットデータの処理に関して、図10の1000にヘッダ部が変換され、クロスバースイッチを介して再構成可能回路203にデータが転送された後の処理について述べる。
再構成可能回路管理部206からの指示によって、解像度変換回路に変換された再構成可能回路203の内部構成は、図6に示した回転回路として構成された再構成可能回路202のうち、回転処理部603を解像度変換処理部に置き換えたものと等しい。よって、図6を参照し、図6の回転処理部603が解像度変換処理部に置き換わったものとして説明を行う。
解像度変換回路に再構成された再構成可能回路203は、パケットデータを受け取ると、入力I/F部601でパケットデータをヘッダとタイル画像データに分割し、ヘッダをヘッダ解析部602に、タイル画像データを解像度変換処理部603に転送する。ヘッダ解析部602ではヘッダを解析し、第1ヘッダ部1001に記載されている動作モード(Mode2)を読み取り、解像度変換処理部(図6の回転処理部603が解像度変換処理可能に構成されたもの)が行うべき動作モードを“2”に設定する。
解像度変換処理部は、入力I/F部601から受け取ったタイル画像データに対して、動作モード2の画像処理を行う。例えば、入力したタイル画像データの解像度が600×600dpiであり、動作モード番号“2”が100×400dpiへの解像度変換であれば、画像を縮小する変換を行うことになる。
ヘッダ生成部604は、受け取ったヘッダ情報から自らのModuleID及び動作モードを消去して、次に処理すべきIP機能に再構成された再構成可能回路、もしくは、RAMへの書き戻し指示が記載されている第2ヘッダ部1002がヘッダの先頭になるようにヘッダ情報内のデータを左にシフトする。新しく生成されたヘッダは前述のヘッダ1005と一致するものである。
RAMへの書き戻しのための情報が第1ヘッダ部となり、最後部の第4ヘッダ部は情報なしの(NC)を付加している。そして、データ選択部605は、新たに作り直したヘッダと画像処理後の画像データをパケットデータとして出力I/F606に送る。このパケットデータはクロスバースイッチを介して、再構成可能回路管理部206に対して送出される。
再構成可能回路管理部206においては、前述したように、当該パケットデータの処理に使用していた再構成可能回路202の使用権を解放し、他のパケットデータの処理に対して使用可能とする。
次に、ユーザがMFPの有する1つの装置機能を用いる操作命令を出し、操作命令に応じてその装置機能に関する画像処理を画像データに対しておこなった場合、本発明がいかにしてMFPの動作を高速化するかを具体的に説明する。ここでは、電子ソート機能を用いた複写動作を行う場合を説明する。
ここで、電子ソート機能について簡単に説明する。原稿を複数部数複写する場合、MFPのプリンタ部は、自身が備える複数のビンへ1部ずつ割り振って排紙することにより原稿の混在を防ぐことが従来から行われている。
これに対し、近年、1つのビンに対して1部毎に出力用紙の排紙方向を変えて出力するようにするデジタル複写機が提案されている。このデジタル複写機は、装置内部において、入力した画像データに対して回転処理を行うことにより画像の方向を変更し、プリンタ部では、画像の方向が変更された画像データに基づき画像形成を行うことで、出力用紙の排紙方向を変えている。
本実施の形態におけるMFPは、画像処理部104内に、回路の再構成によって回転機能を実現できる再構成可能回路202〜205を備えている。したがって、本実施の形態のMFPは、CPU101がスキャナ部106及びプリンタ部109の動作を制御する一方で、再構成可能回路205を用いた画像処理を行うことにより、この電子ソート機能を実行することが可能である。
本実施の形態のMFPにより、電子ソートを行った場合の画像データの流れを説明する。まず、スキャナ部106による原稿の読み取りは、図4のフローチャートにおけるステップS402からステップS404の動作と同様に行われ、タイル画像データは、一旦RAM103に格納される。ここで、原稿のページ数が多く、全てのタイル画像データをRAM103に格納することが困難な場合は、必要に応じて図示しないHDDに格納するようにしてもよい。
CPU101は、RAM103に一旦格納されたタイル画像データに、90°回転の処理情報及び再度RAM103へ戻ってくるように処理順序情報を記載したヘッダを付加してパケットデータを生成する。そして、生成したパケットデータは画像処理部104へ転送され、再構成可能回路管理部206によって回転回路に再構成された、使用可能な再構成可能回路202〜205のいずれかにおいて、パケットデータが90°の回転処理を実行されて、再びRAM103にタイル画像データとして格納される。従来のように、色空間変換、解像度変換、2値化、回転の各機能をもつ固定回路が1つずつ用意されていた場合、前記のような回転処理のみを行う複数パケットデータを処理しようとすると、1パケットずつパイプライン処理を行う必要があり、前記複数パケットデータを同時に並行処理するには、回転機能をもつ固定回路を複数もたなければならなかった。
しかし、本実施の形態においては、使用可能な再構成可能回路があれば、それを回転機能回路に再構成して使用することができるので、複数のパケットデータを同時に並行処理することができ、MFPの動作(ここでは、電子ソート機能)を高速化することができる。
CPU101は、画像処理部104において回転処理され、RAM103に格納されたタイル画像データをプリンタI/F部108に転送する。プリンタI/F部108は、タイル画像データをページ単位の画像データとして生成する。生成したページ単位の画像データはプリンタ部109に送られる。プリンタ部109は、転送された画像データに基づき出力用紙に画像形成を行う。
以上の処理を指定された部数の画像出力が終了するまで繰り返すことになるが、その際に、部数単位で回転角度を変更することにより電子ソートが実現される。
以上、本実施の形態によるMFPの電子ソートを行う場合の動作を説明した。
さらに本発明の効果を説明するために、前記電子ソート機能を用いたPDLプリント動作と、A3原稿を読み取り、A4用紙に出力する縮小複写動作が、MFP内で競合して並行動作する場合の処理を以下で説明する。
まず、電子ソート機能を用いたPDLプリント動作と、A3原稿をA4用紙に出力する縮小複写動作に必要な、画像処理部104内のIP機能について述べる。
電子ソート機能を用いたPDLプリント動作は、図1に図示しないラスタライズ回路によってPDLから展開された画像データを電子ソートしたものをプリント出力するため、必要なIP機能は電子ソート機能で使用する回転機能である。
また、A3原稿をA4用紙に出力する縮小複写動作に必要なIP機能は、図12によって説明されるように、解像度変換機能と回転機能である。電子ソート機能を用いたPDLプリント動作と、A3原稿をA4用紙に出力する縮小複写動作において生成されるパケットに付加されるヘッダの例を図13の1500と1501にそれぞれ示す。
前記電子ソート機能を用いたPDLプリント動作と、A3原稿をA4用紙に出力する縮小複写動作とを行う際に画像処理部104で画像処理するパケットデータは、すべて回転機能を必要とすることがわかる。これまで繰り返し述べてきたように、従来のIP機能が固定化された回路で画像処理する場合、回転機能をもつ固定回路のモジュール数を増やさなければ、前記複数のパケットデータの回転処理を同時に並行処理することはできなかった。
本発明では、電子ソート機能を用いたPDLプリント動作に関するパケットデータの処理については1つの再構成可能回路が、A3原稿をA4用紙に出力する縮小複写動作に関するパケットデータの処理については2つの再構成可能回路の少なくとも3つが確保できれば、確保した再構成可能回路を所定のIP機能を実行可能に構成し、複数のパケットデータを同時に並行処理することができる。結果として、MFPの稼動効率を上げることができる。
以上説明してきたように、本実施例によれば、画像処理順序を示す情報や処理内容を示す情報等を記載したヘッダをタイル画像データに付加してパケットデータを生成し、生成したパケットデータを画像処理部に転送する。そして、画像処理部内の再構成可能回路管理部で、使用可能な再構成可能回路を検索する。使用可能な再構成可能回路を発見すると、当該再構成可能回路を所望のIP機能回路に再構成するよう指示する。
さらに、再構成可能回路管理部では、パケットデータのヘッダ部に記載されている、処理すべきIP機能を示すIPIDを、前記再構成した再構成可能回路を示すModuleIDに書き換える。その後、パケットデータをクロスバースイッチを介して、前記再構成した再構成可能回路に転送するようにした。また、再構成可能回路管理部ではさらに、IP機能処理に用いる再構成可能回路の使用情報と、構成情報を把握できるようにした。
これにより、パケットデータの処理を並列化し、MFPの動作速度を高速化できるようにした。
また、パケットデータに対するIP機能処理の並列化に伴う回路規模の肥大化を回避することができるようにした。
さらに、再構成可能回路をその場その場で所望のIP機能の回路構成に再構成して用いることによって、回路の使用効率を上げることができるようにした。
(実施例2)
続いて、上述した実施例1を基礎とした別の実施例を説明する。本実施例は、上述した実施例1で説明した画像処理回路の更なる同時動作性の向上と、小回路規模、低消費電力を目的とするものである。
本実施例2における画像処理装置を適用可能なMFPのブロック図は、実施例1で示した図1と同様であるため説明を省略する。
また、実施例2における画像処理部104の構成も実施例1で説明したものと同様であるため、説明を省略する。しかしながら、本実施例2では、再構成可能回路部202〜205で実行するIP機能を、実施例1に示した色空間変換機能、解像度変換機能、2値化機能、回転機能の4つに加えて、フィルタ処理(エッジ強調)機能を更に有するものとする。フィルタ処理機能は入力画像に対して、公知であるフィルタ処理を施し、入力画像のエッジ部分の強調処理を行う機能である。
次に、本実施例で用いられるパケットデータと、その生成方法について説明する。図19は本実施例におけるパケットデータの形式を示す。なお、このパケットデータの形式は上述した実施例1のパケットデータと基本的に同じであるが、本実施例ではより詳細に説明する。
本実施例では画像データを32pixel×32pixelのTile単位の画像データ3002に分割して取り扱う。このTile画像に、必要なヘッダ情報3001及び画像付加情報等3003を付加してパケットデータとする。
以下にヘッダ情報3001に含まれる情報について説明を行う。
パケットデータはヘッダ情報3001内のPcktType3004内のPacketTypeID3023の値によってデータパケット、コマンドパケット及びインタラプトパケットに区別される。本実施例では、PacketTypeID3ビットに対して、
001b又は101b:データパケット
010b:コマンドパケット
100b:インタラプトパケット
を割り付けている。ただし、本発明においてはデータパケットしか扱わない。
また、PcktType3004にはRepeatFlag3022が含まれており、データパケットの画像データ及び画像付加情報3003、ヘッダ情報3001内の所定の情報が1つ前に送信したデータパケットと同一の場合、RepeatFlag3022に1をセットする。この場合、パケットの転送はヘッダ情報3001のみ行われる。
ChipID3005はパケットを送信するターゲットとなるチップのIDを示す。ただし、本発明においては、使用しないため“0”に固定とする。
ImageType3006では画像データのタイプを示す。本実施例ではImageType8ビットのうち上位2ビットを用いて画像データのタイプを以下のように規定する。
00b:1画素の画像データを1ビットで表す
01b:1画素の画像データを8ビット1成分で表す
10b:1画素の画像データを8ビット3成分、計24ビットで表す
11b:1画素の画像データを8ビット4成分、計32ビットで表す
PageID3007はデータパケットが含まれるページを示しており、JobID3008はソフトウェアで管理するためのJobIDを格納する。このJobID3008は上位2bitが優先順位情報になっており、”00”が最優先で、数値が大きくなるほど優先順位が低くなるものとする。
データパケットのページ上の並び順はY方向のTile座標3009とX方向のTile座標3010の組み合わせで、YnXnで表される。
データパケットでは、パケットが持つ画像データ及び画像付加情報が圧縮されている場合と非圧縮の場合が存在する。本実施例では、圧縮アルゴリズムとして、画像データが多値カラー(多値グレースケールを含む)の場合はJPEGを、2値の場合及び画像付加情報はパックビッツを採用した例を示す。
上記方式により画像データ及び画像付加情報が圧縮されている場合と非圧縮の場合との区別は、それぞれCompressFlag3017内のImageData3026及びZdata3027が1の場合は圧縮データ、0の場合は非圧縮データであることを表す。
また、CompressFlag3017内にはJPEGにより圧縮処理を行う際に使用した量子化テーブルの種類を格納するQ−TableID3028が用意されており、量子化テーブルが複数ある場合、データの圧縮及び伸長時はこの値を参照して使用する量子化テーブルの切り替えを行う。
ただし、本発明においては画像データは常にビットマップイメージを使用し、画像の圧縮は行わないので、CompressFlag3017は使用しない。
Process Instruction3011は左詰で8bit毎に処理順に設定し、各画像処理を行う再構成可能回路は処理後Process Instructionを左に8bitシフトする。Process Instruction3011にはFunctionID3024とMode3025の組が8組格納されている。FunctionID3024は処理すべき画像処理機能を指定し、Mode3025は各処理機能での動作モードを指定する。これにより、1つのパケットは8つのユニットまで連続して処理することができる。
PacketByteLength3012はパケットのトータルバイト数を示す。
ImageDataByteLength3015は画像データのバイト数、ZDataByteLength3016は画像付加情報のバイト数を表し、ImageDataOffset3013、ZDataOffset3014はそれぞれのデータに対するパケットの先頭からのオフセットの値を表している。
SourceID3018は画像データ及び画像付加情報が生成されたソースを示す。
Ztype3020は画像付加情報における有効ビット幅を示し、Ztype3020で示したビット以外の画像付加情報は無効情報とする。尚、Ztype3020が0である場合は入力された画像付加情報全てが無効であることを表す。
Reserved3022は予備エリアで通常は何の意味ももたない。
ThumbnailData3021はデータパケットの画像データを代表する値(以下、サムネール値と呼ぶ)を格納する。本実施例ではThumbnailData3021に最大4つのサムネール値を格納することができる構成となっている。
Misc3019は上記の各情報以外に必要となる情報を格納する。本実施例ではChar−Flag3029及びQ−TableSel3030が用意されている。Char−Flag3029にはデータパケットが属する領域信号が格納される。Q−TableSel3030にはJPEG方式による圧縮及び伸長時に使用する量子化テーブルを変更するための情報が格納される。
本実施例のパケットデータの生成は、上述した実施例1において図4を参照して説明したパケットデータ300の生成処理と同様であるため、ここでは説明を省略する。
次に、再構成可能回路部202〜205について説明する。以下、実施例1と同様の機能を有するものには実施例1と同様の符号を付し、説明を省略する。以下には、本実施例特有の構成を図20を参照して説明する。
本実施例のヘッダ解析部2202は、Process Instructionの左から8bitの情報を回転処理部の処理内容と判断する。
また、ヘッダ生成部2204はヘッダ解析部2202から入力されたヘッダのProcess Instructionを左側に8bitシフト処理し、必要な変更を施す。そして次の画像処理部に入力されるパケットデータのヘッダを生成する。例えば回転処理の場合、PacketIDのX−coordinate及びy−coordinateを必要に応じて変更する。
また、回路構成選択信号2207は、後述する再構成可能回路管理部2306と接続され、再構成可能回路部202を前記5つの画像処理機能のいずれかに再構成するかを指示する信号である。この信号は再構成を指示するだけでなく、入力I/F部におけるパケット受信動作のトリガーになる信号である。なお、回路構成選択信号2207は、実施例1における回路構成選択信号607と等価である。
本実施例特有の回路ステータス信号2208は、再構成可能回路管理部2306と接続され、再構成可能回路部202の現在のステータスを表す信号である。回路ステータス信号2208は、再構成可能回路部202が動作中ならば“H”それ以外は“L”を出力する。
他の再構成可能回路部203〜205においても、もしくは、再構成可能回路部202〜205に他の画像処理機能を再構成した場合においても、その内部構成は、画像処理機能の回転処理部が、それぞれ、色空間変換処理部、解像度変換処理部、2値化処理部、フィルタ処理部に置き換わるのみで同様に説明できる。
次に図21、図22、図23を用いて、本実施例の再構成可能回路管理部2306について詳しく説明する。
図21は再構成可能管理部2306の内部構成を表したブロック図である。再構成可能回路管理部2306は、図21に示すように、システムバス側入力I/F部2301、再構成可能回路管理部2302、ヘッダ変換部2303、画像処理回路側出力I/F部2304、画像処理回路側入力I/F部2305、システムバス側出力I/F部2306から構成される。
次に、再構成可能回路管理テーブルを示した図22と、再構成可能回路管理部2306およびパケットの流れを示したフローチャートである図23を用いて、標準的な再構成可能回路管理部2306の動作を説明する。
図23において、システムバス側入力I/F部2301は、システムバス側からパケットデータを受信すると(S2501)、制御部2302へパケットデータを転送する(S2502)。
図22は制御部2302で用いる管理テーブルを具体的に示したものである。制御部2302では、パケットヘッダを解析し、ヘッダ内のProcess Instructionの情報と、管理テーブルから現在の再構成回路の情報とに基づき、管理テーブルを更新する(S2503)。この管理テーブルの更新については後で詳しく説明する。
図22における管理テーブル2400は再構成可能回路管理部2306に送信されてきたパケットのProcess Instructionの情報が、色空間処理→フィルタ処理→2値化処理の情報であり、その時点において再構成可能回路が全て動作していない場合に更新された管理テーブルを表したものである。
また、制御部2302が書き換えた管理テーブルの情報に基づき、ヘッダ変換部2303では、ヘッダ内のProcess InstructionのFunction ID部分を各再構成可能回路に固有のIDに変更して、画像処理回路側出力I/F部2304へパケットデータを転送する。また、制御部2302は、書き換えた管理テーブルの情報に基づき、再構成可能回路に対して再構成指示の信号2207を送る(S2504)。今回の例では再構成可能回路202へ色空間変換回路への再構成指示を出力する。画像処理回路側出力I/F部2304は、受信したパケットデータのヘッダ情報に基づき、クロスバースイッチを介して各再構成可能回路202〜205への転送をおこなう。管理テーブル2400で示されたパケットに関しては、再構成可能回路202への転送が行われることになる(S2505)。
クロスバースイッチを介して再構成可能回路202へ送られた画像データパケットは、前述した方法で動作モードを設定し、ヘッダの変更が行われる。その後、画像処理(色空間変換処理)が施され、出力I/F部2306でクロスバースイッチへの出力を行う。前述したように再構成可能回路202〜205はステータス信号2208を再構成可能回路管理部2306に出力している。制御部2302は、各再構成可能回路202〜205からのステータス信号の立ち下がりエッジを検出する(S2511)と管理テーブルを更新する(S2512)。
2401は色空間変換処理が終了した後に、変更された管理テーブルを示した図である。再構成可能回路202の欄のFunction IDが左にシフトしている。制御部2302はテーブル再更新時に再構成可能回路202に対してフィルタ処理機能への再構成指示の信号2207を出力する(S2513)。
再構成指示信号により再構成された再構成可能回路202はクロスバースイッチを介して出力I/F部2304から出力された画像データパケットを入力I/F部2201から入力される。入力された画像データパケットは前述した方法と同様に画像処理が行われる。
この時、制御部2302がシステムバスから新たにパケットを受信した場合、図22の管理テーブル2402に示すように更新され、先程と同様に再構成可能回路203に対して再構成の指示が出され、画像処理が行われることにより画像処理の並列動作が実現される。
また、ヘッダのProcess Instrucution内の情報が全てなくなった時点で画像データパケットは再構成可能回路管理部2306からシステムバスを介してRAM103へ転送される。
次に図24のフローチャートを用いて、管理テーブルの生成について詳しく説明する。以下の処理は、再構成可能管理部2306が有する制御CPUまたは外部のCPUによって実行されるものである。
制御部2302は入力されたパケットのJob ID内の優先順位情報を解析し(S2601)、優先順位が高かったならば、次にProcess Instruction内の画像処理機能の数を解析する(S2602)。機能が1つしかない場合は、一つの再構成回路を再構成して画像処理を実現するように判断する(S2605)。また機能が2つ以上の場合は再構成回路を2つ交互に再構成させ画像処理を実現するように判断する(S2603)。
また、パケットのJob ID内の優先順位情報が低かったならば、その時点で管理テーブルを参照し、再構成回路の空きを確認する(S2606)。空きが4つ以上無ければ、一つの再構成回路を再構成して画像処理を実現するように判断する(S2605)。また、空きが4つ以上ならば次にProcess Instruction内の画像処理機能の数を解析する(S2607)。機能が1つしかない場合は、一つの再構成回路を再構成して画像処理を実現するように判断する(S2605)。また機能が2つ以上の場合は再構成回路を2つ交互に再構成させ画像処理を実現するように判断する(S2603)。
次に判断結果に基づき、テンポラリーテーブルを作成(S2604)し、管理テーブルを参照し、再構成回路の空きを確認する(S2608)。管理テーブルにテンポラリーテーブルの内容を更新するだけの空きがあるならば、管理テーブルの更新を行う(S2609)。
以上説明したように、本実施例2では、再構成可能回路のステータス情報とパケットの優先順位情報とに基づいて、再構成可能回路を管理するテーブルを随時作成、更新することにより、施す画像処理の種類が複数でかつ優先順位が高いパケットを処理する場合には、再構成可能回路を全て再構成して画像処理を行い、施す画像処理の種類が複数でかつ優先順位が低いパケットを処理する場合には、複数ある再構成可能回路の一部のみを再構成して画像処理を行うなど、状況に応じてより最適な制御を可能とした。これにより、更なる同時動作性の向上が図れる。また同時動作性が向上することにより、回路規模を小さくしても実施例1の処理と同等の動作性能を確保することができ、画像処理装置の低消費電力化にも効果を奏する。
本発明の実施例における画像処理装置を適用可能なMFPのブロック図である。 本発明の実施例における画像処理部を説明するブロック図である。 本発明の実施例におけるパケットデータの形式である。 本発明の実施例におけるパケットデータの生成手順を示したフローチャートである。 本発明の実施例におけるパケットデータの生成処理の詳細を示した図である。 本発明に実施例における再構成可能回路部の内部構成を示すブロック図である。 本発明の実施例における画像処理部の動作を説明するフローチャートである。 本発明の実施例におけるパケットデータのヘッダの詳細を示した図である。 本発明の実施例におけるパケットデータの処理を説明するフローチャートである。 本発明の実施例におけるヘッダ変換状態を示した図である。 本発明の実施例におけるヘッダ変換状態を示した図である。 本発明を適用する画像処理の一例を示した模式図である。 図12に示した画像処理の一例におけるヘッダ変換状態を示した図である。 本発明の実施例における管理テーブルの一例を示した図である。 本発明の実施例における再構成可能回路管理部の構成を示したブロック図である。 本発明の実施例における再構成可能回路管理部での動作を示したフローチャートである。 本発明の実施例における管理テーブルの遷移状態を示した図である。 本発明の実施例における管理テーブルの遷移状態を示した図である。 本発明の実施例2におけるパケットデータを示した図である。 本発明の実施例2における画像処理部を説明するブロック図である。 本発明の実施例2における再構成可能回路管理部の内部構成を示すブロック図である。 本発明の実施例2における管理テーブルを示した図である。 本発明の実施例2における制御手順の概略を示したフローチャートである。 本発明の実施例2における再構成可能回路管理部における制御手順の詳細を示したフローチャートである。

Claims (12)

  1. 再構成可能な回路を2つ以上用い、画像データに対して複数種別の画像処理を行うことが可能な画像処理部を有する画像処理装置であって、
    入力された画像データを所定の大きさの領域画像に分割する分割手段と、
    当該画像データに対して施す画像処理の種別情報を前記領域画像に付加したデータを生成するデータ生成手段と、
    前記画像処理部の回路構成及び動作状態を管理し、前記再構成可能な回路の少なくとも1つを前記種別情報に基づいて当該画像処理を実行可能な回路に再構成する指示を行う管理手段と、
    前記管理手段によって指示された前記回路に前記領域画像を転送するよう、前記データ生成手段で生成されたデータの種別情報を、当該回路を指定する指定情報に変換する変換手段と、
    を有することを特徴とする画像処理装置。
  2. 前記データ生成手段が付加する前記種別情報は、前記画像処理の種別と当該画像処理における処理内容を含むことを特徴とする請求項1に記載の画像処理装置。
  3. 前記画像データに対して施す画像処理が複数種の場合、前記データ生成手段は、前記種別情報と、前記画像処理の処理順序を前記領域画像に付加することを特徴とする請求項1または2に記載の画像処理装置。
  4. 前記変換手段は、前記処理順序を前記回路の転送順序を示す情報に変換することを特徴とする請求項3に記載の画像処理装置。
  5. 前記データ生成手段は、前記種別情報と共に前記画像データの優先順序情報を生成して前記領域画像に付加し、
    前記管理手段は、前記種別情報が2種類以上の画像処理を施すことを示し、かつ前記優先順序情報が高い優先順序を示す画像データの場合は、前記2つ以上の回路を当該種別情報で指定された画像処理を行うように再構成する指示を行い、前記種別情報が2種類以上の画像処理を施すことを示し、かつ前記優先順序情報が低い優先順序を示す画像データの場合は、1つの回路を当該種別情報で指定された画像処理を行うように再構成する指示を行うことを特徴とする請求項1ないし4のいずれか1項に記載の画像処理装置。
  6. 前記管理手段は、前記画像処理部の回路構成及び動作状態をテーブルで管理し、前記付加情報に基づいて前記テーブルを更新するとともに前記回路の再構成を指示することを特徴とする請求項1ないし5のいずれか1項に記載の画像処理装置。
  7. 再構成可能な回路を2つ以上用い、画像データに対して複数種別の画像処理を行うことが可能な画像処理部を有する画像処理装置の制御方法であって、
    入力された画像データを所定の大きさの領域画像に分割する分割ステップと、
    当該画像データに対して施す画像処理の種別情報を前記領域画像に付加したデータを生成するデータ生成ステップと、
    前記画像処理部の回路構成及び動作状態を管理し、前記再構成可能な回路の少なくとも1つを前記種別情報に基づいて当該画像処理を実行可能な回路に再構成する指示を行う管理ステップと、
    前記管理ステップによって指示された前記回路に前記領域画像を転送するよう、前記データ生成ステップで生成されたデータの種別情報を、当該回路を指定する指定情報に変換する変換ステップと、
    を有することを特徴とする制御方法。
  8. 前記データ生成ステップが付加する前記種別情報は、前記画像処理の種別と当該画像処理における処理内容を含むことを特徴とする請求項7に記載の制御方法。
  9. 前記画像データに対して施す画像処理が複数種の場合、前記データ生成ステップは、前記種別情報と、前記画像処理の処理順序を前記領域画像に付加することを特徴とする請求項7または8に記載の制御方法。
  10. 前記変換ステップは、前記処理順序を前記回路の転送順序を示す情報に変換することを特徴とする請求項9に記載の制御方法。
  11. 前記データ生成ステップは、前記種別情報と共に前記画像データの優先順序情報を生成して前記領域画像に付加し、
    前記管理ステップは、前記種別情報が2種類以上の画像処理を施すことを示し、かつ前記優先順序情報が高い優先順序を示す画像データの場合は、前記2つ以上の回路を当該種別情報で指定された画像処理を行うように再構成する指示を行い、前記種別情報が2種類以上の画像処理を施すことを示し、かつ前記優先順序情報が低い優先順序を示す画像データの場合は、1つの回路を当該種別情報で指定された画像処理を行うように再構成する指示を行うことを特徴とする請求項7ないし10のいずれか1項に記載の制御装置。
  12. 前記管理ステップは、前記画像処理部の回路構成及び動作状態をテーブルで管理し、前記付加情報に基づいて前記テーブルを更新するとともに前記回路の再構成を指示することを特徴とする請求項7ないし11のいずれか1項に記載の制御方法。
JP2004326584A 2004-11-10 2004-11-10 画像処理装置及び画像処理装置の制御方法 Pending JP2006140601A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004326584A JP2006140601A (ja) 2004-11-10 2004-11-10 画像処理装置及び画像処理装置の制御方法
US11/268,255 US7565011B2 (en) 2004-11-10 2005-11-07 Image processing apparatus including an image processing unit having a plurality of image processing sub-units each adapted to be capable of being changed in circuit configuration and method of controlling the image processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004326584A JP2006140601A (ja) 2004-11-10 2004-11-10 画像処理装置及び画像処理装置の制御方法

Publications (2)

Publication Number Publication Date
JP2006140601A true JP2006140601A (ja) 2006-06-01
JP2006140601A5 JP2006140601A5 (ja) 2006-07-27

Family

ID=36315975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004326584A Pending JP2006140601A (ja) 2004-11-10 2004-11-10 画像処理装置及び画像処理装置の制御方法

Country Status (2)

Country Link
US (1) US7565011B2 (ja)
JP (1) JP2006140601A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334419A (ja) * 2006-06-12 2007-12-27 Fuji Xerox Co Ltd 画像処理装置、画像処理システム、及び制御プログラム
JP2010257342A (ja) * 2009-04-27 2010-11-11 Canon Inc 画像処理装置及びその制御方法
US8248671B2 (en) 2008-06-23 2012-08-21 Ricoh Company, Limited Image processing apparatus and method and computer program product
JP2013218527A (ja) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp グラフィックス描画装置
JP2014238861A (ja) * 2011-10-14 2014-12-18 アナログ・デバイシズ・インコーポレーテッド 動的に再構成可能なパイプライン型プリプロセッサ
JP2015016585A (ja) * 2013-07-09 2015-01-29 富士ゼロックス株式会社 画像処理装置及びプログラム
US9013750B2 (en) 2009-06-25 2015-04-21 Canon Kabushiki Kaisha Image processing for processing image data in correspondence with each pixel of an image
JP2016072893A (ja) * 2014-09-30 2016-05-09 キヤノン株式会社 画像処理装置、画像処理方法およびプログラム、並びに撮像装置
US9466017B2 (en) 2009-07-01 2016-10-11 Canon Kabushiki Kaisha Image processing device and image processing apparatus which process image data in correspondence with one or more image pixels of an image
US9635218B2 (en) 2009-07-03 2017-04-25 Canon Kabushiki Kaisha Image processing based on a pixel value in image data

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7383421B2 (en) * 2002-12-05 2008-06-03 Brightscale, Inc. Cellular engine for a data processing system
JP2006140601A (ja) * 2004-11-10 2006-06-01 Canon Inc 画像処理装置及び画像処理装置の制御方法
JP4408836B2 (ja) * 2005-05-30 2010-02-03 キヤノン株式会社 画像処理装置及びその制御方法、プログラム
US7451293B2 (en) * 2005-10-21 2008-11-11 Brightscale Inc. Array of Boolean logic controlled processing elements with concurrent I/O processing and instruction sequencing
WO2007082043A2 (en) * 2006-01-10 2007-07-19 Brightscale, Inc. Method and apparatus for scheduling the processing of multimedia data in parallel processing systems
US20080059763A1 (en) * 2006-09-01 2008-03-06 Lazar Bivolarski System and method for fine-grain instruction parallelism for increased efficiency of processing compressed multimedia data
US20080244238A1 (en) * 2006-09-01 2008-10-02 Bogdan Mitu Stream processing accelerator
US20080059467A1 (en) * 2006-09-05 2008-03-06 Lazar Bivolarski Near full motion search algorithm
EP2126834A1 (en) * 2007-02-02 2009-12-02 Thomson Licensing Independent parallel image processing without overhead
JP5580584B2 (ja) * 2009-12-24 2014-08-27 キヤノン株式会社 印刷制御装置、印刷制御装置の制御方法、およびプログラム
JP5552855B2 (ja) * 2010-03-19 2014-07-16 富士ゼロックス株式会社 画像処理装置、画像形成システム及び画像処理プログラム
JP5534426B2 (ja) * 2010-03-25 2014-07-02 富士ゼロックス株式会社 画像形成装置およびそのプログラム
JP5656000B2 (ja) * 2010-03-25 2015-01-21 富士ゼロックス株式会社 画像形成装置およびそのプログラム
US8805984B2 (en) * 2011-07-14 2014-08-12 Red Hat, Inc. Multi-operational transactional access of in-memory data grids in a client-server environment
JP5051327B1 (ja) * 2012-03-22 2012-10-17 富士ゼロックス株式会社 画像処理装置及びプログラム
JP2015211233A (ja) * 2014-04-23 2015-11-24 キヤノン株式会社 画像処理装置および画像処理装置の制御方法
US10535114B2 (en) * 2015-08-18 2020-01-14 Nvidia Corporation Controlling multi-pass rendering sequences in a cache tiling architecture
JP2021094798A (ja) * 2019-12-18 2021-06-24 富士フイルムビジネスイノベーション株式会社 画像処理装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215224B2 (ja) * 1993-05-18 2001-10-02 キヤノン株式会社 データ処理システム及びデータ処理方法
JP3486452B2 (ja) * 1994-04-20 2004-01-13 キヤノン株式会社 複合画像処理装置
US6005680A (en) * 1995-04-04 1999-12-21 Canon Information Systems, Inc. Method for capturing a document image, a scanner using the method and a document image management system using the scanner
US5909539A (en) * 1995-09-20 1999-06-01 Casio Computer Co., Ltd. Image generating system and method
US5812278A (en) * 1995-10-20 1998-09-22 Matsushita Graphic Communication Systems, Inc. Image communicating method, facsimile type electronic mail apparatus and facsimile apparatus
US7050143B1 (en) * 1998-07-10 2006-05-23 Silverbrook Research Pty Ltd Camera system with computer language interpreter
JPH11105371A (ja) 1997-10-03 1999-04-20 Fuji Xerox Co Ltd 印刷処理装置
IL125210A (en) * 1998-07-05 2003-03-12 Mvt Multi Vision Technologies Computerized method for creating a multi-image print
JP4192372B2 (ja) * 1999-12-03 2008-12-10 ソニー株式会社 印刷装置、印刷制御装置、印刷システム及び印刷方法
JP3740379B2 (ja) 2000-04-19 2006-02-01 キヤノン株式会社 画像処理装置及び画像処理方法
JP3407278B2 (ja) * 2000-04-21 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子メール−ファクシミリ通信システム、電子メール−ファクシミリ通信方法、及び記録媒体
US7206087B2 (en) * 2000-05-16 2007-04-17 Xerox Corporation Finishing module coordinator apparatus and method for assembler/finisher systems
US7081965B2 (en) * 2001-07-17 2006-07-25 Kabushiki Kaisha Toshiba Image forming system and method for controlling the same
JP3885748B2 (ja) 2003-03-13 2007-02-28 日本電気株式会社 グループ単位ギャングスケジューリング方式
JP2006140601A (ja) * 2004-11-10 2006-06-01 Canon Inc 画像処理装置及び画像処理装置の制御方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334419A (ja) * 2006-06-12 2007-12-27 Fuji Xerox Co Ltd 画像処理装置、画像処理システム、及び制御プログラム
US8248671B2 (en) 2008-06-23 2012-08-21 Ricoh Company, Limited Image processing apparatus and method and computer program product
JP2010257342A (ja) * 2009-04-27 2010-11-11 Canon Inc 画像処理装置及びその制御方法
US8599444B2 (en) 2009-04-27 2013-12-03 Canon Kabushiki Kaisha Image processing apparatus and method for controlling the same
US9013750B2 (en) 2009-06-25 2015-04-21 Canon Kabushiki Kaisha Image processing for processing image data in correspondence with each pixel of an image
US9661182B2 (en) 2009-07-01 2017-05-23 Canon Kabushiki Kaisha Image processing device and image processing apparatus
US9888150B2 (en) 2009-07-01 2018-02-06 Canon Kabushiki Kaisha Image processing apparatus, and image processing device which processes image data in correspondence with one or more pixels of an image
US9466017B2 (en) 2009-07-01 2016-10-11 Canon Kabushiki Kaisha Image processing device and image processing apparatus which process image data in correspondence with one or more image pixels of an image
US10063748B2 (en) 2009-07-03 2018-08-28 Canon Kabushiki Kaisha Image processing apparatus having a determination unit that determines an attribute value which specifies processing content of one or more pixels
US9635218B2 (en) 2009-07-03 2017-04-25 Canon Kabushiki Kaisha Image processing based on a pixel value in image data
JP2014238861A (ja) * 2011-10-14 2014-12-18 アナログ・デバイシズ・インコーポレーテッド 動的に再構成可能なパイプライン型プリプロセッサ
JP2013218527A (ja) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp グラフィックス描画装置
JP2015016585A (ja) * 2013-07-09 2015-01-29 富士ゼロックス株式会社 画像処理装置及びプログラム
JP2016072893A (ja) * 2014-09-30 2016-05-09 キヤノン株式会社 画像処理装置、画像処理方法およびプログラム、並びに撮像装置

Also Published As

Publication number Publication date
US7565011B2 (en) 2009-07-21
US20060098229A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
JP2006140601A (ja) 画像処理装置及び画像処理装置の制御方法
US7379201B2 (en) Image processing apparatus and image processing method
JP4854309B2 (ja) データ格納制御装置
US20010024292A1 (en) Image output control apparatus, image output control method, and storage medium
JP5501041B2 (ja) 画像処理装置、画像処理方法、及びプログラム
JP2006341496A (ja) 複合機
US20070237405A1 (en) Image processing apparatus, image forming apparatus, and image processing method
JP2006270896A (ja) データ保存出力装置及び方法、及びデータ処理装置及び方法
US8305638B2 (en) Image processing apparatus having plural detachable image processing units for image processing tasks
JP4095628B2 (ja) 画像処理装置及び画像処理方法
JP3907471B2 (ja) 画像入出力制御装置
JP2009055226A (ja) 画像制御装置
JP4095627B2 (ja) 画像処理装置及び画像処理方法
JP2006246493A (ja) 画像入出力制御装置、画像処理装置、画像入出力制御装置における画像処理方法、及び画像処理装置における画像処理方法
JP2011139162A (ja) 画像符号化装置、制御方法、及びプログラム
JP2007281823A (ja) 画像処理装置及び画像形成装置
JP2008147856A (ja) 画像形成装置、画像形成方法および画像形成プログラム
US20100067058A1 (en) Image processing apparatus and image processing method
JP5599033B2 (ja) 画像処理装置及び方法、並びにプログラム
JP2008022082A (ja) 画像形成装置及びその制御方法
JP3703431B2 (ja) データ通信装置、画像処理装置、データ通信方法、及び画像処理装置におけるデータ通信方法
JP2018118477A (ja) 画像処理装置とその制御方法、及びプログラム
JP2006163470A (ja) 画像処理装置および画像処理方法およびコンピュータが読み取り可能なプログラムを格納した記憶媒体およびプログラム
JP6809158B2 (ja) 画像処理装置及びプログラム
JP2006014213A (ja) 画像処理装置、複写装置、スキャナ、及びプリンタ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080826