JP2006140461A - 電子装置パッケージ及びその製造方法 - Google Patents

電子装置パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2006140461A
JP2006140461A JP2005299793A JP2005299793A JP2006140461A JP 2006140461 A JP2006140461 A JP 2006140461A JP 2005299793 A JP2005299793 A JP 2005299793A JP 2005299793 A JP2005299793 A JP 2005299793A JP 2006140461 A JP2006140461 A JP 2006140461A
Authority
JP
Japan
Prior art keywords
substrate
interconnect structure
sensor
front surface
rear surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005299793A
Other languages
English (en)
Other versions
JP2006140461A5 (ja
JP5358052B2 (ja
Inventor
William Edward Burdick Jr
ウィリアム・エドワード・バーディック，ジュニア
James Wilson Rose
ジェームズ・ウィルソン・ローズ
John Eric Tkaczyk
ジョン・エリック・トカチク
Oded Meirav
オデッド・メイラブ
Jerome Stephen Arenson
ジェローム・スティーブン・アレンソン
David Michael Hoffman
デビッド・マイケル・ホフマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2006140461A publication Critical patent/JP2006140461A/ja
Publication of JP2006140461A5 publication Critical patent/JP2006140461A5/ja
Application granted granted Critical
Publication of JP5358052B2 publication Critical patent/JP5358052B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Radiation (AREA)

Abstract

【課題】電子装置に使用するための相互接続構造を提供する。
【解決手段】相互接続構造は、可撓性材料を含み、前面（５２）及び後面（５４）を持ち
、且つ該前面（５２）上にセンサを担持するように構成されている第１の基板（５０）と
、第１の基板の後面（５４）に結合されていて、剛性材料を含む第２の基板（５６）とを
有する。上記の相互接続構造は、イメージング・システム（１０）に使用するための検出
器（２６）モジュール内に設けられる。
【選択図】 図３

Description

本発明は一般的に云えば電子装置パッケージに関するものである。具体的には、本発明
はセンサ・アレイ用の電子装置パッケージ及びその製造方法に関するものである。
集積回路装置の密度が増大し且つ装置の寸法が小さくなるにつれて、システム性能は、
これらの装置を製造するために使用されるチップの相互接続技術及びパッケージにおける
制約によって大きく影響を受ける。例えば、チップの入力／出力接点（コンタクト）の最
大許容可能な数のようなパッケージの制約により、チップの能力の全てを利用することが
できなくなる。多チップ・パッケージでは一般に配線チャンネルを収容するためにチップ
の間隔を広くとることが必要であり、その結果としてチップの相互接続部が長くなり、寄
生容量が増大し、またシステム速度が減少する。その上、複雑なパッケージ構造は費用が
高くなり且つ信頼性が悪くなることがある。
現今のＸ線検出器は一般に、印刷回路板、表面取付け技術（ＳＭＴ）によるパッケージ
、セラミック基板などのような、標準的な電子装置パッケージ及び相互接続技術、方法、
材料などにを用いている。しかしながら、製造のために剛性の基板を利用する現今の相互
接続及びパッケージ技術は、分解能及びピッチについての能力が制限されている。従って
、Ｘ線検出器の潜在能力の全てを達成するためには、接点数１００〜８００個／ｃｍ２
程度の高密度のパッケージが望ましい。しかし不利なことに、このような高密度は、チッ
プの相互接続のために剛性の基板を用いると達成できない恐れがある。
フォトン計数型Ｘ線検出器の場合、一般に１ｍｍ未満のピクセル・ピッチを持つことが
望ましい。これにより検出器はより高いＸ線フラックスで使用することが可能になる。典
型的には、このような検出器によるフォトンの計数速度は１×１０６ 計数値／秒に制限
されている。略１×１ｍｍ２ の面積を持つピクセルの場合、対応する最大フラックス速
度は１×１０６ 計数値／秒／ｍｍ２ である。これに対し、０．５×０．５ｍｍ２ の
面積を持つピクセルの場合、対応する最大フラックス速度は４×１０６ 計数値／秒／ｍ
ｍ２ である。ピクセル・ピッチをより一層細かくすると、より高いフラックス速度を計
数することが可能になり、これは、高い統計的有意性が必要とされる用途に有益である。
例えば、Ｘ線イメージング用途では、コントラスト対ノイズ比は品質判定基準であり、計
数したＸ線の数の平方根に比例する。フォトン計数型Ｘ線検出器の多くの利点は、統計的
有意性を達成するために充分な数のＸ線を計数するための能力に左右される。従って、小
面積のセンサ・ピクセルを読出し電子装置入力に接続する場合に、高い相互接続密度を達
成するパッケージ技術を提供することは有利である。
時々、標準的な電子装置パッケージの代わりに多層セラミック基板（ＭＬＣ）が使用さ
れている。今日のチップはチップとＭＬＣとの間により多くの接続部を必要としており、
また密度をより高くした格子上に接続部を必要としている。これらの要件により、ＭＬＣ
を経済的に製造することは困難であり、またより複雑な再分配平面を必要としているので
歩留まりの問題が生じる。
比較的高密度の入力／出力接点を達成するために可撓性の基板を使用することができる
。しかしながら、製造中に、このような可撓性の基板（例えば、ポリイミド）に温度及び
機械的力が加わり、それにより基板材料は処理中及び処理の完了時に伸張し、収縮し、或
いは物理的寸法が変化する。このような寸法の変化及び不安定さは最小限にすることがで
きるが、高歩留まりで、０．０３０ｍｍ以下のトレース(trace)ピッチを持つ超微細ピッ
チ多層可撓性相互接続部を生成することが現在実現可能であるとまでは云えない。このよ
うな制限に起因して、可撓性の基板を完全な相互接続基板として製造し且つ用いることは
コストが高い。
米国特許第６２４２２８２号
従って、高密度の電子装置パッケージ及び低コストの相互接続部品を製造する一層簡単
な方法を求める必要がある。また、組立体に接続する前に構成部品を試験可能にするゆと
りを持たせることも必要である。
本発明技術の一面では、電子装置用の相互接続構造を提供する。この相互接続構造は、
可撓性材料を含み、前面及び後面を持ち、且つ該前面上にセンサを担持するように構成さ
れている第１の基板と、前記第１の基板の前記後面に結合されていて、剛性材料を含む第
２の基板とを含んでいる。
本発明技術の別の一面では、電子システムに使用するためのセンサ組立体を提供する。
このセンサ組立体は、可撓性材料を含み、前面及び後面を持ち、且つ該前面上にセンサを
担持するように構成されている第１の基板と、前記第１の基板の前記後面に結合されてい
て、剛性材料を含む第２の基板とを含んでいる。センサ組立体は更に、前記第１の基板の
前記前面上に配置されていて、波形信号を受け取って、該波形信号を対応する電気信号へ
変換するように構成されているセンサ・アレイと、前記電気信号を対応するディジタル信
号へ変換するように構成されている少なくとも１つの電子装置とを含んでいる。
本発明技術の更に別の一面では、イメージング・システムに使用するための検出器を提
供する。この検出器は、波形信号を受け取って、該波形信号を対応する電気信号へ変換す
るように構成されている少なくとも１つのセンサ・アレイと、前記電気信号を対応するデ
ィジタル信号へ変換するように構成されている少なくとも１つの電子装置と、本発明技術
の様々な面に従って製造された相互接続構造を持つ電子回路とを含んでいる。
本発明技術の更に別の一面では、センサ組立体を製造するための方法を提供する。この
方法は、可撓性材料を含み、前面及び後面を持ち、且つ該前面上にセンサを担持するよう
に構成されている第１の基板を用意する段階と、前記第１の基板の前記前面にセンサを結
合して、第１の組立体を形成する段階と、剛性材料を含む第２の基板を前記第１の基板の
後面に結合して、第２の組立体を形成する段階とを有する。
本発明のこれらの及び他の特徴、側面及び利点は、添付の図面を参照して以下の説明を
読めばより一層良く理解されよう。図面において、図面全体を通して同じ参照符号は同様
な部品を表す。
本発明技術の一面によれば、本書で説明する相互接続構造はイメージング・システム用
の検出器で使用される。図１は、コンピュータ断層撮影、Ｘ線蛍光透視撮影、陽電子放出
断層撮影又はディジタルＸ線イメージングのような、模範的なイメージング・システムを
例示する。例示の実施形態では、イメージング・システム１０は、ターゲット２０（例え
ば、患者）の一方の側で放射線源１４及びコリメータ１６を支持する環状構造１２を含み
、Ｘ線放射線源１４の反対側では検出器２６が支持されている。環状構造１２は、ターゲ
ットの内部の特徴の所望の像を取得するためにターゲット２０の周りを回転可能にするこ
とができる。動作中、放射線源１４はコリメータ１６へ向けて放射線を放出し、コリメー
タ１６は該放射線をコリメートしてコリメートされたビーム１８を形成する。或る特定の
実施形態では、放射線はＸ線放射線、ベータ放射線又はガンマ放射線であってよい。コリ
メートされたビーム１８は、テーブル２２のような支持体上に配置されたターゲット２０
へ差し向けられる。テーブル２２は、撮像中にイメージング・ボリューム内にターゲット
を適切に位置決めするためにガントリ１２の開口部に通すように動かすことができる。タ
ーゲット２０は、人、荷物、物体、又は内部特徴又は内容物を持つ任意の他のターゲット
であってよい。発生時、一般に減弱放射線２４と呼ばれる放射線の一部分がターゲット２
０を通過する。より詳しく述べると、ターゲット２０の内部特徴が少なくとも部分的に、
コリメートされたビーム１８の強度を減少させる。次いで、この減弱放射線２４が１つ又
は複数の放射線検出器２６に衝突する。イメージング・システム１０は次いでこれらの電
気信号を処理して、ターゲット２０内の内部特徴の画像を構成する。本発明技術の或る特
定の実施形態では、ターゲット２０は参照数字３２で表すｚ方向に沿って配置される。更
に、ｘ方向は参照数字２８で表し、またｙ方向は参照数字３０で表してある。
更に、図１のメージング・システム１０は様々な制御回路及び装置を含むことができる
。図２に例示されているように、放射線源１４が電力供給／制御回路３４によって制御さ
れ、電力供給／制御回路３４は検査シーケンスのために電力及び制御信号の両方を供給す
る。更に、検出器２６が検出器収集回路３６に結合され、検出器収集回路３６は検出器２
６で発生された信号の収集を制御する。或る特定の実施形態では、イメージング・システ
ム１０は、放射線源１４及び／又は検出器２６の運動を容易にするためにモータ・サブシ
ステム（図示せず）を含む。電力供給／制御回路３４及び随意選択によるモータ・サブシ
ステムはシステム制御装置３８からの信号に応答する。システム制御装置３８は一般に、
検査プロトコルを実行し且つ収集された画像データを処理するように、画像処理回路の動
作を制御する。これらの及び他の制御機構は本発明技術の或る特定の実施形態に従ってイ
メージング・システム１０に組み込むことができる。
イメージング・システム１０に対するインターフェースとして、１つ又は複数のオペレ
ータ・ワークステーション４２を、システム・パラメータの出力、検査の要求、画像の観
察などのために設けることができる。オペレータ・ワークステーション４２は、オペレー
タが１つ又は複数の入力装置（キーボード、マウス、タッチパッドなど）を介してシステ
ム制御装置３８の動作を制御し、且つ必要な場合にはイメージング・システム１０の他の
構成部品を制御することができるように構成されている。例示したオペレータ・ワークス
テーション４２は表示装置又はプリンタのような出力装置４４に結合されていて、イメー
ジング・システム１０の動作中に生成された画像を出力させる。一般に、表示装置、プリ
ンタ、オペレータ・ワークステーション及び同様な装置はイメージング・システム１０と
同じ場所に又はそれから遠隔に配置することができる。例えば、これらのインターフェー
ス装置は、研究所又は病院内の１つ又は複数の場所に、或いは全く異なる場所に配置する
ことができる。従って、インターフェース装置は、インターネット、仮想私設ネットワー
クなどのような１つ又は複数の環境設定可能なネットワークを介して、イメージング・シ
ステム１０に連結することができる。これらの又は他の入力／出力装置又はインターフェ
ースは、本発明技術の実施形態に従ってイメージング・システム１０に組み込むことがで
きる。
図３は、検出器２６に用いられるセンサ組立体４６を例示する。センサ組立体４６は、
Ｘ線又は音波信号のような波形信号を受けて、該波形信号を対応する電気信号へ変換する
ように構成されたセンサ・アレイ４８を含む。模範的な実施形態では、波形信号は、コン
ピュータ断層撮影用検出器に用いることのできるＸ線信号とすることができる。模範的な
別の実施形態では、超音波検出器に用いることのできる音波信号とすることができる。本
発明技術の或る特定の模範的な実施形態では、相互接続構造はＸ線イメージング・システ
ムに用いられる。このような実施形態では、センサ・アレイ４８は、フォトダイオードと
共にシンチレータのようなＸ線検出材料、又は直接変換材料を含むことができる。或る特
定の実施形態では、センサ・アレイはｚ方向にタイリング可能である。検出器はまた、電
気信号を対応するディジタル信号へ変換するように構成されている１つ又は複数の電子装
置を含む。
例示した実施形態では、センサ・アレイ４８は相互接続構造上に配置される。相互接続
構造は、可撓性材料を含む第１の基板５０を有する。第１の基板５０は前面５２及び後面
５４を有し、この場合、第１の基板５０は前面５２上にセンサを担持するように構成され
ている。相互接続構造は更に第２の基板５６を有する。センサ・アレイ４８は相互接続構
造の第１の基板５０の前面５２上に配置される。第１の基板５０は、高密度及び低ピッチ
の複数の入力／出力（Ｉ／Ｏ）接点を持つように構成された材料を含み、ここで、高密度
の複数のＩ／Ｏ接点とは、１平方センチメートル当たり約１００〜約８００個の接点であ
る。同様に、第２の基板５６は、低密度で高ピッチの複数のＩ／Ｏ接点を持つように構成
された材料を含み、ここで、低密度の複数のＩ／Ｏ接点とは１平方センチメートル当たり
約２５〜約１００個の接点である。或る特定の実施形態では、第１の基板５０は、これに
限定されないが、ポリイミド、ポリエチレンテレフタレート又はポリエーテルイミドのよ
うなポリマーから作られる。
第１の基板５０の後面５４を第２の基板５６に結合することにより、相互接続構造が形
成される。第２の基板５６は剛性材料で作られ、また印刷回路板、セラミック基板、機械
的支持体、又はそれらの組合せを含むことができる。本発明技術の或る特定の実施形態で
は、第２の基板５６は、第１の基板５０上に配置されたセンサ・アレイ４８のような電子
装置からのファンアウトを提供するために使用することができる。以下により詳しく説明
するように、ファンアウト構成は、センサ・アレイ４８の高密度構成を分散させて、第２
の基板５６の後面上にパターン形成されたＩ／Ｏ接点の相対的に低い密度の構成に整合さ
せる。有利なことは、ファンアウトを設けることによって、第１の基板に結合されるセン
サ・アレイ４８の密度が低密度の基板の処理能力によって制限されないことである。相互
接続構造は３つ以上の基板を含むことができ、例えば、例示した実施形態では、第２の基
板がアルミナ基板のような機械的基板５８に結合されている。有利なことは、機械的基板
５８が、それに機械的に結合される相互接続構造の別の基板に適合する材料で製造するこ
とができることである。これにより、機械的応力及び歪みが最小になり、且つ相互接続構
造の信頼性がより大きくなる。例えば、図３の例示した実施形態では、機械的基板の熱膨
張係数（ＣＴＥ）を第２の基板５６のＣＴＥに適合させるべきである。
更に、センサ組立体４６はまた、センサ・アレイ４８からのアナログ信号をディジタル
信号へ変換するために使用される特定用途向け集積回路（ＡＳＩＣ）６０のような１つ又
は複数の電子装置を含む。例示した実施形態では、ＡＳＩＣ６０は設計によって１つの位
置に拘束されず、センサ・アレイ４８に対して異なる位置を占めることができるようにす
ることができる。第１の基板５０上のＡＳＩＣ６０の位置は、熱除去又は所望の性能の必
要性に応じて変えることができる。例えば、センサ・アレイ４８からＡＳＩＣ６０への信
号の高速転送を容易にするためにＡＳＩＣ６０をセンサの近くに配置することが望ましい
けれども、センサ・アレイ４８とＡＳＩＣ６０との間の距離が接近すると熱の除去が妨害
される。従って、この二律背反に留意して、ＡＳＩＣをセンサ・アレイ４８から最適な距
離の所に配置することができる。例示した実施形態では、ＡＳＩＣ６０は第１の基板５０
上に配置しているが、図４を参照して以下により詳しく説明するように第２の基板上に配
置してもよい。
センサ組立体４６はまた位置合わせキャリヤー６２を含み、位置合わせキャリヤー６２
は通常は矩形の孔を持つフレームであり、且つセンサ・アレイ４８を所定位置に保持する
ために使用される。位置合わせキャリヤー６２はセンサ・アレイ４８の両側でスペーサ６
４に機械的に結合される。スペーサ６４はレール６６によって相互接続構造に取り付けら
れ、レール６６はボルト６８を使用して相互接続構造に締め付け固定される。ボルト６８
は通常はステンレス鋼で作られていて、相互接続構造の中にねじ込まれる。センサ組立体
４６は更にシステム・コネクタ７０及び高電圧コネクタ７２を含み、これらは通常は相互
接続構造にハンダ付けされる。システム・コネクタ７０及び高電圧コネクタ７２は共に、
第１のの基板又は第２の基板のいずれかに結合することができる。システム・コネクタは
センサ組立体４６に電力を供給するために、又はセンサ組立体４６をアースに接続するた
めに使用することができる。高電圧コネクタ７２は、センサ・アレイ４８の頂部に配置さ
れた少なくとも１つの共通の高電圧接点７６に高電圧バイアスを供給するために使用する
ことができる。センサ組立体４６は更に、センサ・アレイ４８の頂部に配置された共通の
高電圧接点７６を第１の基板５０に接続するワイヤ・ボンド・コネクタ７４を含む。代替
実施形態では、コネクタ７４は、ポリイミド・フィルム上の金属のような可撓性の印刷回
路を有する。
図４は、相互接続構造の第２の基板５６上にＡＳＩＣ６０を配置した、本発明技術の別
の実施形態を例示する。この実施形態ではまた、システム・コネクタ７０及び高電圧コネ
クタ７２のような他の装置の位置を、図３に示したものと比べて変更することができる。
例えば、システム・コネクタ７０及び高電圧コネクタ７２は第２の基板５６上に配置する
ことができる。
図５は、本発明技術の一面に従った相互接続構造に用いられるファンアウト回路の上面
図を例示する。例示した実施形態では、センサ・アレイ４８がＩ／Ｏ接点７８を介して第
１の基板５０に結合され、次いでＩ／Ｏ接点７８は相互接続トレース８２を介して第２の
基板５６上のＩ／Ｏ接点８０に接続される。実施形態によっては、図３に例示されている
ようにＡＳＩＣ６０が第１の基板５０上に設けられている場合、ファンアウト回路の相互
接続トレースはｚ方向３２に延在している。すなわち、相互接続トレースは第１の基板５
０から第２の基板５６上へファンアウトし、そして再び第１の基板５０上へファンインし
て、ＡＳＩＣに接続する。他の実施形態では、図４に例示されているようにＡＳＩＣ６０
が第２の基板上に設けられている場合、ファンアウトはｙ方向３０に存在する。すなわち
、可撓性の基板５０上に配置されたセンサ・アレイ４８からの相互接続トレースは第２の
基板へ延在し、次いで第２の基板５６上に配置されたＡＳＩＣ６０まで延在する。
図６は、センサ組立体４６の別の実施形態を例示する。この場合、センサは直接変換材
料、例えば、第１の基板５０上に配置された単結晶のテルル化カドミウム亜鉛（ＣＺＴ）
８４である。例示した実施形態では、複数の増幅器８６が機械的基板５８の内側に配置さ
れて、第１の基板５０と機械的基板５８との間に配列される。この実施形態では、ＣＺＴ
８４からのＩ／Ｏ接点は複数の増幅器８６まで延在して、ｙ方向３０にファンアウトを構
成する。
本発明技術の相互接続構造をイメージング・システムに関して説明したが、本発明技術
の相互接続構造が、他の電子システム、例えば、ディジタル・カメラ、移動通信装置、液
晶表示装置、及びそれらの組合せ等々に使用することができることも理解されよう。
本書で述べる本発明技術の一面では、センサ組立体４６を製造する方法を提供する。本
方法では、第１の基板５０の前面５２をセンサ・アレイ４８に結合して、第１の組立体を
形成する。次いで、第２の基板５６を第１の基板の後面５４に結合する。或る特定の実施
形態では、相互接続構造の第１の基板５０の前面５２にセンサ・アレイ４８を結合する前
に、信頼性について相互接続構造を試験することができる。センサ組立体を製造するため
のモジュール式方策は、故障を検出した場合に試験後にセンサ・アセンブリ全体を廃棄処
分することに伴うコストを低減することができる。
ＡＳＩＣ６０又は増幅器８６のような電子装置は第１の基板５０又は第２の基板５６の
いずれかに結合することができる。この後、当業者に知られている技術を使用して、ファ
ンアウト・トレースを第２の基板上に形成する。或る特定の実施形態では、ＡＳＩＣ６０
又は増幅器８６を第１の基板上に配置した場合、ファンアウトはｚ方向３２に形成するこ
とができる。他の実施形態では、ＡＳＩＣ６０又は増幅器８６を第２の基板上に配置した
場合、ファンアウトはｙ方向３０に形成することができる。
本書では本発明の特定の特徴のみを図示し説明したが、当業者には種々の修正および変
更をなし得よう。従って、「特許請求の範囲」が本発明の真の精神内に入るこの様な全て
の修正及び変更を包含するものであることを理解されたい。また、図面の符号に対応する
特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられている
ものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特
許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。
本発明技術の一面に従った模範的なイメージング・システムの斜視図である。 本発明技術の一面に従った模範的なイメージング・システムの概略図である。 本発明技術の一面に従ったセンサ組立体の概略図である。 本発明技術の別の一面に従ったセンサ組立体の概略図である。 本発明技術の一面に従った相互接続構造に用いられるファンアウトの概略図である。 本発明技術の更に別の一面に従ったセンサ組立体の概略図である。
符号の説明
１０ イメージング・システム
１２ 環状構造
１４ 放射線源
１６ コリメータ
１８ コリメートされたビーム
２０ ターゲット
２２ テーブル
２４ 減弱放射線
２６ 検出器
４６ センサ組立体
４８ センサ・アレイ
５０ 第１の基板
５２ 前面
５４ 後面５４
５６ 第２の基板
５８ 機械的基板
６０ 特定用途向け集積回路（ＡＳＩＣ）
６２ 位置合わせキャリヤー
６４ スペーサ
６６ レール
６８ ボルト
７０ システム・コネクタ
７２ 高電圧コネクタ
７４ ワイヤ・ボンド・コネクタ
７６ 高電圧接点
７８ Ｉ／Ｏ接点
８０ Ｉ／Ｏ接点
８２ 相互接続トレース
８４ 単結晶のテルル化カドミウム亜鉛（ＣＺＴ）
８６ 増幅器

Claims (10)

  1. 電子システム用の相互接続構造であって、
    可撓性材料を含み、前面（５２）及び後面（５４）を持ち、且つ該前面（５２）上にセ
    ンサを担持するように構成されている第１の基板（５０）と、
    前記第１の基板（５０）の前記後面（５４）に結合されていて、剛性材料を含む第２の
    基板（５６）と、
    を有する相互接続構造。
  2. 前記第１の基板（５０）は高密度の複数の入力／出力接点を持つように構成されている材
    料を含み、前記第２の基板（５６）は低密度の複数の入力／出力接点を持つように構成さ
    れている材料を含んでいる、請求項１記載の相互接続構造。
  3. 前記第１の基板（５０）は電子装置に対するファンアウトを提供するように構成されてお
    り、該ファンアウトは電子装置の高密度構成を前記第１の基板（５０）から前記第２の基
    板（５６）へ分散させることを含み、前記第２の基板（５６）は低密度の入力／出力接点
    を含んでいる、請求項１記載の相互接続構造。
  4. 前記第２の基板（５６）は、印刷回路板、セラミック基板、機械的支持体、又はそれらの
    組合せのうちの１つを含んでいる、請求項１記載の相互接続構造。
  5. 前記相互接続構造は少なくとも１つの電子装置に結合されている、請求項１記載の相互接
    続構造。
  6. 電子装置に使用するためのセンサ組立体（４６）であって、
    可撓性材料を含み、前面（５２）及び後面（５４）を持ち、且つ該前面（５２）上にセ
    ンサを担持するように構成されている第１の基板（５０）と、
    前記第１の基板（５０）の前記後面（５４）に結合されていて、剛性材料を含む第２の
    基板（５６）と、
    前記第１の基板（５０）の前記前面（５２）上に配置されていて、波形信号を受け取っ
    て、該波形信号を対応する電気信号へ変換するように構成されているセンサ・アレイと、
    前記電気信号を対応するディジタル信号へ変換するように構成されている少なくとも１
    つの電子装置と、
    を有しているセンサ組立体（４６）。
  7. 前記波形信号はＸ線信号で構成されている、請求項６記載のセンサ組立体（４６）。
  8. 前記波形信号は音波信号で構成されている、請求項６記載のセンサ組立体（４６）。
  9. イメージング装置に使用するための検出器（２６）モジュールであって、
    波形信号を受け取って、該波形信号を対応する電気信号へ変換するように構成されてい
    る少なくとも１つのセンサ・アレイと、
    前記電気信号を対応するディジタル信号へ変換するように構成されている少なくとも１
    つの電子装置と、
    前記少なくとも１つのセンサ・アレイ及び前記少なくとも１つの電子装置に結合されて
    いる相互接続構造を含む電子回路とを有し、
    電子装置用の前記相互接続構造が、
    ａ）可撓性材料を含み、前面（５２）及び後面（５４）を持ち、且つ該前面（５２）
    上にセンサを担持するように構成されている第１の基板（５０）と、
    ｂ）前記第１の基板（５０）の前記後面（５４）に結合されていて、剛性材料を含む
    第２の基板（５６）とを含んでいること、
    を特徴とする検出器（２６）モジュール。
  10. センサ組立体（４６）を製造するための方法であって、
    可撓性材料を含み、前面（５２）及び後面（５４）を持ち、且つ該前面（５２）上にセ
    ンサを担持するように構成されている第１の基板（５０）を用意する段階と、
    センサを前記第１の基板（５０）の前記前面（５２）に結合して、第１の組立体を形成
    する段階と、
    剛性材料を含む第２の基板（５６）を前記第１の基板（５０）の前記後面に結合して、
    第２の組立体を形成する段階と、
    を有する方法。
JP2005299793A 2004-10-28 2005-10-14 電子装置パッケージ及びその製造方法 Expired - Fee Related JP5358052B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/975,952 2004-10-28
US10/975,952 US7289336B2 (en) 2004-10-28 2004-10-28 Electronic packaging and method of making the same

Publications (3)

Publication Number Publication Date
JP2006140461A true JP2006140461A (ja) 2006-06-01
JP2006140461A5 JP2006140461A5 (ja) 2011-06-30
JP5358052B2 JP5358052B2 (ja) 2013-12-04

Family

ID=36261548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005299793A Expired - Fee Related JP5358052B2 (ja) 2004-10-28 2005-10-14 電子装置パッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US7289336B2 (ja)
JP (1) JP5358052B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781741B2 (en) * 2005-10-27 2010-08-24 General Electric Company Methods and systems for controlling data acquisition system noise
GB2433648A (en) * 2005-12-21 2007-06-27 Durham Scient Crystals Ltd Radiation detector formed by deposition of bulk semiconductor crystal layers
US8041003B2 (en) * 2009-08-31 2011-10-18 General Electric Company Electronic packaging technique to improve sensor failure robustness
US8575558B2 (en) 2010-11-30 2013-11-05 General Electric Company Detector array with a through-via interposer
US8659148B2 (en) 2010-11-30 2014-02-25 General Electric Company Tileable sensor array
US8824635B2 (en) 2011-10-27 2014-09-02 General Electric Company Detector modules for imaging systems and methods of manufacturing
WO2013188498A2 (en) * 2012-06-12 2013-12-19 Arizona Board Of Regents Acting For And On Behalf Of Arizona State University Imaging system and methods of manufacturing and using the same
US9788804B2 (en) * 2014-07-22 2017-10-17 Samsung Electronics Co., Ltd. Anatomical imaging system with improved detector block module
WO2016066850A1 (en) * 2014-10-31 2016-05-06 Koninklijke Philips N.V. Sensor device and imaging system for detecting radiation signals
US10646176B2 (en) 2015-09-30 2020-05-12 General Electric Company Layered radiation detector
EP3376261B1 (de) * 2017-03-15 2020-04-29 Siemens Healthcare GmbH Röntgendetektor aufweisend ein konverterelement mit umverdrahtungseinheit
US11464494B2 (en) 2019-07-19 2022-10-11 GE Precision Healthcare LLC Method and system to revert a depoling effect exhibited by an ultrasound transducer
US11435461B2 (en) 2019-07-19 2022-09-06 GE Precision Healthcare LLC Method and system to prevent depoling of ultrasound transducer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291300A (ja) * 1991-03-19 1992-10-15 Kawai Musical Instr Mfg Co Ltd 自動演奏ピアノの打鍵検出装置
JPH08222855A (ja) * 1995-02-17 1996-08-30 Sharp Corp 多層配線板
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2000353765A (ja) * 1999-04-06 2000-12-19 Fujitsu Ltd 配線基板及びこれを使用したチップモジュール
JP2001242521A (ja) * 2000-02-28 2001-09-07 Fuji Heavy Ind Ltd カメラの組み立て構造、カメラの調整方法、および調整用治具
JP2004244120A (ja) * 2003-02-10 2004-09-02 Itoki Crebio Corp 移動棚装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
US20050167606A1 (en) * 2003-08-20 2005-08-04 Harrison Fiona A. Cadmium-zinc-telluride detectors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291300A (ja) * 1991-03-19 1992-10-15 Kawai Musical Instr Mfg Co Ltd 自動演奏ピアノの打鍵検出装置
JPH08222855A (ja) * 1995-02-17 1996-08-30 Sharp Corp 多層配線板
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2000353765A (ja) * 1999-04-06 2000-12-19 Fujitsu Ltd 配線基板及びこれを使用したチップモジュール
JP2001242521A (ja) * 2000-02-28 2001-09-07 Fuji Heavy Ind Ltd カメラの組み立て構造、カメラの調整方法、および調整用治具
JP2004244120A (ja) * 2003-02-10 2004-09-02 Itoki Crebio Corp 移動棚装置

Also Published As

Publication number Publication date
US20060092615A1 (en) 2006-05-04
JP5358052B2 (ja) 2013-12-04
US7289336B2 (en) 2007-10-30

Similar Documents

Publication Publication Date Title
JP5358052B2 (ja) 電子装置パッケージ及びその製造方法
JP4974130B2 (ja) 電離放射線を検出する装置
JP5432448B2 (ja) 計算機式断層写真法検出器モジュール構成
US8710448B2 (en) Radiation detector array
US6479827B1 (en) Image sensing apparatus
CN104025295B (zh) 用于高速图像获取的基于中介层的成像传感器及检验系统
US8659148B2 (en) Tileable sensor array
US9322938B2 (en) Detector module for a radiation detector and radiation detector
JP4949646B2 (ja) 放射線イメージングシステムの検出器
JP6126758B1 (ja) 放射線信号を検出するためのセンサ装置及び画像化システム
US10283557B2 (en) Radiation detector assembly
US20120133054A1 (en) Detector array with a through-via interposer
US20140348290A1 (en) Apparatus and Method for Low Capacitance Packaging for Direct Conversion X-Ray or Gamma Ray Detector
US7439516B2 (en) Module assembly for multiple die back-illuminated diode
US11067707B2 (en) Four-side buttable radiation detector unit and method of making thereof
WO2017116523A1 (en) Radiation detector assembly
US6946661B2 (en) Methods and apparatus for X-ray image detector assemblies
JP2007097930A (ja) マルチダイ背面照射型ダイオードのモジュール・アセンブリ
JP6194126B2 (ja) モジュライメージング検出器ａｓｉｃ
AU2006286906B2 (en) An imaging device for single x-ray photon counting
JP7034635B2 (ja) 検出器モジュール、放射線検出器、ｘ線コンピュータ断層撮影装置及び放射線検出器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081010

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110822

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121026

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5358052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees