JP5432448B2

JP5432448B2 - 計算機式断層写真法検出器モジュール構成

Info

Publication number: JP5432448B2
Application number: JP2007338445A
Authority: JP
Inventors: ジョン・エリック・ツカチェク; ジョナサン・ディ・ショート; ヤンフェン・ドュ; ジェイムズ・ウィルソン・ローズ; チャールズ・ジー・ウォイチク
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 2007-01-04
Filing date: 2007-12-28
Publication date: 2014-03-05
Anticipated expiration: 2027-12-28
Also published as: JP2008161689A; CN101214154A; US20080165921A1; CN101214154B; US7606346B2; DE102007062891A1

Description

本発明は一般的には、センサ素子用の電気的インタフェイスに関し、さらに具体的には、計算機式断層写真法（ＣＴ）システム用の大面積検出器におけるタイル構成可能なモジュール素子として用いられ得るようなセンサ素子とデータ取得システム（ＤＡＳ）との間の集積回路（ＩＣ）方式電気的インタフェイスに関する。

Ｘ線及び計算機式断層写真法（ＣＴ）のような放射線イメージング・システムが、対象の内部の諸相を実時間で観察するのに用いられている。典型的には、イメージング・システムは、患者又は手荷物のような関心対象に向かってＸ線を放出するように構成されているＸ線源を含んでいる。放射線検出器のアレイのような検出装置が対象の他方の側に配置されており、対象を透過したＸ線を検出するように構成されている。
米国特許出願公開第２００５０２８６６８２号

計算機式断層写真法（ＣＴ）システムに用いられる一つの公知の検出器として、エネルギ識別型直接変換検出器がある。Ｘ線エネルギを受けると、直接変換検出器のセンサ素子がこのＸ線をエネルギへ変換して、入射したフォトン束に対応するアナログ電気信号を発生する。

データ取得システム（ＤＡＳ）が、直接変換検出器からアナログ信号を取得して、これらの信号をディジタル信号へ変換して後に行なわれる処理に供することができる。検出器とＤＡＳとの間で従来用いられているインタフェイス・パッケージは、アナログ信号については最適信号品質（signal integrity）を達成することができていない。この非最適信号品質の一因は、センサ素子とＤＡＳとの間のインターコネクト経路にある。現在の検出器モジュールは、センサ読み出し面からＤＡＳへのインターコネクト接続を、可撓性又は剛性の回路基板に設けられた長さの長い金属トレースを含むインターコネクト構造として形成している。センサ素子の密度が高まるほど、ＤＡＳとセンサとの間のインターコネクトの配線（routing）が難しくなる。インターコネクトの配線のためにさらに多層のパッケージ形成が必要とされ、このようにしてキャパシタンスが高まると共に信頼性が低下する。

従って、長さが短くキャパシタンスが小さいセンサ素子のＤＡＳへのインターコネクト接続のシステムを提供することが望ましい。さらに、センサ及び信号処理電子回路をタイル構成が可能なユニットとしてパッケージ化して、ユニット同士の間の間隙を相対的に小さくしたセンサ・アレイを形成するように２面、３面又は４面で接触配置させることが望ましい。

本発明は、以上に述べた欠点を克服する改良型インターコネクト構成を備えた装置を提供する。複数のワイヤ・ボンド及びバンプ・ボンドが、センサ素子とＤＡＳの様々な構成要素との間に長さが短くキャパシタンスが小さいインターコネクトを形成する。

本発明の一観点によれば、ＣＴイメージング・システムが、当該ボアを通して並進移動される患者を収容するように設計されているボアを内部に有するガントリと、ガントリに配設されており、患者に向かってＸ線を放出するように構成されているＸ線源と、ガントリに配設されており、患者によって減弱されたＸ線信号を受信する検出器モジュールとを含んでいる。検出器モジュールはさらに、Ｘ線信号を対応する電気信号へ変換するセンサ素子と、電子回路基材の上に少なくとも１個の集積回路を含んでおり電気信号をコンディショニングするデータ取得システム（ＤＡＳ）と、センサ素子、少なくとも１個の集積回路及び電子回路基材に結合されており、第一の接点パッド型インターコネクトと、ワイヤ・ボンド型インターコネクト及び第二の接点パッド型インターコネクトの一方とを含むインターコネクト・システムとを含んでいる。

本発明のもう一つの観点によれば、ＣＴイメージング・システム用の検出器モジュールが、Ｘ線信号を受信してこれらのＸ線信号を対応するアナログ信号へ変換するように構成されている直接変換センサと、チップ・パッケージ及びチップ・パッケージに装着されておりアナログ信号を対応するディジタル信号へ変換するように構成されている少なくとも１個の電子装置を有するデータ取得システム（ＤＡＳ）とを含んでいる。検出器モジュールはまた、直接変換センサを、第一のバンプ・ボンド・アレイを経由してチップ・パッケージ及び電子装置の一方にインターコネクト接続する第一のボンド・システムと、電子装置をチップ・パッケージにインターコネクト接続する第二のボンド・システムとを含んでおり、第二のボンド・システムは、ワイヤ・ボンド・アレイ及び第二のバンプ・ボンド・アレイの一方を含んでいる。

本発明のさらにもう一つの観点によれば、検出器モジュールを構築する方法が、Ｘ線源からのＸ線を受光するようにＸ線センサを配置するステップと、受光したＸ線をコンディショニングするように、Ｘ線源に比較してＸ線センサの奥に、少なくとも１個の集積回路を載置した電子回路基材を含むデータ取得システム（ＤＡＳ）を配置するステップとを含んでいる。この方法はまた、バンプ・ボンド・システムを経由してＸ線センサを電子回路基材に結合するステップと、ワイヤ・ボンド・システム及び第二のバンプ・ボンド・システムの一方によって少なくとも１個の集積回路を電子回路基材に結合するステップとを含んでいる。

本発明のその他様々な特徴及び利点は、以下の詳細な説明及び図面から明らかとなろう。

図面は、発明を実施するのに現状で思量される実施形態を示す。

図１及び図２には、計算機式断層写真法（ＣＴ）イメージング・システム１０の一実施形態が、「第三世代」ＣＴスキャナに典型的なガントリ１２を含むものとして図示されている。ガントリ１２はＸ線源１４を有し、Ｘ線源１４は、ガントリ１２の反対側に設けられている検出器アセンブリ１８に向かってＸ線のビーム１６を投射する。検出器アセンブリ１８は複数の検出器モジュール２０によって形成されており、これらの検出器モジュール２０は一括で、患者２２を透過した投射Ｘ線を感知する。各々の検出器２０が電気信号を発生し、この電気信号は、入射したＸ線ビームの強度を表わすのみならず、フォトン又はＸ線の計数データを与え、従って患者２２を透過するときの減弱したビームを与えることが可能である。Ｘ線投影データを取得するための１回の走査の間に、ガントリ１２及びガントリ１２に装着されている構成要素が回転中心２４の周りを回転する。

ガントリ１２の回転及びＸ線源１４の動作は、ＣＴシステム１０の制御機構２６によって制御される。制御機構２６は、Ｘ線制御器２８とガントリ・モータ制御器３０とを含んでおり、Ｘ線制御器２８は電力信号及びタイミング信号をＸ線源１４へ供給し、ガントリ・モータ制御器３０はガントリ１２の回転速度及び位置を制御する。画像再構成器３４がサンプリングされてディジタル化されたＸ線データをＤＡＳ５４から受け取って、高速再構成を実行する。再構成された画像はコンピュータ３６への入力として印加され、コンピュータ３６は画像を大容量記憶装置３８に記憶させる。

コンピュータ３６はまた、データ・パラメータを入力するためのキーボードを有するコンソール４０を介して操作者から命令及び走査パラメータを受け取る。付設されている陰極線管表示器４２によって、操作者は再構成画像及びコンピュータ３６からのその他データを観察することができる。操作者が供給した命令及びパラメータはコンピュータ３６によって用いられて、制御信号及び情報をＤＡＳ３２、Ｘ線制御器２８及びガントリ・モータ制御器３０へ供給する。加えて、コンピュータ３６はテーブル・モータ制御器４４を動作させて、電動テーブル４６を制御して患者２２をガントリ１２に配置する。具体的には、テーブル４６は患者２２の各部分をガントリ開口４８を通して移動させる。

ＣＴイメージング・システム１０の検出器モジュール２０は、低キャパシタンスのインターコネクトによって、所与の電気的特性（例えば相対的に感受性の高いアナログ信号）を有する信号（例えば集積回路パッケージにおける信号）の上述の所与の電気的特性に関して異なる電気的特性を有する信号（例えばディジタル信号及び／又は電力信号）からの分離を可能にするインタフェイス・アーキテクチャを有するように構成される。すなわち、検出器モジュール２０のＸ線センサによって発生されるアナログ信号は、インターコネクトを経由して、所望の信号コンディショニング（例えばアナログからディジタルへの変換）を感受性の高いアナログ信号に提供するデータ取得システム（ＤＡＳ）へ伝送される。別個のディジタル・インターコネクト及び電力インターコネクトが、ＤＡＳの内部でアナログ・センサ・インターコネクトから分離されて配設されて、ディジタル信号及び電力を伝送する。ＤＡＳは、アナログからディジタルへの変換のような専用の作用を提供するシリコン・チップに形成されている特定応用向け集積回路（ＡＳＩＣ）を含み得る。例えば、アナログ・インターコネクト接続はＡＳＩＣチップの第一の領域（例えばＡＳＩＣチップの上面）に設けられ、ディジタル信号及び電力インターコネクト接続は第一の領域から離隔した第二の領域（例えばＡＳＩＣの隣接した面又はＡＳＩＣの底面）に設けられ得る。典型的には、ＡＳＩＣへのアナログ接続及びディジタル接続は、シリコン・チップの片面に位置する。インターコネクトの厳密な組み合わせ及び構成、並びにその作用は様々であり、特定の検出器モジュール・アーキテクチャに限定されないものと考えられる。寧ろ、以下に述べる実施形態は、本発明を実施する例示的な構成として提供される。

図３は、本発明の一実施形態による構成特徴及びアセンブリの「積層体（stack-up）」を有する検出器モジュール２０を示す。検出器モジュール２０は、類似の検出器モジュール・ユニットが全４面において接触配置され得るようにタイル構成が可能であるという特徴を有する。検出器モジュール２０は、Ｘ線信号を受信してＸ線信号を対応する電気的アナログ信号へ変換するように構成されているセンサ素子５２を含んでいる。好ましくは、センサ素子５２は直接変換物質の単一の層を含んでおり、直接変換物質としては、テルル化カドミウム及びテルル化亜鉛カドミウムの結晶、多結晶コンパクト及び薄層がある。図３に示すように、センサ素子５２がＤＡＳ５４に結合されてアナログ信号をディジタル信号へ変換する。明確に述べると、センサ素子５２は、ＤＡＳ５４の一部を成す電子回路基材５６に結合される。この結合を容易にするために、ピッチ・アダプタ５８がセンサ素子５２と電子回路基材５６との間に含められている。ピッチ・アダプタ５８は両面接続であり、各々の表面に接点パッド６０を有してセンサ素子５２の底面の読み出し面の接点パッド６０を電子回路基材５６の接点パッド６０と接合する。ピッチ・アダプタ５８は、センサ素子５２及び電子回路基材５６に異なる接点パッド６０構成及び／又はピッチが存在している場合に、センサ素子５２を電子回路基材５６に接合するように構成されている。ピッチ・アダプタ５８の上面は、センサ素子５２の底面の一つの接点パッド構成に対応する接点パッド６０を有し、また電子回路基材５６の異なる接点パッド構成に対応する底面の接点パッド６０を有する。

また、センサ素子５２の接点パッド６０が電子回路基材５６の接点パッド６０と同じ構成にあることも思量される。この構成では、センサ素子５２を電子回路基材５６に結合するためのピッチ・アダプタは必要とされない。この構成では、センサ素子５２は、電子回路基材５６に直接結合される接点パッド６０を有する底面の読み出し面を有する。すなわち、センサ素子５２の底面の接点パッド６０は、電子回路基材５６の上面の対応する接点パッド６０と結合するように構成される。

センサ素子５２とＤＡＳ５４との間のインターコネクトとしての接点パッド６０の具現化形態は、センサ素子５２とＤＡＳ５４との間に低キャパシタンスを有する短い接続（すなわちインターコネクト接続リードを用いない）を本質的に可能にするため、特に有利である。好ましくは、センサ素子５２は、直接変換センサの各々のピクセル毎に個別の接点パッドを含んでいる。かかる構成は、感受性の高いアナログ信号の高品質伝送を保証するのに役立つ。

図３に示すように、電子回路基材５６はまた、センサ素子５２及び電子回路基材５６に垂直に配向されている配線アセンブリ６２に接続されており又はかかる配線アセンブリ６２と一体化されている。配線アセンブリ６２の垂直配向は、当該アセンブリ６２に位置するディジタル・インターコネクト６４の接続を可能にし、このようにして検出器モジュール２０から図１のＣＴ走査システム１０の処理構成要素へのディジタル・データの改善された伝送を可能にしている。加えて、電子回路基材５６及び配線アセンブリ６２は、センサ素子５２の各々の側面が同じ形式のもう一つの検出器モジュールに緊密に接することを可能にするために、センサ素子５２を越えて延在する構成要素を側面に有しない。このようにして、４面でのタイル構成可能性がこの設計によって与えられて、大面積検出器の構築を容易にしている。

検出器モジュール２０はまた、共通カソードにおいてセンサ素子５２と接点を形成する高電圧インターコネクト６６を含んでおり、検出器モジュール２０に電力を供給する。この接続６６は、多くの検出器モジュール２０について共通であってよく、検出器モジュール２０が大面積のアレイとしてタイル構成された後に施され得るものと期待される。高電圧インターコネクト６６は絶縁されており、カソード接点以外の検出器モジュール２０の他の部分への短絡を防いでいる。また、バイアス電圧制御６８が検出器モジュール２０に含まれており、ピクセル・アノード接続とは別個の付加的な接続を形成している。バイアス電圧制御６８は、センサ素子５２又はピッチ・アダプタ５８をＤＡＳ５４に接続する。図３に示す実施形態では、バイアス電圧制御６８は接点パッド６０の形態にあり、全体的な接点パッド６０インターコネクトに一体化されている。また、バイアス電圧制御６８は、別個のワイヤ・ボンド又は電圧線を介して行ない得ることも思量される。センサ素子５２をＤＡＳ５４に接続するのに用いられるバイアス電圧制御６８の数は、センサ素子５２によって受光されるＸ線フォトンの予測入射線束率の値に応じて変わる。バイアス電圧制御６８の作用は、センサ素子５２の飽和を防ぐように、Ｘ線フォトン束率に応じて動的にセンサ素子５２の作用面積を調節することにある。センサ素子５２の作用面積又はサブ・ピクセル素子ビニングの程度は、バイアス電圧制御６８を介して電圧を制御することにより調節され得る。

図４及び図５に示すように、ＤＡＳ５４はまた、電子回路基材５６の底面に装着されている少なくとも１個の集積回路７０を含んでいる。また、抵抗器及びキャパシタを含む他の能動的回路及び受動的回路が存在していてもよい。好ましくは、少なくとも１個の集積回路７０は、センサ素子５２からのアナログ信号をディジタル信号へ変換することが可能なフォトン計数用の特定応用向け集積回路（ＡＳＩＣ）として構成される。このＡＳＩＣ又は他の同様の回路は、センサ素子５２によって受光されたＸ線において検出されるフォトンの数及び／又はエネルギに関するデータ又はフィードバックを提供する。従来のＣＭＯＳプロセスによって作製される集積回路に典型的なように、アナログ入力接続、ディジタル出力接続及び電力接続のためのインターコネクト接続パッドは、処理回路と同じ面である集積回路７０の上面７６に形成される。殆どの従来の集積回路７０は、集積回路７０の上面７６の周辺に配置されるワイヤ・ボンド７２を経由して電子回路基材５６に電気的に接続される。ワイヤ・ボンド７２は集積回路７０を電子回路基材５６に結合して、センサ素子５２から受け取ったアナログ入力を転送すると共に、ディジタル信号及び電力信号を転送する。図５に示すように、ワイヤ・ボンド７２は集積回路７０の上面７６から発して、集積回路７０の厚みを横断してＤＡＳ基材７４の背面まで配線される。代替的には、ＡＳＩＣのフリップ・チップ装着が、接点パッドの面積アレイ構成を用いて、ワイヤ・ボンドなしで信号を結合する。フリップ・チップ構成については、集積回路７０の上面７６が電気回路基材５６の表面７４に対面する。ワイヤ・ボンド及びフリップ・チップの幾つかの組み合わせが図４及び図５に示すこのパッケージに収容され得ることは思量されていないが、このことについては後の図面に示す実施形態によって扱う。

図４及び図５に示すように、ワイヤ・ボンド７２は電子回路基材５６の底面７４に配置されて集積回路７０と接続する。ワイヤ・ボンドは全てのアナログ接続、ディジタル接続及び電力接続を提供するためのものである。ワイヤ・ボンド７２は、アナログ・インターコネクト及びディジタル・インターコネクトのトレース及びレイヤ（層）を物理的に分離する等のような詳細なレイアウトを有して配置されている。加えて、接地遮蔽用のトレース及び層が、アナログ線とディジタル線との間に、又はアナログ線及びディジタル線に隣接して物理的に配置されるように、電子回路基材５６の設計に一体化されている。このようにして、アナログ信号とディジタル信号との間の干渉が、ワイヤ・ボンド７２について、また図３に示すようなセンサ素子５２の電子回路基材５６への接点パッド６０を経由した結合について、回避される。このようなものとして、センサ素子５２とＤＡＳ５４との間の伝送時にアナログ信号の信号品質を保つことができる。

検出器モジュール２０の付加的な実施形態が図６に示されており、この実施形態は、集積回路７０がフリップ・チップ・パッド及びワイヤ・ボンド・パッドの両方を有する場合に対処することができる。フリップ・チップとワイヤ・ボンドとの組み合わせは、アナログ信号とディジタル信号との改善された隔離を提供し得る。同図に示すように、集積回路７０（すなわちＡＳＩＣ）は、電子回路基材５６の上部に装着される。本実施形態では、集積回路７０の上面７６の接点パッド６０がセンサ素子５２と集積回路７０との間にアナログ接続を設けている。ディジタル信号接続及び電力接続が、集積回路７０の上面７６に接続されており電子回路基材５６まで延びているワイヤ・ボンド７２によって形成されている。ワイヤ・ボンド７２は、センサ素子５２の集積回路７０への結合に干渉しないように、集積回路７０の対向する端部に、接点パッド６０インターコネクトに隣接して配置される。

また、図６にはモジュール支持体７８が示されており、モジュール支持体７８は、図２に示す全体的な検出器アセンブリ１８及びコリメータ・アセンブリ７９において検出器モジュール２０を整列させている。検出器モジュール２０は、モジュール支持体７８の整列ピン８０を電子回路基材５６の開孔８２に挿入することによりモジュール支持体７８に固定されるが、他の接続機構も検出器モジュール２０をモジュール支持体７８に接続し得るものと思量される。整列ピン８０は検出器アセンブリ２０を図２のコリメータ・アセンブリ７９について正しく配置して、Ｘ線ビームがセンサ素子５２に入射する前にコリメートされるようにしている。また、モジュール支持体７８にはスロット８４も形成されており、垂直に整列した配線アセンブリ６２を通すことができるようにしている。

図７は、検出器モジュール２０の付加的な実施形態を示しており、ここでは集積回路７０が電子回路基材５６の上面に装着されている。本実施形態では、集積回路７０の上面７６の接点６０パッドがセンサ素子５２と集積回路７０との間のアナログ接続を提供している。ディジタル信号接続及び電力接続が、集積回路７０の上面に接続されており電子回路基材５６まで延びているワイヤ・ボンド７２によって形成される。ワイヤ・ボンド７２は、センサ素子５２の集積回路７０への結合に干渉しないように、集積回路７０の対向する端部に、接点パッド６０インターコネクトに隣接して配置される。図７に示すように、各々の集積回路７０が付加的な集積回路７０と３面で接触配置可能となるように構成されている。これにより、２個の集積回路７０のｚ軸に沿った幅、及び集積回路７０の数について制限されないｘ軸に沿った長さを可能にする。この構成は、さらに高密度のセンサ素子５２を集積回路７０に結合することを可能にする。

図８の実施形態では、集積回路７０の上面７６の接点パッド６０が、センサ素子５２と集積回路７０との間にアナログ接続を設けている。センサ素子５２の面積は集積回路７０の面積よりも大きく、このようなものとして、センサ素子５２の一部が集積回路７０の上に迫り出す。センサ素子５２の支持を設けるために、検出器モジュール２０を機械的にさらに堅牢にする目的で絶縁性支持部材８６がセンサ素子５２の迫り出した部分と電子回路基材５６との間に配置される。

図９の実施形態では、センサ素子５２及び集積回路７０は隣接構成として配置されている。センサ素子５２及び集積回路７０の両方が、アナログ信号、ディジタル信号及び電力信号を伝送する接点パッド６０を経由して電子回路基材５６に接続される。この構成では、放射線遮蔽８８が集積回路７０の上に配置され、集積回路７０をＸ線照射から遮蔽している。放射線遮蔽８８は、タングステンで製造されたスラグ又はその他任意の適当な金属若しくは合金で構成されており、遮蔽を設けなければ集積回路７０に入射し得るＸ線を遮断するように配置されている。

代替的な実施形態では、図１０に示すように、センサ素子５２及び集積回路７０が隣接構成にあって、ワイヤ・ボンド７２を用いて集積回路７０を電子回路基材５６に接続している場合に、可撓性ピッチ・アダプタ９０が含められてセンサ素子５２を集積回路７０にインターコネクト接続している。可撓性ピッチ・アダプタ９０は、センサ素子５２と集積回路７０との間でアナログ信号を伝送する接点パッド型インターコネクト６０をセンサ素子５２と集積回路７０との間に設けている。ワイヤ・ボンド７２は、接点パッド型インターコネクト６０に隣接して配置されて集積回路７０を電子回路基材５６に接続し、ディジタル・データ及び電力を伝送する。

また、検出器モジュール２０が、図１１に示すような成層ハイブリッド検出器９２の一部を成すことも思量される。成層ハイブリッド検出器９２に含まれる検出器モジュール２０の厳密な構成は、今まで上で述べた実施形態の任意のものに従って変化させてよく、ここでは立ち入って述べない。成層ハイブリッド検出器９２はまた、直接変換センサ５２を含む検出器モジュール２０の奥に配置されているシンチレータ・アレイ９４を含んでいる。好ましい実施形態では、直接変換センサ５２は厚みが約０．２ｍｍの直接変換物質の薄層で構成され、シンチレータ・アレイ９４は約３ｍｍという相対的に厚いシンチレート性物質で構成される。直接変換センサ５２及びシンチレータ・アレイ９４を含む成層ハイブリッド検出器９２の構成は、低エネルギＸ線及び高エネルギＸ線の両方の授受を可能にすると共に、広範囲の入力Ｘ線束率にわたって改善されたデータ収集を可能にする。

図１１に示すように、成層ハイブリッド検出器９２は、モジュール支持体９６の整列ピン９８を、直接変換センサ５２及びシンチレータ・アレイ９４をそれぞれ装着させている電子回路基材１０２、１０４の開孔１００に挿入することによりモジュール支持体９６と整列するように構築されている。整列ピン９８は成層ハイブリッド検出器９２を図２のコリメータ・アセンブリ７９について正しく配置して、Ｘ線ビームが直接変換センサ５２及びシンチレータ・アレイ９４に入射する前にコリメートされるようにしている。また、他の類似の接続機構が成層ハイブリッド検出器９２をモジュール支持体９６に接続し得るものとも思量される。

所載の電気的インタフェイス・アーキテクチャ及びインターコネクト・システムは、マルチ・スライスＣＴシステムのような一つの応用例では次のような例示的な利点を提供する検出器モジュールをを可能にするものと思量される。すなわち、望ましくない信号電流、キャパシタンス及び／又はインダクタンスの低減によってセンサ素子の信号品質を高めること、相対的に複雑でない製造及び保守容易性、経費の削減、並びにインターコネクトの数及び／又は長さの削減による信頼性の向上等である。

従って、本発明の一実施形態によれば、ＣＴイメージング・システムが、当該ボアを通して並進移動される患者を収容するように設計されているボアを内部に有するガントリと、ガントリに配設されており、患者に向かってＸ線を放出するように構成されているＸ線源と、ガントリに配設されており、患者によって減弱されたＸ線信号を受信する検出器モジュールとを含んでいる。検出器モジュールはさらに、Ｘ線信号を対応する電気信号へ変換するセンサ素子と、電子回路基材の上に少なくとも１個の集積回路を含んでおり電気信号をコンディショニングするデータ取得システム（ＤＡＳ）と、センサ素子、少なくとも１個の集積回路及び電子回路基材に結合されており、第一の接点パッド型インターコネクトと、ワイヤ・ボンド型インターコネクト及び第二の接点パッド型インターコネクトの一方とを含むインターコネクト・システムとを含んでいる。

本発明のもう一つの実施形態によれば、ＣＴイメージング・システム用の検出器モジュールが、Ｘ線信号を受信してこれらのＸ線信号を対応するアナログ信号へ変換するように構成されている直接変換センサと、チップ・パッケージ及びチップ・パッケージに装着されておりアナログ信号を対応するディジタル信号へ変換するように構成されている少なくとも１個の電子装置を有するデータ取得システム（ＤＡＳ）とを含んでいる。検出器モジュールはまた、直接変換センサを、第一のバンプ・ボンド・アレイを経由してチップ・パッケージ及び電子装置の一方にインターコネクト接続する第一のボンド・システムと、電子装置をチップ・パッケージにインターコネクト接続する第二のボンド・システムとを含んでおり、第二のボンド・システムは、ワイヤ・ボンド・アレイ及び第二のバンプ・ボンド・アレイの一方を含んでいる。

本発明のさらにもう一つの実施形態によれば、検出器モジュールを構築する方法が、Ｘ線源からのＸ線を受光するようにＸ線センサを配置するステップと、受光したＸ線をコンディショニングするように、Ｘ線源に比較してＸ線センサの奥に、少なくとも１個の集積回路を載置した電子回路基材を含むデータ取得システム（ＤＡＳ）を配置するステップとを含んでいる。この方法はまた、バンプ・ボンド・システムを経由してＸ線センサを電子回路基材に結合するステップと、ワイヤ・ボンド・システム及び第二のバンプ・ボンド・システムの一方によって少なくとも１個の集積回路を電子回路基材に結合するステップとを含んでいる。

本発明を好適実施形態について説明した。明示した以外の均等構成、代替構成及び改変が可能であり、特許請求の範囲に含まれることを認められよう。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。

本発明の一実施形態による計算機式断層写真法（ＣＴ）イメージング・システムの遠近図である。図１のＣＴイメージング・システムの模式図である。本発明の一実施形態による検出器モジュールの遠近図である。図３の検出器モジュールの底面平面図である。図４の線５−５に沿って見た側面断面図である。本発明のもう一つの実施形態による検出器モジュールの展開遠近図である。本発明のもう一つの実施形態による検出器モジュールの部分展開遠近図である。本発明のもう一つの実施形態による検出器モジュールの部分展開遠近図である。本発明のもう一つの実施形態による検出器モジュールの部分展開遠近図である。本発明のもう一つの実施形態による検出器モジュールの部分展開遠近図である。本発明のもう一つの実施形態による検出器モジュールの部分展開遠近図である。

符号の説明

１０計算機式断層写真法（ＣＴ）イメージング・システム
１２ガントリ
１４Ｘ線源
１６Ｘ線のビーム
１８検出器アセンブリ
２０検出器モジュール
２２患者
２４回転中心
２６制御機構
２８Ｘ線制御器
３０ガントリ・モータ制御器
３４画像再構成器
３６コンピュータ
３８大容量記憶装置
４０コンソール
４２陰極線管表示器
４４テーブル・モータ制御器
４６テーブル
４８ガントリ開口
５２センサ素子
５４データ取得システム（ＤＡＳ）
５６電子回路基材
５８ピッチ・アダプタ
６０接点パッド
６２配線アセンブリ
６４ディジタル・インターコネクト
６６高電圧インターコネクト
６８バイアス電圧制御
７０集積回路（ＩＣ）
７２ワイヤ・ボンド
７４電子回路基材背面
７６ＩＣ上面
７８モジュール支持体
７９コリメータ・アセンブリ
８０整列ピン
８２開孔
８４スロット
８６絶縁性支持部材
８８放射線遮蔽
９０可撓性ピッチ・アダプタ
９２成層ハイブリッド検出器
９４シンチレータ・アレイ
９６モジュール支持体
９８整列ピン
１００開孔
１０２、１０４電子回路基材

Claims

計算機式断層写真法イメージング・システム（１０）に使用される検出器モジュール（２０）であって、
Ｘ線信号を対応するアナログ電気信号へ変換するセンサ素子（５２）と、
前記センサ素子（５２）の作用面積をＸ線フォトン束率に応じて動的に調節する少なくとも１つのバイアス電圧制御（６８）と、
前記少なくとも１つのバイアス電圧制御（６８）に接続し、電子回路基材（５６）の上に少なくとも１個の集積回路（７０）を含んでおり、前記アナログ電気信号をデジタル電気信号に変換するデータ取得システム（ＤＡＳ）（５４）と、
前記センサ素子（５２）を前記少なくとも１個の集積回路（７０）及び前記電子回路基材（５６）に結合する、第一の結合システム（６０）と、
前記少なくとも１個の集積回路（７０）を前記電子回路基材（５６）に結合する第二の結合システムと、
を含む、検出器モジュール（２０）。
前記第一の結合システム（６０）はピッチ・アダプタ（５８）をさらに含んでおり、該ピッチ・アダプタ（５８）は、
複数の接点パッド（６０）を有し、前記センサ素子（５２）の読み出し面にインターコネクト接続している上面と、
複数の接点パッド（６０）を有し、前記電子回路基材（５６）及び前記少なくとも１個の集積回路（７０）の一方にインターコネクト接続している底面と
を含んでいる、請求項１に記載の検出器モジュール（２０）。
前記少なくとも一つのバイアス電圧制御（６８）は、前記電子回路基材（５６）を前記ピッチ・アダプタ（５８）に接続する、請求項２に記載の検出器モジュール（２０）。
前記少なくとも一つのバイアス電圧制御（６８）は、前記電子回路基材（５６）を前記センサ素子（５２）に接続する、請求項１又は２に記載の検出器モジュール（２０）。
前記センサ素子（５２）が直接変換素子である、請求項１乃至４のいずれかに記載の検出器モジュール（２０）。
前記センサ素子（５２）に結合されている高電圧インターコネクト（６６）をさらに含んでいる、請求項１乃至５のいずれかに記載の検出器モジュール（２０）。
前記少なくとも１個の集積回路（７０）は、付加的な集積回路（７０）に対して３面で接触配置可能となるように構成されている、請求項１乃至６のいずれかに記載の検出器モジュール（２０）。
当該ボアを通して並進移動される患者（２２）を収容するように設計されているボアを内部に有するガントリ（１２）と、
該ガントリ（１２）に配設されており、前記患者（２２）に向かってＸ線（１６）を放出するように構成されているＸ線源（１４）と、
前記ガントリ（１２）に配設されており、前記患者（２２）により減弱されたＸ線信号を受信する請求項１乃至７のいずれかに記載の検出器モジュール（２０）と
を備えた計算機式断層写真法イメージング・システム（１０）。
前記検出器モジュール（２０）は、前記電子回路基材（５６）に接続されている電気配線基板（６２）をさらに含んでおり、該電気配線基板（６２）は、前記センサ素子（５２）に垂直に配向されて４面で接触配置可能な検出器モジュール（２０）を形成し、これにより、追加の検出器モジュール（２０）が、さらに大面積のセンサ・アレイを構築すべく前記検出器モジュール（２０）に隣接して配置され得るようにしている、請求項８に記載の計算機式断層写真法イメージング・システム（１０）。
前記検出器モジュール（２０）は、前記センサ素子（５２）をコリメータ構造（７９）と整列させるように前記電子回路基材（５６）に取り付けられているモジュール支持体（７８）をさらに含み、前記モジュール支持体（７８）が前記電気配線基板（６２）を通すスロット（８４）を含んでいる、請求項９に記載の計算機式断層写真法イメージング・システム（１０）。