JP2006140173A

JP2006140173A - 複合電子部品

Info

Publication number: JP2006140173A
Application number: JP2004325887A
Authority: JP
Inventors: Yasushi Kojima; 靖小島
Original assignee: Maruwa Co Ltd
Current assignee: Maruwa Co Ltd
Priority date: 2004-11-10
Filing date: 2004-11-10
Publication date: 2006-06-01

Abstract

【課題】多チャンネル化された信号回路を有するデジタル電子機器のノイズ除去とサージ除去を同時にできる複合電子部品を少ない部品点数で製造する。
【解決手段】酸化亜鉛を主成分とするセラミックス成形体の内部に、信号回路と、インダクタ素子３１０、３２０、３３０、３４０とコンデンサ素子８１〜８４、８６〜８９からなるπ型回路４１０、４２０、４３０、４４０を複数個並列に組み込むとともに、前記コンデンサ素子として、前記セラミックス成形体の中において実質上同一の第一仮想平面内に所定の離間距離をもって配置される複数の同極の第一内部電極対と、前記第一仮想平面と異なる第二仮想平面内に前記第一内部電極と対極して設置される１枚の第二内部電極とから構成する。
【選択図】図５

Description

本発明は、携帯端末器として使用されるデジタル電子機器のサージ除去機能とノイズ除去機能とを同時に発揮させることができる複合電子部品に関するものである。

近年、電子機器におけるノイズを除去するために誘電体、磁性体又は半導体等のセラミックス層の中にインダクタ素子とコンデンサ素子とを接地電極層を介して積層させた構造の複合電子部品は公知である（公知技術／特開２０００−１２４０６８号公報）。

この公知技術に係る複合電子部品は、特定の周波数領域で優れたノイズ除去機能を発揮するとともに、前記セラミックス層としてバリスタ特性を備えたセラミックス層を使用した場合、サージ除去機能も発揮するので、デジタル電子機器の小型化及び高性能化に寄与する。
特開２０００−１２４０６８号公報

しかしながら、デジタル電子機器の高性能化が進むにつれて、その電子機器に組み込まれる複合電子部品そのものの小型化の要求がますます強力になってきた。例えば、携帯端末器は、それにデジタルカメラ機能はもとよりＩＣカード、無線ＬＡＮ、ラジオやテレビジョン視聴機能等が付加されるにつれて、信号回路の多チャンネル化が進み、同時にそれらの信号回路毎にノイズ除去機能とサージ除去機能が要求されてきている。

そこで、本発明者はデジタル電子機器が小型化され、かつその電子機器に組み込まれる信号回路が多チャンネル化されても、それらの信号回路にノイズ除去機能とサージ除去機能を付与可能な複合電子部品を提案すべく、鋭意、研究したところ、複合電子部品の用途・機能によっては、複合電子部品を構成する構成要素の複数個を他の構成要素の一つに集積させればよいという事実を見出し、本発明を完成した。従って、本発明の課題は、多チャンネル化された信号回路を有するデジタル電子機器のノイズ除去とサージ除去を同時にできる複合電子部品を少ない部品点数で製造可能にし、ひいては前記デジタル電子機器を小型化するとともに高性能化することにある。

本発明は前記の課題を解決するために、前記複合電子部品において、酸化亜鉛を主成分とするセラミック成形体の内部に、インダクタ素子とコンデンサ素子を信号回路の要素とするπ型回路を複数個並列に組み込むという手段を採用する。この手段を採用することにより、セラミック成形体は一つで済み、複合電子部品は多チャンネル化された信号回路を有する複合電子部品の割にはそれを構成する要素の部品点数を少なくすることができるとともに、酸化亜鉛を主成分とするセラミック成形体の中にπ型のノイズ除去回路を複数並列に設けたので、そのπ型のノイズ除去回路は多チャンネル化に対応可能になるとともにサージ除去機能をも発揮する。

そして、前記のサージ除去機能を発揮させるために、前記コンデンサ素子を、前記セラミックス成形体中において実質上同一の第一仮想平面内に所定の離間距離をもって配置される複数の同極の第一内部電極対と、前記第一仮想平面と異なる第二仮想平面内に前記第一内部電極と対極して設置される１枚の第二内部電極とから構成する。前記コンデンサ素子をこのように構成することにより、第二内部電極の部品点数を少なくできる。

本発明に係る複合電子部品は、多チャンネル化したデジタル電子機器に対して利用可能になるとともに、多チャンネルの信号回路に入力されてきたノイズもサージも除去するという効果を発揮する。また、複数のπ型ノイズ回路を構成する回路構成部品を一つのセラミックス成形体の中に集積したので、使用するセラミックス成形体としての部品点数を少なくできる。

以下、図面を参照しながら、本発明の最良の実施形態について説明すると、図１に示すように、本発明に係る複合電子部品１は、酸化亜鉛を主成分とする少なくとも４枚のセラミックスの第一、第二、第三、第四グリーンシート２１、２２、２３、２４と、それらのグリーンシートのうち、第二、第三、第四グリーンシート２２、２３、２４のそれぞれに、順次印刷成形されたインダクタ３１〜３４、第一内部電極４１〜４４、４６〜４９及び第二内部電極５０等の主たる構成要素からなっている。なお、後述する成形前駆体等を焼成して得た複合電子部品１において前記第一、第二、第三、第四グリーンシート２１、２２、２３、２４は一つのセラミックス成形体となるので、ここでは、セラミックス成形体中において仮想的な平面に存在する内部電極を理解し易くするために、敢えてグリーンシートを以って説明した。

そして、その製造過程にあっては、前記第一グリーンシート２１と、前記構成要素が印刷成形された第二、第三、第四グリーンシート２２、２３、２４を積層して直方形の成形前躯体を形成した後、その前躯体の四周面のうち、相対する一対の長辺側面及び同様の短辺側面のそれぞれに、図２及び図３に示すように、外部電極６１〜６４、６６〜６９、接地電極７１、７２を構成するための電極ペーストを付着させて、焼成工程において所定の温度で焼成することにより、本発明に係る複合電子部品１は得られる。

前記第一、第二、第三、第四グリーンシート２１、２２、２３、２４は、酸化亜鉛を主成分とするバリスタ用原料粉末をポリビニルブチラール等のバインダーの存在下でトルエンやエタノール等の有機溶媒に溶解して得られたスラリーをドクタープレート法により押し出して長尺のグリーンシートにし、次いでそのグリーンシートの上に金、銀及び／又はパラジウムを含んだ内部電極形成用ペーストをスクリーン印刷して、所定の形状を有するインダクタ３１〜３４、第一内部電極４１〜４４、４６〜４９及び第二内部電極５０が形成されるようにする。

このとき、インダクタ３１〜３４となる電極形成用ペーストは、図１の第二グリーンシート２２に示されるように、所定の幅を以って長辺方向に延びる一つの側縁部（第一長辺側縁部）１ａから他の側縁部（第二長辺側縁部）１ｂに向かって複数本、この実施形態においては前記グリーンシートの上に４本、ジグザグに延びる平面形状に印刷される。従って、前記焼成工程を経た前記電極形成用ペーストから形成された第一、第二、第三、第四インダクタ３１、３２、３３、３４において前記第一、第二側縁部１ａ、２ｂには、基端部及び先端部が外部端３１ａ、３１ｂ、３２ａ、３２ｂ、３３ａ、３３ｂ、３４ａ、３４ｂとなって露出する。

また、第一内部電極４１〜４４、４６〜４９となる電極形成用ペーストは、図１の第三グリーンシート２３上に示されるように、びんの側面を平面上に投影したような形状で、しかも前記びんの開口部が外方を向くような平面形状に８個所定間隔をおいて二つの前記第一、第二長辺側縁部１ａ、１ｂ寄りの部位に印刷される。従って、前記焼成工程を経て前記電極形成用ペーストから形成された８個の第一内部電極４１〜４４、４６〜４９はそれぞれ独立して同一平面上に形成される。そして第一内部電極４１〜４４の基端部が前記第一長辺側縁部１ａに外部端４１ａ〜４４ａとなって露出し、他の第一内部電極４６〜４９が第二長辺側縁部１ｂに他の外部端４６ｂ〜４９ｂとなって露出する。

同様に、第二内部電極５０となる電極形成用ペーストは、図１の第四グリーンシート２４上に示されるように、そのシートの外形より幾分小さい相似形の長方形で印刷され、前記焼成工程を経て第二内部電極５０として形成される。なお、その第二内部電極５０から前記第四グリーンシート２４の二つの短辺側縁部（第一、第二短辺側縁部）１ｃ、１ｄに向かって幅狭の短帯状に延びるとともに外方に端面が露出する外端部５１、５２が形成されるよう、電極成形用ペーストが第四グリーンシート２４に付加的に印刷される。

長尺のグリーンシートにこのように電極形成用ペーストが種々の平面形状に印刷されたら、印刷された電極形成用ペースが真ん中に位置するように、グリーンシートを所定の大きさと長さに切断して略長方形のグリーンシートを得、少なくとも電極形成用ペーストが印刷されていない第一グリーンシート２１と、電極形成用ペーストが印刷されている第二、第三、第四グリーンシート２２、２３、２４とを積層してプレスし、図３に示すような形状の成形前躯体１００を得る。

この成形前躯体１００の第一長辺側面１００ａにおいて前記外部端３１ａ、４１ａ〜３４ａ、４４ａ（図３においてそれらの要素は隠れて見えない）が、そして第二長辺側面１００ｂにおいて前記外部端３１ｂ、〜３４ｂ、４１ｂ〜４４ｂが露出している部位に、電極形成用ペーストを公知の方法により付着させるとともに、同じく成形前躯体１００の第一短辺側面１００ｃにおいて前記外部端５１が、そして第二短辺側面１００ｄにおいて前記外部端５２（図３においてその要素は隠れて見えない）が露出している部位に電極形成用ペーストを付着させる。

次いで、前記電極用形成ペーストが付着した成形前躯体１００を所定の温度で一体的に焼成すると、図２及び図４に示すように、酸化亜鉛を主成分とするセラミックス成形体２００の第一長辺側面１００ａには第一外部電極６１〜６４を、第二長辺側面１００ｂには第二外部電極６６〜６９を、第一短辺側面１００ｃには接地電極７１を、そして第二短辺側面１００ｄにはもう一つの接地電極７２をそれぞれ備えた直方形の複合電子部品１が得られる。

この複合電子部品１は、酸化亜鉛を主成分とするセラミックス成形体２００の内部に、複数本のインダクタ３１〜３４を有するインダクタ素子と、複数枚の第一内部電極４１〜４４、４６〜４９とそれらの下方に設けられた１枚の第二内部電極５０を有するコンデンサ素子とをそれぞれ独立して埋設している。また別の見方をすると、この複合電子部品１は、前記セラミックス成形体２００の中に、実質上同一の第一仮想平面内に所定の離間距離をもって配置される二つの同極の第一内部電極４１−４６対、４２−４７対、４３−４８対、４４−４９対と、前記第一仮想平面と異なる第二仮想平面内に前記第一内部電極と対極して設置される１枚の第二内部電極５０とを埋設していると言える。

この複合電子部品１をデジタル電子機器に組み込んで、その電子機器内の４本の信号回路の入力側に前記外部電極６１〜６４（又は６６〜６９）を、そして出力側に外部電極６６〜６９（又は６１〜６４）を接合して、前記接地電極７１、７２を接地可能にすると、この複合電子部品１は、図５に示す等価の電子回路を有するに至る。

すなわち、入力側の外部電極６１からインダクタ３１と内部抵抗Ｒ１とからなるインダクタ要素３１０を経由して出力側の外部電極６６に流れる信号電流がノイズを伴ったときは、その信号回路に対して、入力側にある第一内部電極４１と第二内部電極５０とから構成されるコンデンサ要素８１及び出力側にある第一内部電極４６と第二内部電極５０とから構成されるコンデンサ要素８６のそれぞれと接地電極７１、７２とかなるノイズ除去回路が並列に結合した第一π型回路４１０が形成され、それにより前記ノイズが除去される。

同様に、入力側の外部電極６２からインダクタ３２と内部抵抗Ｒ２とからなるインダクタ要素３２０を経由して出力側の外部電極６７に流れる信号電流がノイズを伴うときも、前記同様に形成された第二π型回路４２０、同じく他のインダクタ要素３３０、３４０を流れるノイズの場合は、第三、第四π型回路４３０、４４０によりそれぞれノイズが除去される。

しかも、本発明に係る複合電子部品１を構成するセラミックス成形体２００は酸化亜鉛を主成分とするバリスタ材料からできているので、前記コンデンサ要素８１〜８４、８６〜８９のそれぞれは、バリスタ要素９１〜９４、９６〜８９としても機能する。従って、前記第一、第二、第三、第四π型回路４１０、４２０、４３０、４４０にサージが入力されたとき、前記バリスタ要素９１〜９４、９６〜８９はそのサージを除去してデジタル電子機器を保護する。

このように酸化亜鉛を主成分とするセラミック成形体の内部に、インダクタ素子とコンデンサ素子を信号回路の要素とするπ型回路を複数個並列に組み込んだ本発明に係る複合電子部品１は、多チャンネルの信号回路を有するデジタル電子機器におけるノイズ除去とサージ除去機能を同時に発揮するとともに、複数のπ型電子回路毎にセラミック成形体を使用することなく、複数のπ型電子回路を一つのセラミック成形体に集積して埋設したので、複合電子部品の小型化、高機能化並びに部品点数の省略化を可能にするという効果を発揮する。

本発明は、その根本的技術思想を踏襲し発明の効果を著しく損なわない限度において、前記実施形態の一部分を変更して、例えば次のように実施することができる。
（１）インダクタ素子のインダクタンスを調節するために、図６に示すように、２枚の第二グリーンシート２２１、２２２を使用して、１枚目の第二グリーンシート２２１に渦巻き状のインダクタ３１、３２、３３、３４を形成し、その先端部３１ｂ、３２ｂ、３３ｂ、３４ｂをスルーホール３５ａ、３５ｂ、３５ｃ、３５ｄを介して、２枚目の第二グリーンシート２２２の上に形成された短冊型のインダクタ３６、３７、３８、３９の基端部３６ａ、３７ａ、３８ａ、３９ａに接合してその先端部３６ｂ、３７ｂ、３８ｂ、３９ｂを外端部にすることもできる。

（２）同様に、さらにインダクタ素子のインダクタンスを調節する他の実施形態として、図７に示すように、前記短冊型のインダクタを渦巻き状インダクタ３６、３７、３８、３９にすることもできる。
（３）第一内部電極と第二内部電極とがコンデンサ機能を発揮する限度において、前記第一グリーンシート２１、第二グリーンシート２２、第三グリーンシート２３を積層させる順序は必要に応じて、例えば、前記公知技術のように変更することができる。

本発明は、信号回路を多数有するデジタル電子機器に利用することができる。

本発明に係る複合電子部品の要部を示す分解斜視図である。前記複合電子部品の斜視図である。前記複合電子部品の構成要素であるセラミックス成形体に係る成形前駆体の斜視図である。前記複合電子部品の上面図である。前記複合電子部品の等価回路図である。本発明に係る他の実施形態に係る複合電子部品の要部を示す分解斜視図である。同様にさらに他の実施形態に係る複合電子部品の要部を示す分解斜視図である。

符号の説明

１：複合電子部品、２１、２２、２３、２４：第一、第二、第三、第四グリーンシート、３１、３２、３３、３４：インダクタ、４１、４２、４３、４４、４６、４７、４８、４９：第一内部電極、５０：第二内部電極、６１、６２、６３、６４：第一外部電極、６６、６７、６８、６９：第二外部電極、７１、７２：接地電極、８１〜８４、８６〜８９：コンデンサ要素、９１〜９４、９６〜８９：バリスタ要素、１００：成形前躯体、２００：セラミックス成形体、３１０、３２０、３３０、３４０：コンデンサ要素、４０１、４０２、４０３、４０４：第一、第二、第三、第四π電子回路。
整理番号ＭＰ−０４０４

Claims

酸化亜鉛を主成分とするセラミックス成形体（２００）の内部に、インダクタ素子（３１０、３２０、３３０、３４０）とコンデンサ素子（８１〜８４、８６〜８９）を回路の要素とするπ型回路（４１０、４２０、４３０、４４０）を複数個並列に組み込んだことを特徴とする複合電子部品。
前記コンデンサ素子（３１０、３２０、３３０、３４０）は、前記セラミックス成形体（２００）の中において実質上同一の第一仮想平面内に所定の離間距離をもって配置される複数の同極の第一内部電極（４１〜４４、４６〜４９）対と、前記第一仮想平面と異なる第二仮想平面内に前記第一内部電極と対極して設置される１枚の第二内部電極（５０）とから構成される請求項１記載の複合電子部品。