JP2006135034A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006135034A JP2006135034A JP2004321197A JP2004321197A JP2006135034A JP 2006135034 A JP2006135034 A JP 2006135034A JP 2004321197 A JP2004321197 A JP 2004321197A JP 2004321197 A JP2004321197 A JP 2004321197A JP 2006135034 A JP2006135034 A JP 2006135034A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- gate
- thermal element
- source
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】過電流保護機能を持たせた半導体装置において、MOSFETが形成されている半導体基板と同一基板内に感熱素子を作りこむことによって、裏面以外にもMOSFETとの接地面が増え、MOSFETから感熱素子への熱伝導が大きくなるようにして、感熱速度の向上を図り、装置破壊に至ることを防止する。
【解決手段】半導体基板1中にMOSFETを形成すると共に、同基板中に絶縁性を有する膜を介して形成されるアイソレーション領域内にサイリスタなどで成る感熱素子2を形成し、この感熱素子2はMOSFETのゲート-ソース間又はゲート-入力端子間に接続され、MOSFETが異常発熱したときに、感熱素子2が導通してMOSFETのゲート-ソース間又はゲート-入力端子間を短絡し、MOSFETをオフさせようにした。
【選択図】図2
【解決手段】半導体基板1中にMOSFETを形成すると共に、同基板中に絶縁性を有する膜を介して形成されるアイソレーション領域内にサイリスタなどで成る感熱素子2を形成し、この感熱素子2はMOSFETのゲート-ソース間又はゲート-入力端子間に接続され、MOSFETが異常発熱したときに、感熱素子2が導通してMOSFETのゲート-ソース間又はゲート-入力端子間を短絡し、MOSFETをオフさせようにした。
【選択図】図2
Description
本発明は、過電流保護素子を備えた半導体装置に関する。
従来から、過電流保護素子を備えた半導体装置として、MOSFETが形成されている主面上に、サイリスタ等による感熱素子が設置され、サイリスタのアノードとMOSFETのゲート、サイリスタのカソードとMOSFETのソースがそれぞれ接続されており、MOSFETが異常発熱することによって、サイリスタがオンすることで、MOSFETのゲート-ソース間を短絡することによって、MOSFETを保護するようにしたものがある(例えば特許文献1参照)。
特開昭62−18750号公報
ところが、上述したような従来の半導体装置においては、図1(a)に示すように、MOSFETが設けられた基板1の主面上に感熱素子2が設置されており、熱的に接続されているのが、MOSFETの主面と感熱素子2の裏面だけであるため、感熱速度が遅い。そのため、過電流が急激に突入した場合、感熱速度が遅いため、素子が破壊される恐れがある。
本発明は、上記問題を解消するものであり、MOSFETが形成されている半導体基板と同一基板中に感熱素子を作りこむことによって、裏面以外にもMOSFETとの接地面が増え、MOSFETから感熱素子への熱伝導が大きくなるようにして、感熱速度の向上を図り、装置破壊を防止できる過電流保護機能を持つ半導体装置を提供することを目的とする。
上記目的を達成するため、請求項1の発明は、半導体基板中にMOSFETを形成すると共に、前記基板中に絶縁性を有する膜を介して形成されるアイソレーション領域内に感熱素子を形成し、この感熱素子はMOSFETのゲート-ソース間又はゲート-入力端子間に接続されており、MOSFETが異常発熱したときに、感熱素子が導通してMOSFETのゲート-ソース間又はゲート-入力端子間を短絡することによって、MOSFETをオフさせようにしたものである。
請求項2の発明は、請求項1記載の半導体装置において、前記感熱素子は前記アイソレーション領域に囲まれ、該領域はMOSFETが配置されている領域に囲まれた構造とされているものである。
請求項3の発明は、請求項1記載の半導体装置において、感熱素子にサイリスタを使用し、サイリスタのアノードとMOSFETのゲート、サイリスタのカソードとMOSFETのソースとが、それぞれ接続されており、MOSFETが異常発熱したとき、サイリスタがオンし、MOSFETのゲート-ソース間を短絡することによって、MOSFETを保護するようにしたものである。
請求項1の発明によれば、MOSFETと感熱素子を同一基板中に製作することによって、感熱動作速度が速くなるため、MOSFETが破壊に至ることを低減することができ、かつ、2つのチップを作る場合に比べて、少ない工程数、低コストで製作することができる。
請求項2の発明によれば、MOSFETの熱が感熱素子に四方から伝導し、感熱動作速度が一層速くなる。
請求項3の発明によれば、サイリスが一度オンすると、MOSFETを保護する機能が働き、その特性を持続することができる。
以下、本発明の半導体装置について図面を参照して具体的に説明する。本発明の半導体装置は、その概念を図1(b)に示すように、MOSFETが形成されている半導体素子の基板1中に絶縁膜3を介して形成されるアイソレーション領域内に感熱素子2を作りこむ。そして、感熱素子2が感熱すると導通し、MOSFETをオフさせるように構成する。これによって、感熱素子2は裏面以外にもMOSFETとの接地面が増え、MOSFETから感熱素子2への熱伝導が大きくなり、MOSFETが異常発熱したときに、即座に、感熱素子2が導通し、MOSFETをオフさせることができるようにしている。
(実施形態1)
図2は本発明の実施形態1による過電流保護機能を持つ半導体装置(以下、デバイスという)の概念的構成を、図3はその等価回路を、図4はデバイスの具体的構造を示すもので、図2のA−A線断面相当図である。
図2は本発明の実施形態1による過電流保護機能を持つ半導体装置(以下、デバイスという)の概念的構成を、図3はその等価回路を、図4はデバイスの具体的構造を示すもので、図2のA−A線断面相当図である。
本実施形態1によるデバイスは、エンハンスメント型のMOSFETであり、MOSFETが形成されている半導体基板1(N型基板)と同一基板中に、サイリスタからなる感熱素子2を形成している。感熱素子2は、エンハンスメント型のMOSFETのゲート4とソース5との間に接続されている。その接続は、導体6,7(図では模式的に示しているが、実際には基板上のパターン)により成される。感熱素子2は、半導体基板1とは電気的に絶縁されるように、半導体基板1中に形成された絶縁膜3a(具体的には酸化膜等の絶縁性を示す物質)を介して形成されたアイソレーション領域内に設けられている。ゲート4及びソース5の各パッドからはワイヤ11,12が導出される(図2参照)。
図4に示されるように、サイリスタからなる感熱素子2は、N基板上にpアノード21とnカソード22を有する。半導体基板1の裏面がMOSFETのドレインとなり、表面側にソースとゲートが設けられ、ソースにはアルミニウムから成る導体9が設けられ、ゲートにはゲート電極8が設けられている。ゲート電極8の周りを囲むように絶縁膜3bが設けられている。また、一部を除いて最上面に保護層10が設けられている。図4において、13,14は、それぞれ実際には、ゲート4、ソース5の各パッドへの導体パターンを示す。
本実施形態1のデバイスにおいては、エンハンスメント型のMOSFETに過電流が流れ、異常発熱した場合、感熱素子2がオンすることによって、同型のMOSFETのゲート-ソース間を短絡することによって、MOSFETを保護する機能が働く。また、半導体基板1と感熱素子2は絶縁膜3aによって電気的に絶縁されているために、誤動作が起きる恐れはない。また、感熱素子2の接地面が大きくなるため、感熱保護動作の更なる向上が可能となる。
(実施形態2)
図5は実施形態2による過電流保護機能を持つ半導体装置(デバイス)の概念的構成を、図6はその等価回路を示す。本実施形態2によるデバイスは、ディプレッション型のMOSFETである。半導体基板1(N型基板)と同一基板中に、サイリスタからなる感熱素子2を形成している点は、上記実施形態と同じであるが、この感熱素子2をゲート4と入力端子15の間に接続している点が相違する。感熱素子2のゲート4との接続は、導体6(図では模式的に示しているが、実際には基板上のパターン)により成される。感熱素子2の他端からは、ワイヤ16が導出され入力端子15とされる。感熱素子2が半導体基板1中のアイソレーション領域内に設けられる点は、上述と同じである。
図5は実施形態2による過電流保護機能を持つ半導体装置(デバイス)の概念的構成を、図6はその等価回路を示す。本実施形態2によるデバイスは、ディプレッション型のMOSFETである。半導体基板1(N型基板)と同一基板中に、サイリスタからなる感熱素子2を形成している点は、上記実施形態と同じであるが、この感熱素子2をゲート4と入力端子15の間に接続している点が相違する。感熱素子2のゲート4との接続は、導体6(図では模式的に示しているが、実際には基板上のパターン)により成される。感熱素子2の他端からは、ワイヤ16が導出され入力端子15とされる。感熱素子2が半導体基板1中のアイソレーション領域内に設けられる点は、上述と同じである。
本実施形態2のデバイスにおいては、ディプレッション型のMOSFETに過電流が流れて異常発熱した場合、感熱素子2がオンすることで、ゲートと入力端子を短絡し、ゲートに負電圧がかかることによって、ディプレッション型のMOSFETがオフ状態になることにより、MOSFETを保護する機能が働く。
また、上記実施形態1,2について、同一基板にて作製することにより、製造プロセスの一部をMOSFETと付随して製作することが可能であるために、別々に素子を製作する場合に比べて工程数の短縮が可能となる。さらに、MOSFETと感熱素子2が半導体基板1上のアルミニウムからなる導体9により接続されているため、ワイヤ数を縮小することが可能となる。
また、上記実施形態1,2について、図2、図5に示したように、サイリスタからなる感熱素子2を、MOSFETが形成されている半導体基板1の中心部分に形成することによって、感熱素子2の四方より熱が伝導するため、周辺部に配置する場合に比べて、MOSFETが異常発熱した場合の、感熱動作速度が速くなる。
さらには、感熱素子2をサイリスタとすることによって、一旦、感熱保護動作が働いた場合、保護している状態を持続することができる。なお、感熱素子2にサイリスタを使用する場合、保持電流を流し続け、サイリスタをオン状態に保つために、実施形態1を例にとれば、図7に示したように、サイリスタのアノードとゲートの入力端子の間に抵抗17を接続することが望ましい。
また、感熱素子2をダイオード、もしくはMOSFETを使用する場合には、感熱動作温度を超えたときのみ保護動作が働き、保護動作が起こる温度以下になった場合は、再びMOSFETをオンさせることができる。MOSFETやダイオードにより感熱素子2を製作した場合は、MOSFETを製作するときのプロセスに付随して製作が可能であるため、MOSFETを試作する場合と比べて余分なプロセスを必要としない。
1 半導体基板
2 感熱素子(実施形態ではサイリスタ)
3,3a 絶縁膜
4 エンハンスメント型のMOSFETのゲート
5 ソース
15 入力端子
2 感熱素子(実施形態ではサイリスタ)
3,3a 絶縁膜
4 エンハンスメント型のMOSFETのゲート
5 ソース
15 入力端子
Claims (3)
- 半導体基板中にMOSFETを形成すると共に、前記基板中に絶縁性を有する膜を介して形成されるアイソレーション領域内に感熱素子を形成し、この感熱素子はMOSFETのゲート-ソース間又はゲート-入力端子間に接続されており、MOSFETが異常発熱したときに、感熱素子が導通してMOSFETのゲート-ソース間又はゲート-入力端子間を短絡することによって、MOSFETをオフさせようにしたことを特徴とする半導体装置。
- 前記感熱素子は前記アイソレーション領域に囲まれ、該領域はMOSFETが配置されている領域に囲まれた構造とされていることを特徴とする請求項1記載の半導体装置。
- 前記感熱素子にサイリスタを使用し、サイリスタのアノードとMOSFETのゲート、サイリスタのカソードとMOSFETのソースとが、それぞれ接続されており、MOSFETが異常発熱したとき、サイリスタがオンし、MOSFETのゲート-ソース間を短絡することによって、MOSFETを保護するようにしたことを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004321197A JP2006135034A (ja) | 2004-11-04 | 2004-11-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004321197A JP2006135034A (ja) | 2004-11-04 | 2004-11-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006135034A true JP2006135034A (ja) | 2006-05-25 |
Family
ID=36728320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004321197A Withdrawn JP2006135034A (ja) | 2004-11-04 | 2004-11-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006135034A (ja) |
-
2004
- 2004-11-04 JP JP2004321197A patent/JP2006135034A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6065979B2 (ja) | 半導体装置 | |
US7919818B2 (en) | Semiconductor device | |
JP2005116962A (ja) | パッケージ型半導体装置 | |
JP6218462B2 (ja) | ワイドギャップ半導体装置 | |
US4963970A (en) | Vertical MOSFET device having protector | |
JP2006173437A (ja) | 半導体装置 | |
JP5589342B2 (ja) | 半導体装置 | |
TW201511267A (zh) | 半導體裝置 | |
TW201631732A (zh) | 半導體裝置 | |
JP6289635B2 (ja) | 半導体装置 | |
JP2002208677A (ja) | 温度検出機能を備える半導体装置 | |
JP2006332182A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2006135034A (ja) | 半導体装置 | |
JP3621949B2 (ja) | 電圧保護配列を組み込んだトランジスタ装置 | |
JP2007287919A (ja) | 温度検出機能付き半導体装置 | |
JP2022159154A (ja) | パワー半導体デバイス、パッケージ構造および電子デバイス | |
JP6774529B2 (ja) | 半導体装置および半導体モジュール | |
JP3848350B2 (ja) | 半導体装置 | |
JP2011238690A (ja) | 半導体装置 | |
JP2021005692A (ja) | 半導体装置 | |
JP2006100481A (ja) | 半導体装置 | |
JP2012074696A (ja) | 炭化ケイ素半導体デバイス | |
JP7001785B2 (ja) | 半導体装置および半導体モジュール | |
JP2000040821A (ja) | 半導体装置の保護装置 | |
JP3387622B2 (ja) | 半導体装置の保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |