JP2006134994A

JP2006134994A - 抵抗層積層基板及び抵抗素子内蔵回路基板

Info

Publication number: JP2006134994A
Application number: JP2004320386A
Authority: JP
Inventors: Masashi Komabayashi; 正士駒林; Toshiaki Ueda; 稔晃植田; Yoshinori Adachi; 美紀足立
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2004-11-04
Filing date: 2004-11-04
Publication date: 2006-05-25

Abstract

【課題】抵抗層積層基板及び抵抗素子内蔵回路基板において、凹凸が少なく、工程を増やさずに銅導体層からの拡散を抑制すること。
【解決手段】樹脂フィルム１と、樹脂フィルム１上に積層された銅を含む抵抗層２と、抵抗層２上に積層された銅導体層３と、を備えている。すなわち、予め抵抗層２に銅を混入させることで、銅導体層３からの銅の拡散を抑制すると共に、たとえ銅が拡散して抵抗層２に侵入した場合でも相対的な銅含有量の変化が小さく、抵抗値に及ぼす影響を小さくすることができる。
【選択図】図１

Description

本発明は、高密度電子回路用等に利用される抵抗層積層基板及び抵抗素子内蔵回路基板に関する。

従来から電子回路において小型化や実装密度向上のために、受動部品を回路基板内部に内蔵する技術が提案されてきた。この受動部品内蔵回路基板の製造に利用するために、銅箔上に抵抗薄膜を形成した後、抵抗薄膜面を接着面として、接着剤を用いて樹脂フィルムに貼り付けた抵抗薄膜付き銅張り樹脂フィルム(銅張り抵抗フィルム)が市販されている。この製品は古くから実用化されているが、最近でも耐熱性を向上させるために、例えば特許文献１に、接着剤を用いずに接着面を活性化処理することによって接着する方法が提案されている。

しかし、市販されている銅張り抵抗フィルムを製造する工程中、抵抗薄膜を形成する前に、基板として使用している銅箔表面を荒らすための処理(粗化処理)を行っている。この理由は、抵抗薄膜形成後に抵抗薄膜面を樹脂フィルムと接着する必要があるからである。銅箔面が平滑であると樹脂フィルムとの密着性が十分ではなく、いわゆるアンカー効果を付与するために粗面を形成している。このような銅箔表面の凹凸はμｍオーダーであるのに対して、抵抗薄膜の厚みは０．１ミクロン以下である。その結果、抵抗薄膜の厚みに対して１０倍以上の凹凸が生じている。

また、この抵抗フィルムを用いた一般的な回路形成方法としては、まず、エッチングによって銅と抵抗薄膜を同時に除去することによって、配線回路を形成し、次に抵抗素子を形成する部分上の銅だけエッチングで除去し抵抗素子を形成する方法がある。
上述のように銅箔に抵抗薄膜を形成するためには、銅箔にある程度の厚みが必要なため、銅箔のエッチング精度が出しにくく、その結果として抵抗値のバラツキが大きくなる。

特許文献２に記載の技術では、抵抗値のバラツキを抑えるため、樹脂上に抵抗薄膜を形成した後、銅薄膜を形成することによって、薄い銅層を得ることを可能とし、エッチング精度を向上させている。さらに、抵抗薄膜と銅薄膜の間に拡散防止層を介在させることによって抵抗薄膜の組成を安定させることもばらつきの抑制に有効であるとしている。

特開２００４−１２８４６０号公報（特許請求の範囲、図１）特開平４−１７４５９０号公報（特許請求の範囲、第１図）

上記従来の技術には、以下の課題が残されている。
すなわち、従来の銅張り抵抗フィルムでは、抵抗薄膜の抵抗値のバラツキが大きいことが問題であり、これまで問題解決のための努力がなされてきたが、十分な解決に至っていない。主な原因としては、銅箔に抵抗薄膜を形成する方法では、粗化処理を施すために抵抗薄膜の凹凸が大きいことである。また、樹脂上に直接抵抗薄膜および銅導電体を形成する方法では、抵抗薄膜が非常に薄いため、基板製造プロセス中の温度上昇などによって、抵抗薄膜中に銅導体層中の銅が拡散によって抵抗性能が変化してしまうことである。特許文献２に記載の技術では、拡散防止層を介在させることが提案されているが、一工程増えるという不都合がある。

本発明は、前述の課題に鑑みてなされたもので、凹凸が少なく、工程を増やさずに銅導体層からの拡散を抑制することができる抵抗層積層基板及び抵抗素子内蔵回路基板を提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の抵抗層積層基板は、樹脂基板と、樹脂基板上に積層された銅を含む抵抗層と、抵抗層上に積層された銅導体層と、を備えていることを特徴とする。
すなわち、この抵抗層積層基板では、樹脂基板と銅導体層との間に銅を含む抵抗層を介在させることにより、予め抵抗層に銅を混入させることで、銅導体層からの銅の拡散を抑制すると共に、たとえ銅が拡散して抵抗層に侵入した場合でも相対的な銅含有量の変化が小さく、抵抗値に及ぼす影響を小さくすることができる。また、従来技術のような粗化処理を行う必要がないため、凹凸が少なく平坦な面を得ることができる。

また、本発明の抵抗層積層基板は、抵抗層が銅を０．５から１０重量％の範囲内で含んでいることを特徴とする。すなわち、この抵抗層積層基板において、銅の含有量を０．５重量％以上としたのは、０．５重量％未満であると銅の拡散抑制効果がほとんど得られないためであり、銅の含有量を１０重量％以下としたのは、１０重量％を超えると樹脂基板との密着性が低下してしまうためである。

また、本発明の抵抗層積層基板は、樹脂基板の表面の算術平均粗さＲａが、抵抗層の厚さより小さいことを特徴とする。すなわち、この抵抗層積層基板において、樹脂基板の表面の算術平均粗さＲａを抵抗層の厚さより小さくしたのは、この算術平均粗さＲａが抵抗層の厚さ以上であると、抵抗層の厚みに対して樹脂基板の凹凸が大きすぎて、抵抗値のバラツキの原因となるためである。

また、本発明の抵抗層積層基板は、銅導体層が、抵抗層上に銅をスパッタリングで積層させたスパッタ層と、スパッタ層上に銅を電気メッキで積層させたメッキ層と、から構成されていることを特徴とする。すなわち、この抵抗層積層基板では、銅導体層が、スパッタ層形成後にメッキ層を積層して構成されているので、スパッタ層への導通によって良好な電気メッキが可能になり、低コストで厚いメッキ層を得ることができる。

本発明の抵抗素子内蔵回路基板は、上記本発明の抵抗層積層基板を備え、抵抗層が、パターニングされて抵抗素子とされ、銅導体層が、パターニングされて抵抗素子の電極とされていることを特徴とする。
すなわち、この抵抗素子内蔵回路基板では、上記本発明の抵抗層積層基板における抵抗層をパターニングした抵抗素子を有しているので、抵抗値のバラツキが小さく、高密度電子回路に好適な安定した抵抗素子特性の回路基板が得られる。

本発明によれば、以下の効果を奏する。
すなわち、本発明に係る抵抗層積層基板によれば、樹脂基板と銅導体層との間の抵抗層に銅を予め含めることにより、銅導体層からの銅拡散を抑制すると共に、銅拡散が抵抗値に及ぼす影響を小さくすることができる。したがって、従来技術のような粗化処理や拡散防止層の挿入を必要とせずに、バラツキの少ない安定した抵抗値を得ることができる。そして、本発明の抵抗層積層基板を用いた抵抗素子内蔵回路基板によれば、安定した抵抗素子特性を有し、高密度電子回路に好適な回路基板を得ることができる。

以下、本発明に係る抵抗層積層基板及び抵抗素子内蔵回路基板の一実施形態を、図１を参照しながら製造方法と共に構成を説明する。

まず、基板としては従来のような接着のために粗化処理が必要な銅箔は使用せず、図１の（ａ）に示すように、ポリイミド等の樹脂フィルム（樹脂基板）１を基板として用いる。この樹脂フィルム１の表面上に、Ｃｕ（銅）を混入させたＮｉ（ニッケル）−Ｃｒ（クロム）合金等の抵抗層２を所定厚さ形成する。

なお、樹脂フィルム１は、その表面の算術平均粗さＲａが抵抗層２の厚さより小さいものを使用する。すなわち、抵抗層２は、一般に１０〜１００ｎｍ程度の厚みで形成されるため、樹脂フィルム１表面のＲａ値は１０〜１００ｎｍより小さいものを選定する。
Ｃｕを含む抵抗層２を形成するには、Ｎｉ−Ｃｒ合金と同時にＣｕをスパッタリングすることで、高精度に含有量を制御してＣｕを混入させることができる。このときのＣｕの含有量は、０．５から１０重量％の範囲内に設定される。

次に、図１の（ｂ）に示すように、抵抗層２の上に、銅をスパッタリングにより成膜して所定厚さのスパッタ層３ａを形成し、さらに、図１の（ｃ）に示すように、スパッタ層３ａ上に、銅を電気メッキにより成膜してメッキ層３ｂを所定厚さ形成することにより、銅導体層３を形成する。なお、スパッタ層３ａは、次の銅電気メッキを行うために十分な導通性が得られる厚みに設定される。このように、スパッタ層３ａをメッキ層３ｂの前に形成しておくことにより、樹脂フィルム１上に無電解メッキで直接銅を形成する場合に比べて、低コストで厚い銅導体層３を得ることができる。
このようにして、樹脂フィルム１と銅導体層３との間に銅を含む抵抗層２を有した銅張り抵抗フィルム（抵抗層積層基板）が形成される。

次に、図１の（ｄ）に示すように、銅導体層３の上に、レジストを塗布して所定の抵抗素子パターンに露光現像した後、エッチングにより銅導体層３及び抵抗層２を部分的に除去する。さらに、上記レジストを除去した後、図１の（ｅ）に示すように、パターニングされて残った銅導体層３上に再びレジストを塗布して電極を形成するパターンのみ露光現像し、開口部の銅導体層３だけをエッチングにより選択的に除去し、抵抗層２のみを樹脂フィルム１上に残す。この後、レジストを除去することにより、残った抵抗層２上に電極としての銅導体層３が形成された電極付き抵抗素子４を有する回路基板（抵抗素子内蔵回路基板）を得ることができる。

このように本実施形態では、樹脂フィルム１と銅導体層３との間の抵抗層２に予め銅を混入させることで、銅導体層３からの銅の拡散を抑制すると共に、たとえ銅が拡散して抵抗層２に侵入した場合でも相対的な銅含有量の変化が小さく、抵抗値に及ぼす影響を小さくすることができる。また、従来技術のような粗化処理を行う必要がないため、凹凸が少なく平坦な面を得ることができる。
また、抵抗層２における銅の含有量を０．５から１０重量％の範囲内とすることにより、十分な銅の拡散抑制効果を得ることができると共に、樹脂フィルム１との十分な密着性を得ることができる。

さらに、樹脂フィルム１の表面の算術平均粗さＲａを抵抗層２の厚さより小さくしているので、樹脂フィルム１の凹凸の影響で、抵抗値がばらつくことを防ぐことができる。
そして、上記銅張り抵抗フィルム（抵抗層積層基板）の抵抗層２及び銅導体層３をパターニングした電極付き抵抗素子４を有しているので、抵抗値のバラツキが小さく、高密度電子回路に好適な安定した抵抗素子特性の回路基板を得ることができる。

次に、本発明に係る抵抗層積層基板及び抵抗素子内蔵回路基板を、実施例により具体的に説明する。

まず、縦横１００ｍｍ、厚さ２５μｍのポリイミドで形成された樹脂フィルム１上に、Ｎｉ：６５重量％、Ｃｒ：３０重量％、Ｃｕ：５重量％のターゲット材を用いて、膜厚０．１μｍの抵抗層２をスパッタリングによって形成した。なお、Ｎｉ、ＣｒおよびＣｕの組成比は抵抗温度係数が１００ｐｐｍ以下となるように調整されたものである。次に、Ｃｕターゲットを用いて、膜厚０．２μｍの銅のスパッタ層３ａをスパッタリングで形成し、引き続き電気メッキによって銅のメッキ層３ｂを１０μｍ積層して銅導体層３を形成することにより、銅張り抵抗フィルム（抵抗層積層基板）を得た。

引き続き得られた銅張り抵抗フィルムに回路を形成した。まず、銅導体層３上にレジストを塗布し、抵抗部分のサイズが幅５０μｍ、長さ１００μｍの抵抗素子を等間隔に１００個形成できる素子パターンを露光現像した。続いて塩化銅エッチング液（２００ｇ／ｌ：ＣｕＣｌ₂＋６０ｇ／ｌ：ＨＣｌ）によって銅導体層３、すなわちメッキ層３ｂ及びスパッタ層３ａを同時に５０℃でエッチングした。

次に、レジストを除去した後に、再びレジストを塗布し、抵抗素子を形成する部分のみ露光現像によってレジストを除去した。その後、アンモニアエッチング液（２６７ｇ／ｌ：ＮＨ₄Ｃｌ＋１ｇ／ｌ：燐酸＋３９２ｍｌ：ＮＨ₄ＯＨ＋１０ｇ／ｌ：ＣｕＣｌ₂）によって、開口部の銅導体層３を除去し、抵抗層２のみを樹脂フィルム１上に残した。さらに、レジストを除去して、電極付き抵抗素子４を得た。

電極付き抵抗素子４の全素子の抵抗値を計測したところ、最大５１．３Ωｃｍ、最小４８．７Ωｃｍ、平均５０．１２Ωｃｍ、すなわち、最大最小のバラツキが平均値±２．５％以内であった。なお、抵抗温度係数は５素子を計測し、平均８２ｐｐｍ／℃であった。また、この時の抵抗部分のシート抵抗値は２５．０６Ωと算出された。
比較のために、従来品の銅張り抵抗フィルム(シート抵抗値２５Ω）について、同様の手法で抵抗値を測定したところ、最大５２．８Ωｃｍ、最小４７．７Ωｃｍ、平均５０．２１Ωｃｍであった。すなわち、従来品では、最大最小のバラツキが平均値±５％程度であり、本発明の実施例の方が、抵抗値のバラツキが小さいことが確認された。

なお、本発明の技術範囲は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

例えば、樹脂フィルム１はポリイミドに限定されず、液晶ポリマー、エポキシ樹脂等の他の材質でも構わない。また、抵抗層２もＮｉ−Ｃｒ系材料に限定されず、Ｃｕが含まれていれば、Ｎｉ−Ｃｒ−Ｓｉ系、Ｎｉ−Ｃｒ−Ａｌ系、Ｔｉ−Ｎ系、Ｔａ−Ｓｉ−Ｏ系、カーボン系、Ｒｕ₂Ｏ₃等の導電性酸化物等でも構わない。
また、樹脂フィルム１を基板として用いてフレキシブル基板の抵抗層積層基板としたが、樹脂で形成された基板であれば、フィルム状でなく薄板状等の基板を用いても構わない。

さらに、抵抗層２や銅導体層３の形成手段として、真空蒸着法やイオンプレーティング法等を用いても構わないが、上述したように、抵抗層２の形成では、高精度な組成制御が可能なスパッタリング法が好ましいと共に、銅導体層３の形成では、スパッタリング法によるスパッタ層３ａの形成と電気メッキ法によるメッキ層３ｂの形成との組み合わせを用いることがコスト的にも好ましい。

本発明に係る一実施形態の抵抗層積層基板及び抵抗素子内蔵回路基板において、その製造方法及び構成を製造工程順に示す断面図である。

符号の説明

１…樹脂フィルム（樹脂基板）、２…抵抗層、３…銅導体層、３ａ…スパッタ層、３ｂ…メッキ層、４…電極付き抵抗素子

Claims

樹脂基板と、
前記樹脂基板上に積層された銅を含む抵抗層と、
前記抵抗層上に積層された銅導体層と、を備えていることを特徴とする抵抗層積層基板。
前記抵抗層が、銅を０．５から１０重量％の範囲内で含んでいることを特徴とする請求項１に記載の抵抗層積層基板。
前記樹脂基板の表面の算術平均粗さＲａが、前記抵抗層の厚さより小さいことを特徴とする請求項１又は２に記載の抵抗層積層基板。
前記銅導体層が、前記抵抗層上に銅をスパッタリングで積層させたスパッタ層と、
前記スパッタ層上に銅を電気メッキで積層させたメッキ層と、から構成されていることを特徴とする請求項１から３のいずれか一項に記載の抵抗層積層基板。
請求項１から４のいずれか一項に記載の抵抗層積層基板を備え、
前記抵抗層が、パターニングされて抵抗素子とされ、
前記銅導体層が、パターニングされて前記抵抗素子の電極とされていることを特徴とする抵抗素子内蔵回路基板。