JP2006121095A - パワー半導体素子 - Google Patents
パワー半導体素子 Download PDFInfo
- Publication number
- JP2006121095A JP2006121095A JP2005317067A JP2005317067A JP2006121095A JP 2006121095 A JP2006121095 A JP 2006121095A JP 2005317067 A JP2005317067 A JP 2005317067A JP 2005317067 A JP2005317067 A JP 2005317067A JP 2006121095 A JP2006121095 A JP 2006121095A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor element
- circuit
- atoms
- gto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Thyristors (AREA)
Abstract
【解決手段】本発明のパワー半導体素子は、実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるp型層34とn型層33,35とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子である。複数層33,34,35のうち中間に挟まれた層34に電気的に接続され、この素子を通して流れる通電電流を制御する制御端子16Aを備える。複数層33,34,35のうち少なくとも一層、例えば層34に、通電電流に応じて光を発生する再結合センターが含まれ、この再結合センターで発生した光が外部へ放射されるようになっている。
【選択図】図4
Description
実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるp型層とn型層とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子であって、
前記複数層のうち中間に挟まれた層に電気的に接続されてこの素子を通して流れる通電電流を制御する制御端子を備え、
前記複数層のうち少なくとも一つの層に、前記通電電流に応じて光を発生する再結合センターが含まれ、
前記再結合センターで発生した光が外部へ放射されるようになっていることを特徴とする。
直流電源の正及び負の端子間に接続された複数の、2つの半導体制御素子が直列接続された直列接続体、
前記直列接続体の接続点に接続された負荷、
前記半導体制御素子を制御する制御回路、及び
前記半導体制御素子にそれぞれ逆並列に接続されたフライホイールダイオード
を有するインバータ装置において、
前記直列接続体の2つの半導体制御素子の少なくとも一方が発光性ワイドギャップ半導体材料で形成され、通電電流に応じて変化する放射光を発する半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体制御素子の通電電流を制御するゲート駆動回路を有するパワー半導体素子回路
であることを特徴とする。
《第1実施例》
本発明の第1実施例のパワー半導体素子を備えたパワー半導体素子回路を図1から図4を参照して説明する。
《第2実施例》
図5は、本発明の第2実施例のパワー半導体素子を備えたパワー半導体素子回路の回路図である。図において、直流電源13に、パワー半導体素子としての光IGBT101を経て負荷14が接続されている。光IGBT101は、発光性ワイドギャップ半導体材料を用いて作ったバイポーラ半導体制御素子としてのpチャネルSiC絶縁ゲートバイポーラトランジスタ(IGBT)21と、受光素子22としてのシリコンホトダイオードが1つのパッケージ(図示省略)内に収納されている。パッケージ内の構成は図2に示す光GTO100の構成に類似であり、SiC−IGBT21の矢印21Aで示す放射光が受光素子22の受光部に入射するようになされている。受光素子22のカソードと電源13の負極との間に、直流電源103が、その正極がカソードに接続されるように接続されている。SiC−IGBT21のゲートには、SiC−IGBT21の通電を制御する駆動回路23の出力端23Aが接続されている。駆動回路23の入力端24には、SiC−IGBT21を外部の装置から制御する制御信号が入力される。受光素子22のアノードは判定制御回路7の抵抗12を経て入力端10に接続されている。判定制御回路7の回路構成は図1のものと同じであるので同じ動作をする。判定制御回路7の出力端7Aは駆動回路23の入力端23Bに接続されている。光IGBT101、駆動回路23、判定制御回路7でパワー半導体素子回路を構成している。
《第3実施例》
図6は第3実施例のパワー半導体素子を備えた9kVのパワー半導体素子回路40の回路図である。図において、パワー半導体素子としてのGTO41のアノード電極49Aは、負荷14と判定制御回路48の一方の入力端子に接続され、カソード電極49Bは電源13の負極に接続されている。直流電源13にGTO41を経て負荷14が接続されている。本実施例に用いるGTO41は、発光性ワイドギャップ半導体材料であるSiCを用いたゲートターンオフサイリスタ(GTO)である。GTO41は図7の断面図に示すように、n型基板を用いn型のベース領域にゲートを設けたアノードゲート構造のSiC−GTOである。図7において、片面にカソード電極49Bを有する厚さ約250μmのn型SiC基板36の他方の面に、厚さ約95μmのp型層37を形成している。p型層37の上に再結合センターを有する厚さ約3μmのn型層38を形成している。n型層38の中央部に厚さ約2μmのp型層を形成し、その上にアノード電極49Aを設けている。n型層38の両端部に制御端子としてのゲート電極49Cを設けている。
《第4実施例》
図8は、前記パワー半導体素子回路を用いたインバータ装置のブロック図である。本実施例ではインバータ装置の制御回路の一部に例えば前記第3実施例のパワー半導体素子回路40を用いている。パワー半導体素子回路40の代わりに、前記第1又は第2実施例のパワー半導体素子回路を用いてもよい。図8において、例えば、直流電源13の正極側に接続された制御回路は、前記第3実施例のパワー半導体素子回路40であり、それぞれのGTO41には既知のPWM制御回路を含む制御回路74やフライホイールダイオード41Aを接続している。直流電源13の電圧があまり高くないときは、GTO41とシリコンホトダイオード42との間の光の伝達に光ファイバ43を用いず両者を近づけて配置して、GTO41の光を直接ホトダイオード42に入射してもよい。直流電源13の負極側の半導体制御素子には、発光性ではないアノードゲートGTO72を用いている。アノードゲートGTO72の代わりに正極側と同じパワー半導体素子回路40を用いてもよいが、発光性のGTO41はアノードゲートGTO72よりオン電圧が大きいのでその分電力損失が大きくなる点と、GTO41の方がコストが高い点で不利になる。制御装置73はインバータのスイッチング素子の既知のPWM制御回路等と同様のものでよい。
2 受光素子
2A アノード電極
3 ターンオン回路
5 ターンオフ回路
7 判定回路
8 コンパレータ
9 基準電源
9A カソード
9B カソード電極
13 直流電源
13A カソード
14 負荷
14A アノード電極
16 ゲート電極
19 光放射窓
21 絶縁ゲートバイポーラトランジスタ(IGBT)
22 受光素子
23 駆動回路
31 カソード電極
32、34 n型層
33、35 p型層
37 ターミネーション領域
41 光GTO
42 受光素子
43 光ファイバ
44 ターンオン回路
46 ターンオフ回路
48 判定回路
72 アノードゲートGTO
73 制御装置
100 光GTO素子
101 光IGBT
Claims (14)
- 実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるp型層とn型層とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子であって、
前記複数層のうち中間に挟まれた層に電気的に接続されてこの素子を通して流れる通電電流を制御する制御端子を備え、
前記複数層のうち少なくとも一つの層に、前記通電電流に応じて光を発生する再結合センターが含まれ、
前記再結合センターで発生した光が外部へ放射されるようになっていることを特徴とするパワー半導体素子。 - 請求項1に記載のパワー半導体素子において、
前記再結合センターはアクセプタとドナーとの対を含むことを特徴とするパワー半導体素子。 - 請求項2に記載のパワー半導体素子において、
この素子の表面側で前記再結合センターを含む前記層に対応する位置に、前記再結合センターで発生した光を外部へ放射する光放射窓を備えたことを特徴とするパワー半導体素子。 - 請求項2に記載のパワー半導体素子において、
前記アクセプタとドナーは、それぞれドープされたアルミニウム原子、窒素原子からなることを特徴とするパワー半導体素子。 - 請求項4に記載のパワー半導体素子において、
前記アルミニウム原子及び窒素原子の濃度は、ともに1×1015atom/cm3乃至1×1019atom/cm3の範囲にあることを特徴とするパワー半導体素子。 - 請求項3に記載のパワー半導体素子において、
前記再結合センターを含む前記層のうち前記光放射窓に対向する部分のみに前記再結合センターが含まれていることを特徴とするパワー半導体素子。 - 請求項4に記載のパワー半導体素子において、
前記再結合センターを含む前記層がp型層であり、前記アルミニウム原子が前記窒素原子よりも多くドープされていることを特徴とするパワー半導体素子。 - 請求項4に記載のパワー半導体素子において、
前記再結合センターを含む前記層がn型層であり、前記窒素原子が前記アルミニウム原子よりも多くドープされていることを特徴とするパワー半導体素子。 - 請求項7に記載のパワー半導体素子において、
前記アルミニウム原子の濃度が1×1021atom/cm3程度であり、前記窒素原子の濃度が1×1015atom/cm3乃至1×1019atom/cm3の範囲であることを特徴とするパワー半導体素子。 - 請求項8に記載のパワー半導体素子において、
前記窒素原子の濃度が1×1021atom/cm3程度であり、前記アルミニウム原子の濃度が1×1015atom/cm3乃至1×1019atom/cm3の範囲であることを特徴とするパワー半導体素子。 - 前記制御端子としてのゲートを有する絶縁ゲートバイポーラトランジスタであることを特徴とする請求項1記載のパワー半導体素子。
- 前記制御端子としてのPチャネルゲートと、前記再結合センターを含む前記層としてのP型バッファ層とを有するPチャネル絶縁ゲートバイポーラトランジスタであることを特徴とする請求項1記載のパワー半導体素子。
- 前記制御端子としてのゲートを有するゲートターンオフサイリスタであることを特徴とする請求項1記載のパワー半導体素子。
- 前記制御端子としてのアノードゲートを有するアノードゲート構造のゲートターンオフサイリスタであることを特徴とする請求項1記載のパワー半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005317067A JP4537936B2 (ja) | 2005-10-31 | 2005-10-31 | パワー半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005317067A JP4537936B2 (ja) | 2005-10-31 | 2005-10-31 | パワー半導体素子 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001128218A Division JP3754628B2 (ja) | 2001-04-25 | 2001-04-25 | パワー半導体素子回路及びこれを用いたインバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006121095A true JP2006121095A (ja) | 2006-05-11 |
JP4537936B2 JP4537936B2 (ja) | 2010-09-08 |
Family
ID=36538613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005317067A Expired - Fee Related JP4537936B2 (ja) | 2005-10-31 | 2005-10-31 | パワー半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4537936B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429368A (ja) * | 1990-05-24 | 1992-01-31 | Sharp Corp | 電界効果トランジスタおよびその製造方法 |
JPH07254732A (ja) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | 半導体発光装置 |
JPH08153890A (ja) * | 1994-09-28 | 1996-06-11 | Nippon Sheet Glass Co Ltd | 発光サイリスタおよび自己走査型発光装置 |
JPH10190052A (ja) * | 1996-12-20 | 1998-07-21 | Sharp Corp | 半導体発光素子 |
JP2001320042A (ja) * | 2000-05-02 | 2001-11-16 | Furukawa Electric Co Ltd:The | GaN系トランジスタ |
-
2005
- 2005-10-31 JP JP2005317067A patent/JP4537936B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429368A (ja) * | 1990-05-24 | 1992-01-31 | Sharp Corp | 電界効果トランジスタおよびその製造方法 |
JPH07254732A (ja) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | 半導体発光装置 |
JPH08153890A (ja) * | 1994-09-28 | 1996-06-11 | Nippon Sheet Glass Co Ltd | 発光サイリスタおよび自己走査型発光装置 |
JPH10190052A (ja) * | 1996-12-20 | 1998-07-21 | Sharp Corp | 半導体発光素子 |
JP2001320042A (ja) * | 2000-05-02 | 2001-11-16 | Furukawa Electric Co Ltd:The | GaN系トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP4537936B2 (ja) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4741630B2 (ja) | 半導体装置の動作方法 | |
JP2008294452A5 (ja) | ||
JP2019004144A (ja) | 過負荷電流通電能力を有する半導体デバイス | |
KR20070027670A (ko) | 반도체 장치 | |
JP2017153064A (ja) | 半導体スイッチングデバイスおよびクランプダイオードを含む電気組立体 | |
JP2006080560A (ja) | 光結合パワー半導体素子 | |
US4791470A (en) | Reverse conducting gate turn-off thyristor device | |
JP3754628B2 (ja) | パワー半導体素子回路及びこれを用いたインバータ装置 | |
JP3600802B2 (ja) | 限流装置 | |
EP1515372B1 (en) | Over charge protection device | |
US20060145298A1 (en) | Semiconductor device | |
US20220077771A1 (en) | Semiconductor device and power conversion device | |
JP2007281090A (ja) | ワイドギャップ複合半導体装置 | |
JP4537936B2 (ja) | パワー半導体素子 | |
JP6715736B2 (ja) | 半導体装置および電力変換装置 | |
US4595939A (en) | Radiation-controllable thyristor with multiple, non-concentric amplified stages | |
US8461620B2 (en) | Laser pumping of thyristors for fast high current rise-times | |
JP2023074722A (ja) | 半導体装置および電力変換装置 | |
JP2005151779A (ja) | 高周波電源装置 | |
JP2008072149A (ja) | 半導体装置 | |
JP4128993B2 (ja) | 系統連系装置及びこれに含まれる整流性素子の異常の検出方法 | |
CN116491058B (zh) | 包括可切换旁路器件的模块 | |
US20230170404A1 (en) | Semiconductor device and electric power conversion device | |
US10833574B2 (en) | Switching element control device | |
US9159820B2 (en) | Buried gate static induction thyristor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |