JP2006114801A - コモンモードチョークコイル - Google Patents

Abstract

【課題】 バリスタ部分を分布定数素子型の構造にすることにより、特性インピーダンスの低下を防止して、差動信号の波形を歪ませることなくサージ対策を行うことができるコモンモードチョークコイルを提供する。
【解決手段】 チップ体２に第１及び第２外部電極３−１，３−２と第３及び第４外部電極３−３，３−４とを取り付けた。チップ体２は、第２コイルブロック６を第１コイルブロック４上に静電保護層５を介して積層した構造をなす。具体的には、磁性体基板４０上に絶縁層４１，４２とコイルパターン４３とを積層して、第１コイルブロック４を形成し、バリスタ材料で形成した静電保護層５をコイルパターン４３全体を覆うように絶縁層４２上に積層した。そして、静電保護層５上にコイルパターン６０と絶縁層６１，６２と磁性体基板６３とを積層して、第２コイルブロック６を形成した。
【選択図】図１

Description

この発明は、ＤＶＩ（Digital Visual Interface）やＨＤＭＩ（High Definition Multimedia Interface）等の高速差動伝送路に生じるコモンモードノイズを除去するためのコモンモードチョークコイルに関し、特にサージ対策が施されたコモンモードチョークコイルに関するものである。

コモンモードチョークコイルは、磁性体とこの磁性体で被覆された1対のコイルとを有し、コモンモードノイズに対して大きなインピーダンスを発生するインダクタとして機能することで、コモンモードノイズを阻止する素子である。
しかし、最近では、このようなEMC(Electromagnetic Compatibility)対策だけでなく、サージ電圧の対策も図ったコモンモードチョークコイルが提案されている(例えば、特許文献１)。

図１９は、特許文献１に開示されたコモンモードチョークコイルを示す斜視図である。
このコモンモードチョークコイルでは、インダクタ素子を１対有するインダクタブロック１０１と、バリスタ素子を有するバリスタブロック１０２，１０３とで積層体１００を構成している。そして、上記インダクタ素子の内部線路の両端に電気的に接続させるための外部電極１１１，１１２，１１３，１１４をこの積層体１００の側面に形成すると共に、上記バリスタ素子の内部電極を、上記インダクタ素子の内部線路の端部に電気的に接続した構成となっている。
かかる構成により、バリスタ素子に接続される外部電極１１１，１１２，１１３，１１４の一端をグランドに接続することで、サージ電流の流入時に、サージ電流をグランドに流し落とすことにより、コモンモードチョークコイル自身の保護と次段の電子回路の保護とを図っている。

特開平０９−２８３３３９号公報

しかしながら、上記した従来のコモンモードチョークコイルでは、上記バリスタ素子の内部電極が上記インダクタ素子の内部線路の端部に電気的に接続した構成となっており、バリスタ素子が集中定数素子として機能する。このため、その容量性によって、バリスタ素子接続部分における特性インピーダンスが急激に低下する。したがって、このようなコモンモードチョークコイルを高速差動伝送路に使用すると、インタフェースとの間で特性インピーダンスの不整合が生じ、伝送する差動信号の波形が歪んでしまう。

この発明は、上述した課題を解決するためになされたもので、バリスタ部分を分布定数素子型の構造にすることにより、特性インピーダンスの低下を防止して、差動信号の波形を歪ませることなくサージ対策を行うことができるコモンモードチョークコイルを提供することを目的とする。

上記課題を解決するために、請求項１の発明は、第１コイルブロック上に第２コイルブロックが積層されたチップ体と、第１コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第１外部電極及び第２外部電極と、第２コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第３外部電極及び第４外部電極とを備えるコモンモードチョークコイルであって、バリスタ材料で形成され且つ第１コイルブロックのコイルパターンと第２コイルブロックのコイルパターンとの双方に接触するように第１及び第２コイルブロックの間に介設された静電保護層を具備する構成とした。
かかる構成により、１対のコモンモードチョークコイルを差動伝送路に接続することができる。すなわち、一方のコモンモードチョークコイルの第１外部電極及び第２外部電極を差動信号を通す線路に接続すると共に、第３外部電極及び第４外部電極をグランドに接続することができる。そして、他方のコモンモードチョークコイルの第１外部電極及び第２外部電極を上記差動信号とは逆位相の差動信号を通す線路に接続すると共に、第３外部電極及び第４外部電極をグランドに接続することができる。これにより、互いに逆位相の差動信号が１対のコモンモードチョークコイルの第１外部電極及び第２外部電極を通じてコイルパターン内を流れる。
このとき、バリスタ材料で形成された静電保護層が各コモンモードチョークコイルの第１コイルブロックのコイルパターンと第２コイルブロックのコイルパターンとの双方に接触するように第１及び第２コイルブロックの間に介設されているので、静電保護層が第１及び第２コイルブロックのコイルパターン間で分布定数素子として機能する。このため、コイルパターンのインダクタンスを高めに設定することで、静電保護層による特性インピーダンスの低下はほとんど生じないようにできる。したがって、このコモンモードチョークコイルと差動伝送路との間で特性インピーダンスの不整合は生じず、差動信号は、波形を歪ませることなく、コモンモードチョークコイルを通じて差動伝送路を流れることとなる。
また、コモンモードノイズが１対のコモンモードチョークコイルの一方又は双方に流れ込んだ場合には、各コモンモードチョークコイルにおける第１及び第２コイルブロックのコイルパターンによる特性インピーダンスが増加して、コモンモードノイズの侵入を阻止する。さらに、サージ電圧が一方又は双方のコモンモードチョークコイルにおける第１コイルブロックのコイルパターンに加わると、サージ電流がバリスタ材料で形成された静電保護層を通じて、第１コイルブロックのコイルパターンから第２コイルブロックのコイルパターンに伝わり、外部に流れ出る。

請求項２の発明は、第１コイルブロック上に第２コイルブロックが積層されたチップ体と、第１コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第１外部電極及び第２外部電極と、第２コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第３外部電極及び第４外部電極とを備えるコモンモードチョークコイルであって、バリスタ材料で形成され且つ第１コイルブロックのコイルパターンと接触する第１静電保護層を第１コイルブロックの上に形成し、バリスタ材料で形成され且つ第２コイルブロックのコイルパターンと接触する第２静電保護層を第１静電保護層の上に形成し、接地用のグランド層を第１及び第２静電保護層の双方に接触させた状態でこれら第１及び第２静電保護層の間に介設すると共に、このグランド層の両端部にそれぞれ接続される第５外部電極及び第６外部電極を設けた構成とする。
かかる構成により、一のコモンモードチョークコイルを差動伝送路に接続することができる。すなわち、コモンモードチョークコイルの第１外部電極及び第２外部電極を差動信号を通す線路に接続すると共に、第３外部電極及び第４外部電極を上記差動信号とは逆位相の差動信号を通す線路に接続することができる。そして、第５外部電極及び第６外部電極をグランドに接続して、グランド層を接地させることができる。これにより、一方の差動信号が第１外部電極及び第２外部電極を通じてコイルパターン内を流れると共に、逆位相の他方の差動信号が第３外部電極及び第４外部電極を通じてコイルパターン内に流れる。
このとき、バリスタ材料で形成された第１静電保護層が第１コイルブロックのコイルパターンとグランド層の双方に接触するように第１コイルブロック上に形成されているので、第１静電保護層が第１コイルブロックのコイルパターンとグランド層との間で分布定数素子として機能する。また、バリスタ材料で形成された第２静電保護層が第２コイルブロックのコイルパターンとグランド層の双方に接触するように第１静電保護層の上に形成されているので、第２静電保護層が第２コイルブロックのコイルパターンとグランド層との間で分布定数素子として機能する。このため、コイルパターンのインダクタンスを高めに設定するすることで、第１及び第２静電保護層による特性インピーダンスの低下を生じないようにできる。したがって、このコモンモードチョークコイルと差動伝送路と間で特性インピーダンスの不整合は生じず、差動信号は、波形を歪ませることなく、コモンモードチョークコイルを通じて差動伝送路を流れることとなる。
また、コモンモードノイズがコモンモードチョークコイルに流れ込むと、第１及び第２コイルブロックのコイルパターンによる特性インピーダンスが増加して、コモンモードノイズの侵入を阻止する。さらに、サージ電圧が第１コイルブロックのコイルパターンに加わると、サージ電流がバリスタ材料で形成された第１静電保護層を通じて、第１コイルブロックのコイルパターンからグランド層に伝わり、外部に流れ出る。また、サージ電圧が第２コイルブロックのコイルパターンに加わると、サージ電流がバリスタ材料で形成された第２静電保護層を通じて、第２コイルブロックのコイルパターンからグランド層に伝わり、外部に流れ出る。

請求項３の発明は、第１コイルブロック上に第２コイルブロックが積層されたチップ体と、第１コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第１外部電極及び第２外部電極と、第２コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第３外部電極及び第４外部電極とを備えるコモンモードチョークコイルであって、バリスタ材料で形成され且つ第１コイルブロックのコイルパターンと接触する第１静電保護層を第１コイルブロックの下側に形成すると共に、接地用の第１グランド層をこの第１静電保護層に接触させた状態で第１静電保護層の下に形成し、且つこの第１グランド層の両端部にそれぞれ接続される第５外部電極及び第６外部電極を設け、バリスタ材料で形成され且つ第２コイルブロックのコイルパターンと接触する第２静電保護層を第２コイルブロックの上側に形成すると共に、接地用の第２グランド層をこの第２静電保護層に接触させた状態で第２静電保護層の上に形成し、且つこの第２グランド層の両端部にそれぞれ接続される第７外部電極及び第８外部電極を設けた構成とする。
かかる構成により、一のコモンモードチョークコイルを差動伝送路に接続することができる。すなわち、コモンモードチョークコイルの第１外部電極及び第２外部電極を差動信号を通す線路に接続すると共に、第３外部電極及び第４外部電極を上記差動信号とは逆位相の差動信号を通す線路に接続することができる。そして、第５外部電極及び第６外部電極と第７外部電極及び第８外部電極とをグランドに接続して、第１及び第２グランド層を接地させることができる。これにより、一方の差動信号が第１外部電極及び第２外部電極を通じてコイルパターン内を流れると共に、逆位相の他方の差動信号が第３外部電極及び第４外部電極を通じてコイルパターン内に流れる。
このとき、バリスタ材料で形成された第１静電保護層が第１コイルブロックのコイルパターンと第１グランド層の双方に接触するように第１コイルブロック上に形成されているので、第１静電保護層が第１コイルブロックのコイルパターンと第１グランド層との間で分布定数素子として機能する。また、バリスタ材料で形成された第２静電保護層が第２コイルブロックのコイルパターンと第２グランド層の双方に接触するように第１静電保護層の上に形成されているので、第２静電保護層が第２コイルブロックのコイルパターンと第２グランド層との間で分布定数素子として機能する。このため、コイルパターンのインダクタンスを高めに設定することで、第１及び第２静電保護層による特性インピーダンスの低下を生じないようにできる。したがって、このコモンモードチョークコイルと差動伝送路と間で特性インピーダンスの不整合は生じず、差動信号は、波形を歪ませることなく、コモンモードチョークコイルを通じて差動伝送路を流れることとなる。
また、コモンモードノイズがコモンモードチョークコイルに流れ込むと、第１及び第２コイルブロックのコイルパターンによる特性インピーダンスが増加して、コモンモードノイズの侵入を阻止する。さらに、サージ電圧が第１コイルブロックのコイルパターンに加わると、サージ電流がバリスタ材料で形成された第１静電保護層を通じて、第１コイルブロックのコイルパターンから第１グランド層に伝わり、外部に流れ出る。また、サージ電圧が第２コイルブロックのコイルパターンに加わると、サージ電流がバリスタ材料で形成された第２静電保護層を通じて、第２コイルブロックのコイルパターンから第２グランド層に伝わり、外部に流れ出る。

請求項４の発明は、請求項１ないし請求項３のいずれかに記載のコモンモードチョークコイルにおいて、静電保護層，第１及び第２静電保護層の縁部のうち少なくとも第１ないし第８外部電極と対向する縁部がチップ体から露出しないように、静電保護層，第１及び第２静電保護層を形成した構成とする。
かかる構成により、チップに取り付けられる外部電極が静電保護層に接触しないので、静電保護層を介した外部電極同士の短絡を回避することができる。

請求項５の発明は、請求項１ないし請求項４のいずれかに記載のコモンモードチョークコイルにおいて、静電保護層，第１及び第２静電保護層の部分であってチップ体から露出している部分を、絶縁膜でコーティングした構成とする。
かかる構成により、チップに取り付けられる外部電極が静電保護層に直接接触しないので、静電保護層を介した外部電極同士の短絡を回避することができる。

請求項６の発明は、請求項１ないし請求項５のいずれかに記載のコモンモードチョークコイルにおいて、第１及び第２コイルブロックのコイルパターンは、平面型のスパイラル状コイルパターンである構成とした。
かかる構成により、静電保護層，第１及び第２静電保護層をコイルパターンのほぼ全体に接触させることができる。

以上詳しく説明したように、この発明のコモンモードチョークコイルによれば、バリスタ材料で形成した静電保護層を分布定数的に設けた構造になっているので、所望の特性インピーダンスを保持することができる。この結果、伝送線路やインターフェース等との特性インピーダンスの整合をとることができるので、サージ対策だけでなく、波形に歪みのない適正な差動信号を伝送することができるという優れた効果がある。
特に、請求項２及び請求項３の発明に係るコモンモードチョークコイルによれば、一のコモンモードチョークコイルで互いに逆位相の１対の差動信号を通すことができるという効果がある。
また、請求項４及び請求項５の発明に係るコモンモードチョークコイルによれば、動作信頼性を向上させることができる。
さらに、請求項６の発明に係るコモンモードチョークコイルによれば、静電保護層をコイルパターンのほぼ全体に接触させることができるので、静電保護層の分布定数素子としての機能をさらに高めることができ、この結果、動作信頼性のさらなる向上を図ることができる。

以下、この発明の最良の形態について図面を参照して説明する。

図１は、この発明の第１実施例に係るコモンモードチョークコイルの分解斜視図であり、図２は、第１実施例のコモンモードチョークコイルの外観図であり、図３は、図２の矢視Ａ−Ａ縦断面図であり、図４は、図２の矢視Ｂ−Ｂ横断面図である。
図１に示すように、このコモンモードチョークコイル１は、チップ体２に第１及び第２外部電極３−１，３−２と第３及び第４外部電極３−３，３−４とを取り付けた構造となっている。

チップ体２は、第１コイルブロック４と静電保護層５と第２コイルブロック６とによりなり、第２コイルブロック６が第１コイルブロック４上に静電保護層５を介して積層された構造になっている。

第１コイルブロック４は、絶縁層４１，４２とコイルパターン４３とを磁性体基板４０上に積層してなる。
具体的には、フェライト等で形成した磁性体基板４０上に、絶縁層４１が積層されて、コイルパターン４３の一方端部４３ａがこの絶縁層４１上に形成されている。この一方端部４３ａの先端４３ａ１は絶縁層４１の縁に至り、チップ体２から露出している。そして、ビアホール４２ａを有した絶縁層４２が、一方端部４３ａの上から絶縁層４１上に積層され、コイルパターン４３がこの絶縁層４２上に形成されている。このコイルパターン４３の他方端部４３ｃの先端４３ｃ１は絶縁層４２の縁に至り、チップ体２から露出している。そして、コイルパターン４３の内側端部４３ｂと一方端部４３ａの後端４３ａ２とが、絶縁層４２に設けられたビアホール４２ａを通じて電気的に接続されている。
このようなコイルパターン４３は、平面型のスパイラル状コイルパターンであり、一方端部４３ａを除くコイルパターン４３の全ての部分が絶縁層４２の表面にパターン形成されている。

静電保護層５は、バリスタ材料で形成されている。この実施例では、バリスタとして機能する酸化亜鉛系セラミックスを用いるが、炭化珪素系やチタン酸ストロンチュウム系のセラミックスも用いることができる。
このような静電保護層５は、コイルパターン４３全体を覆うように絶縁層４２上に積層されているが、この実施例では、静電保護層５の縁部がチップ体２から露出しないように設定されている。すなわち、図４に示すように、 静電保護層５の大きさが絶縁層４２の大きさよりも小さめに設定され、静電保護層５の縁部５ａが、絶縁層４２の内側に引っ込んで、チップ体２から露出しないようになっている。これにより、チップ体２に取り付けられる第１ないし第４外部電極３−１〜３−４に対する静電保護層５の接触を防止して、静電保護層５を介した外部電極同士の短絡を回避する。

第２コイルブロック６は、図１に示すように、コイルパターン６０と絶縁層６１，６２と磁性体基板６３とを静電保護層５上に積層してなる。
具体的には、コイルパターン６０が静電保護層５上に形成され、このコイルパターン６０の一方端部６０ａの先端６０ａ１が静電保護層５を越えて絶縁層４２の縁に至り、チップ体２から露出している。そして、ビアホール６１ａを有した絶縁層６１が、コイルパターン６０の上から積層され、コイルパターン６０の他方端部６０ｂがこの絶縁層６１上に形成されている。この他方端部６０ｂの先端６０ｂ１は絶縁層６１の縁に至り、チップ体２から露出している。そして、コイルパターン６０の内側端部６０ｃと他方端部６０ｂの後端６０ｂ２とがビアホール６１ａを通じて電気的に接続されている。
このようなコイルパターン６０は、コイルパターン４３と同様に、平面型のスパイラル状コイルパターンであり、他方端部６０ｂを除くコイルパターン６０の全ての部分が静電保護層５の表面にパターン形成されている。
そして、コイルパターン６０の他方端部６０ｂを覆うように、絶縁層６２が絶縁層６１上に積層され、フェライト等で形成した磁性体基板６３が、図示しない接着剤によって絶縁層６２上に接着されている。

チップ体２は、以上の如き構造をなし、コ字状の第１ないし第４外部電極３−１〜３−４は、図２に示すように、このチップ体２の外側に形成されている。
具体的には、図１に示すように、第１外部電極３−１は、コイルパターン４３の一方端部４３ａの露出した先端４３ａ１に接続され、第２外部電極３−２は、コイルパターン４３の露出した先端４３ｃ１に接続されている。これにより、実装時に、差動信号等をコイルパターン４３に通すことができるようになっている。また、第３外部電極３−３は、コイルパターン６０の他方端部６０ｂの露出した先端６０ｂ１に接続され、第４外部電極３−４は、コイルパターン６０の露出した６０ａ１に接続されている。これにより、実装時に、差動信号等をコイルパターン６０に通すことができるようになっている。

上記したように、この実施例のコモンモードチョークコイル１の特徴は、第１コイルブロック４において、コイルパターン４３のほぼ全部が絶縁層４２の表面にパターン形成され、第２コイルブロック６において、コイルパターン６０のほぼ全部が静電保護層５の表面にパターン形成されている点である。したがって、静電保護層５は、コイルパターン４３とコイルパターン６０との間に位置して、コイルパターン４３，６０の双方に接触し、しかも、静電保護層５がコイルパターン４３，６０のほぼ全体に接触した構造になっている。
図５は、コモンモードチョークコイル１の等価回路図である。
すなわち、静電保護層５が、コイルパターン４３とコイルパターン６０との双方に接触し、しかも、コイルパターン４３，６０のほぼ全体に接触した構造になっているので、図５に示すように、静電保護層５は、コイルパターン４３，６０間に接続された微小バリスタ素子ΔＣがコイルパターン４３，６０の線路に沿って無限に並設された分布定数型の素子として捉えることができる。したがって、破線で示す微小部分Ｓの特性インピーダンスは、コイルパターン４３，６０を構成する微小インダクタΔＬの誘導性と微小バリスタ素子ΔＣの容量性とによって決まる。具体的には、微小部分Ｓの特性インピーダンスは、（ΔＬ／ΔＣ）^１／２で表せる。したがって、この実施例では、微小インダクタΔＬのインダクタンスを通常より増加させて、微小バリスタ素子ΔＣによる特性インピーダンスの低下分を微小インダクタΔＬの増加インダクタンス分で補う構成にしている。この結果、コイルパターン４３，６０の全線路に亘って特性インピーダンスの低下はほとんど生ぜず、第１外部電極３−１〜第４外部電極３−４における特性インピーダンスとほとんど同値となる。

なお、コモンモードチョークコイル１の第１及び第２コイルブロック４，６は、フォトリソグラフィ法等の周知の技術を用いることで形成することができるので、その記載は省略するが、静電保護層５については、図４に示すように、 コイルパターン４３を覆いしかもその大きさが絶縁層４２の大きさよりも小さめにする必要があるので、スクリーン印刷により形成することが好ましい。

次に、この実施例のコモンモードチョークコイル１が示す作用及び効果について説明する。
ＤＶＩ規格やＨＤＭＩ規格の差動伝送方式では、ケーブルをパーソナルコンピュータのトランスミッタとモニタのレシーバとに接続し、映像等のデジタル信号をパーソナルコンピュータからモニタ側に送信する。この際、T.M.D.S方式で、差動信号としての１対のクロック信号Clock+，Clock-と、差動信号としての３対のデータ信号Data0+，Data0-とData1+，Data1-とData2+，Data2-をそれぞれ伝送する。
この実施例では、理解を容易にするため、差動信号としての１対のデータ信号D+，D-（Data0+，Data0-とData1+，Data1-とData2+，Data2-のいずれかの対）を伝送する部分にこの実施例のコモンモードチョークコイル１を適用する場合について説明する。
図６は、コモンモードチョークコイル１の適用例を示す概略図である。
図６に示すように、データ信号D+用及びデータ信号D-用として、１対のコモンモードチョークコイル１−１，１−２を、図示しないパーソナルコンピュータのトランスミッタから引き出されたケーブル２００と図示しないモニタのレシーバ２１０との間に接続した。
具体的には、コモンモードチョークコイル１−１のコイルパターン４３を第１及び第２外部電極３−１，３−２を通じてデータ信号D+の線路に接続すると共に、コイルパターン６０を第３及び第４外部電極３−３，３−４を通じてグランド線路に接続した。一方、コモンモードチョークコイル１−２においては、コイルパターン４３を第１及び第２外部電極３−１，３−２を通じてデータ信号D-の線路に接続すると共に、コイルパターン６０を第３及び第４外部電極３−３，３−４を通じてグランド線路に接続した。

かかる状態で、ノーマルモード時には、互いに逆位相のデータ信号D+，D-がコモンモードチョークコイル１−１，１−２のコイルパターン４３，４３を流れる。
このとき、図５で示したように、各コモンモードチョークコイル１−１（１−２）の静電保護層５が分布定数型素子として機能するので、静電保護層５によるコモンモードチョークコイル１−１（１−２）の特性インピーダンスの低下はほとんど生じない。したがって、コモンモードチョークコイル１−１（１−２）とケーブル２００やレシーバ２１０との間で特性インピーダンスが整合し、波形歪みのないデータ信号D+（D-）が、コモンモードチョークコイル１−１（１−２）から出力されることとなる。

また、コモンモード時に、コモンモードノイズがコモンモードチョークコイル１−１（１−２）のコイルパターン４３，６０に同方向から流入した場合には、コイルパターン４３，６０による特性インピーダンスが増加して、コモンモードノイズの侵入が阻止される。

さらに、静電保護層５によるサージ対策も行われる。
図７は、サージ対策を説明するための回路図である。
図７に示すように、サージ電圧が、コモンモードチョークコイル１−１（１−２）のデータ信号D+（D-）の線路を通じてコイルパターン４３に加わると、そのサージ電流ＳＧは、図の矢印で示すように、静電保護層５を通じて、グランド側のコイルパターン６０に伝わり、外部のグランド線路に流れ出る。

このように、この実施例のコモンモードチョークコイル１によれば、ケーブル２００やレシーバ２１０との特性インピーダンスの整合をとることができるので、ノイズ対策やサージ対策だけでなく、波形に歪みのない適正なデータ信号D+，D-を伝送することができる。

発明者等は、かかる効果を実証すべく、ＴＤＲ（Time Domain Reflectmetry）による評価を行った。
図８は、従来型のコモンモードチョークコイルの適用例を示す概略図であり、図９は、従来型のコモンモードチョークコイルを適用した場合とこの実施例のコモンモードチョークコイルを適用した場合の特性インピーダンスを示す線図である。
まず、図８に示すように、従来型のコモンモードチョークコイル３００−１，３００−２をケーブル２００とモニタのレシーバ２１０との間に接続した。なお、コモンモードチョークコイル３００−１，３００−２は、この実施例のコモンモードチョークコイル１とほぼ同構造であるが、静電保護層５がなく、この静電保護層５の代わりに絶縁層を設けた構造になっている。したがって、集中定数型のバリスタ素子３１０，３１０をコモンモードチョークコイル３００−１，３００−２の前段に接続した。この評価では、容量が１（ｐＦ）のバリスタ素子３１０，３１０を用いた。
かかる状態で、ＴＤＲ評価を行ったところ、図９の破線で示す特性曲線Ｓ１を得た。この特性曲線Ｓ１から判るように、約０．４（ｎｓ）の位置、即ち集中定数型のバリスタ素子３１０，３１０の接続位置において、特性インピーダンスが約６５Ωまで急激に低下している。ＨＤＭＩ規格では、許容特性インピーダンス範囲が８５Ω〜１１５Ωであるので、このような集中定数型のバリスタ素子３１０，３１０を使用すると、規格外になり、特性インピーダンスの整合を図ることができない。
一方、図６に示したように、この実施例のコモンモードチョークコイル１−１，１−２を用いてＴＤＲ評価を行ったところ、図９の実線で示す特性曲線Ｓ２を得た。この特性曲線Ｓ２から判るように、約０．５（ｎｓ）〜約１．４（ｎｓ）に位置、即ちコモンモードチョークコイル１−１，１−２の接続位置において、特性インピーダンスが若干低下したが、約９７Ωであり、ＨＤＭＩ規格の許容特性インピーダンス範囲を十分満足するだけでなく、特性インピーダンスの低下がほとんど生じていない。したがって、この実施例のコモンモードチョークコイル１−１，１−２を使用することで、特性インピーダンスの整合を図ることができる。

上記のように、この実施例のコモンモードチョークコイルを伝送路へ挿入した場合において、特性インピーダンスの低下をほとんど生じさせないので、差動信号の波形歪みは生じないと想定される。そこで、アイパターン（アイダイヤグラム）によって確認した。
図１０は、伝送路のアイパターンを示すデータ図であり、図１０（ａ）は、伝送路中にコモンモードチョークコイルを挿入しない場合のアイパターンを示し、図１０（ｂ）は、伝送路中にこの実施例のコモンモードチョークコイルを挿入した場合のアイパターンを示し、図１０（ｃ）は、伝送路中に従来型のコモンモードチョークコイルと集中定数型のバリスタ素子とを挿入した場合のアイパターンを示す。
ケーブル２００とレシーバ２１０との間にコモンモードチョークコイル等の部品を接続しない場合には、図１０（ａ）に示すように、アイパターンＰの縦の開きＨが六角形の閾値領域Ｖの縦幅よりも大きくなり、信号の波形の歪みは生じない。したがって、コモンモードチョークコイル等の部品を伝送路中に挿入した場合において、図１０（ａ）に示すようなアイパターンＰを確認することができれば、波形の歪みの有無を判定することができる。そこで、この実施例のコモンモードチョークコイル１−１（１−２）のアイパターンＰを確認したところ、図１０（ｂ）に示すように、アイパターンＰは、図１０（ａ）のアイパターンＰと同様に、閾値領域Ｖの外側に開き、閾値領域Ｖとの接触はなかった。これにより、この実施例のコモンモードチョークコイル１−１（１−２）を用いても、波形歪みが生じることがないことが判明した。これに対して、図９に示したように、コモンモードチョークコイル３００−１，３００−２の前段に集中定数型のバリスタ素子３１０，３１０を接続した場合には、図１０（ｃ）の囲みＣ１，Ｃ２に示すように、アイパターンＰ一部が閾値領域Ｖ内に入り込み、波形の歪みが生じることが判明した。

次に、この発明の第２実施例について説明する。
図１１は、第２実施例に係るコモンモードチョークコイルの分解斜視図であり、図１２は、コモンモードチョークコイルの断面図であり、図１３は、コモンモードチョークコイルの等価回路図である。
図１１に示すように、この実施例のコモンモードチョークコイルは、静電保護層の間に共用のグランド層を設けた点が、上記第１実施例と異なる。
具体的には、上記第１実施例の静電保護層５と同材料の第１静電保護層５−１が第１コイルブロック４のコイルパターン４３上に積層され、グランド層７がこの第１静電保護層５−１上に形成されている。そして、第２静電保護層５−２がこのグランド層７上に積層され、第２コイルブロック６が第２静電保護層５−２上に積層形成されている。
すなわち、グランド層７が第１及び第２静電保護層５−２の双方に接触した状態で第１及び第２静電保護層５−１，５−２の間に介設されている。そして、第５外部電極３−５及び第６外部電極３−６がグランド層７の両端部７ａ，７ｂに接続されている。

かかる構成により、図１３において、コイルパターン４３を第１及び第２外部電極３−１，３−２を通じてデータ信号D+の線路に接続すると共に、コイルパターン６０を第３及び第４外部電極３−３，３−４を通じてデータ信号D-の線路に接続し、グランド層７を第５及び第６外部電極３−５，３−６を通じてグランド線路に接続することができる。
これにより、サージ電圧が第１コイルブロック４のコイルパターン４３に加わると、サージ電流が第１静電保護層５−１を通じて、グランド層７に伝わり、外部に流れ出る。また、サージ電圧が第２コイルブロック６のコイルパターン６０に加わると、サージ電流が第２静電保護層５−２を通じて、グランド層７に伝わり、外部に流れ出る。
このように、この実施例のコモンモードチョークコイルによれば、１つのコモンモードチョークコイルで差動信号D+，D-を通すことができる。
その他の構成、作用及び効果は上記第１実施例と同様であるので、その記載は省略する。

次に、この発明の第３実施例について説明する。
図１４は、第２実施例に係るコモンモードチョークコイルの分解斜視図であり、図１５は、コモンモードチョークコイルの断面図であり、図１６は、コモンモードチョークコイルの等価回路図である。
図１４に示すように、この実施例のコモンモードチョークコイルは、第１静電保護層５−１と第１グランド層７−１とを第１コイルブロック４の下側に設け、第２静電保護層５−２と第２グランド層７−２とを第２コイルブロック６の上側にそれぞれ設けた点が、上記第１及び第２実施例と異なる。
具体的には、第１グランド層７−１が第１コイルブロック４の磁性体基板４０上に形成され、第１静電保護層５−１が第１グランド層７−１上に積層されている。そして、第１静電保護層５−１上に、コイルパターン４３と絶縁層４２と絶縁層４１とが順次積層され、コイルパターン４３の内側端部４３ｂと一方端部４３ａの後端４３ａ２とがビアホール４２ａを通じて接続されている。
また、このような第１コイルブロック４上に、第２コイルブロック６の絶縁層６１，６２とコイルパターン６０とが積層され、コイルパターン６０の内側端部６０ｃと他方端部６０ｂの後端６０ｂ２とが絶縁層６２に形成されたビアホール６２ａを通じて接続されている。そして、コイルパターン６０上に、第２静電保護層５−２が積層されて、第２グランド層７−２が第２静電保護層５−２上に形成され、磁性体基板６３が第２グランド層７−２上に積層されている。
そして、第５外部電極３−５及び第６外部電極３−６が第１グランド層７−１の両端部７ａ，７ｂにそれぞれ接続され、第７外部電極３−７及び第８外部電極３−８が第２グランド層７−２の両端部７ａ，７ｂにそれぞれ接続されている。

かかる構成により、図１６において、コイルパターン４３を第１及び第２外部電極３−１，３−２を通じてデータ信号D+の線路に接続すると共に、グランド層７−１を第５及び第６外部電極３−５，３−６を通じてグランド線路に接続し、コイルパターン６０を第３及び第４外部電極３−３，３−４を通じてデータ信号D-の線路に接続する共に、第２グランド層７−２を第７及び第８外部電極３−７，３−８を通じてグランド線路に接続することができる。
これにより、サージ電圧が第１コイルブロック４のコイルパターン４３に加わると、サージ電流が第１静電保護層５−１を通じて、第１グランド層７−１に伝わり、外部に流れ出る。また、サージ電圧が第２コイルブロック６のコイルパターン６０に加わると、サージ電流が第２静電保護層５−２を通じて、第２グランド層７−２に伝わり、外部に流れ出る。
その他の構成、作用及び効果は上記第１及び第２実施例と同様であるので、その記載は省略する。

なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記第１実施例では、図４に示しめしたように、 静電保護層５の大きさを絶縁層４２の大きさよりも小さめに設定し、静電保護層５の全ての縁部５ａをチップ体２から露出しないようにして、第１外部電極３−１〜第４外部電極３−４同士の短絡を回避するようにしたが、図１７に示すように、静電保護層５の縁部５ａであって第１外部電極３−１〜第４外部電極３−４に対向する部分にのみ、凹部５ｂを設けて、第１外部電極３−１〜第４外部電極３−４同士の短絡を回避することもできる。
また、図４及び図１７に示したような工夫を静電保護層５自体に行わず、図１８に示すように、静電保護層５のチップ体２から露出している部分を、絶縁膜５０でコーティングしてもよい。

なお、上記実施例では、コイルパターンとして、平面型のスパイラル状コイルパターン４３，６０を適用したが、チップ体２の厚み方向に積層して形成される積層型のスパイラルコイルパターンを適用したコモンモードチョークコイルをこの発明の範囲から除外するものではない。

この発明の第１実施例に係るコモンモードチョークコイルの分解斜視図である。 第１実施例のコモンモードチョークコイルの外観図である。 図２の矢視Ａ−Ａ縦断面図である。 図２の矢視Ｂ−Ｂ横断面図である。 コモンモードチョークコイル１の等価回路図である。 コモンモードチョークコイル１の適用例を示す概略図である。 サージ対策を説明するための回路図である。 従来型のコモンモードチョークコイルの適用例を示す概略図である。 従来型のコモンモードチョークコイルを適用した場合とこの実施例のコモンモードチョークコイルを適用した場合の特性インピーダンスを示す線図である。 伝送路のアイパターンを示すデータ図であり、図１０（ａ）は、伝送路中にコモンモードチョークコイルを挿入しない場合のアイパターンを示し、図１０（ｂ）は、伝送路中にこの実施例のコモンモードチョークコイルを挿入した場合のアイパターンを示し、図１０（ｃ）は、伝送路中に従来型のコモンモードチョークコイルと集中定数型のバリスタ素子とを挿入した場合のアイパターンを示す。 第２実施例に係るコモンモードチョークコイルの分解斜視図である。 コモンモードチョークコイルの断面図である。 コモンモードチョークコイルの等価回路図である。 第２実施例に係るコモンモードチョークコイルの分解斜視図である。 コモンモードチョークコイルの断面図である。 コモンモードチョークコイルの等価回路図である。 第１変形例を示す平面図である。 第２変形例を示す断面図である。 従来例に係るコモンモードチョークコイルを示す斜視図である。

符号の説明

１，１−１，１−２…コモンモードチョークコイル、 ２…チップ体、 ３−１〜３−８…第１〜第８外部電極、 ４…第１コイルブロック、 ５…静電保護層、 ５−１…第１静電保護層、 ５−２…第２静電保護層、 ５ａ…縁部、 ５ｂ…凹部、 ６…第２コイルブロック、 ７…グランド層、 ７−１…第１グランド層、 ７−２…第２グランド層、 ７ａ，７ｂ…両端部、 ４０，６３…磁性体基板、 ４１，４２…絶縁層、 ４３，６０…コイルパターン、 ４３ａ，６０ａ…一方端部、 ４３ｃ，６０ｂ…他方端部、 ５０…絶縁膜、 ６１，６２…絶縁層。

Claims (6)

1. 第１コイルブロック上に第２コイルブロックが積層されたチップ体と、上記第１コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第１外部電極及び第２外部電極と、上記第２コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第３外部電極及び第４外部電極とを備えるコモンモードチョークコイルであって、
   バリスタ材料で形成され且つ上記第１コイルブロックのコイルパターンと第２コイルブロックのコイルパターンとの双方に接触するように第１及び第２コイルブロックの間に介設された静電保護層を具備する、
   ことを特徴とするコモンモードチョークコイル。
2. 第１コイルブロック上に第２コイルブロックが積層されたチップ体と、上記第１コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第１外部電極及び第２外部電極と、上記第２コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第３外部電極及び第４外部電極とを備えるコモンモードチョークコイルであって、
   バリスタ材料で形成され且つ上記第１コイルブロックのコイルパターンと接触する第１静電保護層を上記第１コイルブロックの上に形成し、
   バリスタ材料で形成され且つ上記第２コイルブロックのコイルパターンと接触する第２静電保護層を上記第１静電保護層の上に形成し、
   接地用のグランド層を上記第１及び第２静電保護層の双方に接触させた状態でこれら第１及び第２静電保護層の間に介設すると共に、このグランド層の両端部にそれぞれ接続される第５外部電極及び第６外部電極を設けた、
   ことを特徴とするコモンモードチョークコイル。
3. 第１コイルブロック上に第２コイルブロックが積層されたチップ体と、上記第１コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第１外部電極及び第２外部電極と、上記第２コイルブロックに形成されたコイルパターンの両端部にそれぞれ接続される第３外部電極及び第４外部電極とを備えるコモンモードチョークコイルであって、
   バリスタ材料で形成され且つ上記第１コイルブロックのコイルパターンと接触する第１静電保護層を上記第１コイルブロックの下側に形成すると共に、接地用の第１グランド層をこの第１静電保護層に接触させた状態で第１静電保護層の下に形成し、且つこの第１グランド層の両端部にそれぞれ接続される第５外部電極及び第６外部電極を設け、
   バリスタ材料で形成され且つ上記第２コイルブロックのコイルパターンと接触する第２静電保護層を上記第２コイルブロックの上側に形成すると共に、接地用の第２グランド層をこの第２静電保護層に接触させた状態で第２静電保護層の上に形成し、且つこの第２グランド層の両端部にそれぞれ接続される第７外部電極及び第８外部電極を設けた、
   ことを特徴とするコモンモードチョークコイル。
4. 請求項１ないし請求項３のいずれかに記載のコモンモードチョークコイルにおいて、
   上記静電保護層，第１及び第２静電保護層の縁部のうち少なくとも上記第１ないし第８外部電極と対向する縁部が上記チップ体から露出しないように、静電保護層，第１及び第２静電保護層を形成した、
   ことを特徴とするコモンモードチョークコイル。
5. 請求項１ないし請求項４のいずれかに記載のコモンモードチョークコイルにおいて、
   上記静電保護層，第１及び第２静電保護層の部分であって上記チップ体から露出している部分を、絶縁膜でコーティングした、
   ことを特徴とするコモンモードチョークコイル。
6. 請求項１ないし請求項５のいずれかに記載のコモンモードチョークコイルにおいて、
   上記第１及び第２コイルブロックのコイルパターンは、平面型のスパイラル状コイルパターンである、
   ことを特徴とするコモンモードチョークコイル。

Images