JP2006114338A - 放電灯点灯装置 - Google Patents
放電灯点灯装置Info
- Publication number
- JP2006114338A JP2006114338A JP2004300420A JP2004300420A JP2006114338A JP 2006114338 A JP2006114338 A JP 2006114338A JP 2004300420 A JP2004300420 A JP 2004300420A JP 2004300420 A JP2004300420 A JP 2004300420A JP 2006114338 A JP2006114338 A JP 2006114338A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- lamp
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
【解決手段】 昇圧用共振回路4の共振周波数に等しい周波数でスイッチング素子Q1,Q2,Q3を駆動する制御フェーズを有する制御回路7を設ける。即ち、制御回路7が昇圧用共振回路4の出力電流ITrを監視し、その出力電流ITrの零クロス点を基準にしてスイッチング素子Q1,Q2,Q3を駆動する。これにより、点灯始動後数秒以内に、HIDランプ6を規定の光束まで立ち上げることができる。
【選択図】 図1
Description
メタルハライドランプは、HID(High Intensity Discharge)ランプの一種であり、ハロゲン電球と比べて、高発光効率、高色温度、長寿命である特徴を備えている。
メタルハライドランプは点灯始動から定常点灯まで、その負荷特性がダイナミックに変化する。メタルハライドランプの点灯装置では、この変化するランプの負荷特性に追従して、放電を制御しなければならない。
自動車用のヘッドライトに用いるメタルハライドランプでは、コールド状態から点灯する際、点灯始動後数秒以内に、ランプを規定の光束まで立ち上げるという特有の要求がある。この要求を満足するためには、十数Ωのランプに約70W程度の電力投入を行う必要がある。
しかし、例えば、特許文献1に開示されている従来の放電灯点灯装置には、十数Ωのランプに約70W程度の電力を効率よく投入する技術が開示されていない。
図1はこの発明の実施の形態1による放電灯点灯装置を示す構成図であり、図において、例えばバッテリなどの直流電源1は電源電圧VBをDC/AC昇圧回路3に印加し、直流電源1の両端には平滑用コンデンサ2が接続されている。
DC/AC昇圧回路3は直流電源1の電源電圧VBを直流電圧から交流電圧に変換するとともに、その電源電圧VBを昇圧する。
DC/AC昇圧回路3のスイッチング素子Q1,Q2,Q3は制御回路7の指示の下でオンオフして、直流電源1の電源電圧VBを直流電圧から交流電圧に変換する。DC/AC昇圧回路3のプッシュプルトランスTrは直流電源1の電源電圧VBを昇圧して、昇圧後の交流電圧を二次側に出力する。
なお、DC/AC昇圧回路3は変換昇圧手段を構成している。
イグニッション用昇圧回路5は放電待機期間中に、放電灯であるHIDランプ6を絶縁破壊(ブレークダウン)させるため、ブレークダウンが起こる電圧までコンデンサCsを充電する。
センシング回路8はHIDランプ6の両端に印加されているランプ電圧VLをセンシングする電圧計であるPTと、HIDランプ6に流れるランプ電流ILをセンシングする電流計であるCTとから構成され、そのPTとCTのセンシング結果を平滑化することによって、現在のランプ電圧VLとランプ電流ILを検知する。
放電始動検知回路9はセンシング回路8により検知されたランプ電流ILを監視して、HIDランプ6の放電始動を検知する。
CPU10はHIDランプ6のフェーズに応じて自励ゲートパルス作成回路13、他励発振回路14、Duty調整回路15及びゲート出力切替回路17を制御する。
自励発振回路12はCT11によりセンシングされた昇圧用共振回路4の出力電流ITrの電流波形に応じてゲートパルス信号の基本クロックパルスを作成する。
自励ゲートパルス作成回路13は自励発振回路12により作成された基本クロックパルスとCPU10のポートP4から出力される信号に応じてスイッチング素子Q1,Q2,Q3を駆動するゲートパルス信号を作成する。
Duty調整回路15はCPU10のポートP2から出力される目標電流と現在HIDランプ6に流れている電流が等しくなるように、他励ゲートパルス作成回路16により作成されるゲートパルス信号のデューティを調整する。
他励ゲートパルス作成回路16は他励発振回路14により作成された基本クロックパルスとDuty調整回路15の出力信号に応じてスイッチング素子Q1,Q2,Q3を駆動するゲートパルス信号を作成する。
ゲートドライブ回路18はゲート出力切替回路17から出力されたゲートパルス信号をスイッチング素子Q1,Q2,Q3のゲートに出力する。
なお、CT11からコンデンサ21には、昇圧用共振回路4の出力電流ITrの波形と同じ波形の電圧が出力される。
抵抗22はコンデンサ21から出力された電圧をコンデンサ25に印加する。ダイオード23,24は放電過渡時の過電流による過電圧発生を抑制するため、コンデンサ25に印加される電圧を±0.7Vでクリップする。
反転バッファ27,28,29は入力信号と異なるレベルの信号を出力する論理素子であり、反転バッファ27,28,29と抵抗26から電流波形に応じた基本クロックパルスを作成する回路を構成している。
リセット回路32はCPU10のポートP4(a,b,c,d)とシフトレジスタ31の出力信号(QA,QB,QC,QD)をそれぞれ比較し、両信号がHレベルになるタイミングで、RST端子からシフトレジスタ31のRST端子にリセット信号を出力する。
NAND回路37〜41は2入力の否定論理積を実施し、NAND回路39〜41からスイッチング素子Q1,Q2,Q3を駆動するゲートパルス信号を出力する。
抵抗57,58はトランジスタ56のコレクタ・エミッタにそれぞれ接続され、抵抗59は制御用電源と接続され、抵抗60は抵抗59とトランジスタ61のコレクタに接続されている。コンデンサ62はトランジスタ61のエミッタに接続されている。
コンパレータ66はその分圧電圧とコンデンサ62の電圧を比較し、コンデンサ62の電圧が分圧電圧より高くなると、出力信号のレベルがHレベルからLレベルに反転する。これにより、ダイオード67が導通し、コンデンサ62が放電する。
ただし、コンパレータ66は抵抗63〜65と共にヒステリシスコンパレータを構成しているので、コンデンサ62の電圧が分圧電圧より低くなると、出力信号のレベルがLレベルからHレベルに反転する。これにより、ダイオード67が非導通になり、コンデンサ62が再び充電を開始する。
トランジスタ70はコンパレータ66の出力信号を受けると、コレクタから当該出力信号の反転信号をクロック信号としてフリップフロップ75に出力する。トランジスタ70のエミッタには抵抗71とダイオード72,73が接続されている。
抵抗74は制御用電源に接続され、フリップフロップ75はトランジスタ70のコレクタから出力されたクロック信号に同期して、ゲートパルス信号の基本クロックパルスを出力する。
抵抗82はセンシング回路8のCTにより検知されたランプ電流ILに相当する電圧レベルをオペアンプ83の−端子に出力する。オペアンプ83は目標電流とランプ電流ILの誤差を増幅し、その誤差信号を出力する。
コンパレータ87は他励発振回路14におけるコンデンサ62の電圧である三角波を−端子から入力し、−端子の電圧が+端子の電圧より高ければLレベルの信号を出力し、−端子の電圧が+端子の電圧より低ければHレベルの信号を出力する。
抵抗89は制御用電源とCPU10のポートP3間に接続され、抵抗90はトランジスタ88のベースとCPU10のポートP3間に接続されている。
抵抗91,92,93,96、コンデンサ94及びトランジスタ95はオペアンプの帰還回路を構成している。
なお、コンパレータ87の+端子の電圧が他励発振回路14の出力信号である三角波の上限電圧を超えると、左右のゲートには常にHレベルの信号が入力され、アーム短絡する恐れがあるので、抵抗85,86がコンパレータ87の+端子の電圧の上限をクリップしている。
NAND回路102,103は他励発振回路14により作成された基本クロックパルスとDuty調整回路15の出力信号を比較して、ランプ電流ILを目標電流に一致させるためのDuty比がコントロールされたゲートパルス信号を作成する。
抵抗113,114及びコンデンサ115からフィルタ回路が構成され、ランプ電流ILと同じ波形の電圧を平滑化する。
コンパレータ116はフィルタ回路により平滑化された電圧が抵抗117と抵抗118の中点電圧より高くなるとLレベル(GND)の信号を出力する。
コンパレータ121はコンデンサ119の電圧が抵抗122と抵抗123の中点電圧より低くなると、出力信号がHレベル(Vcc)まで立ち上がる。
抵抗124は電源とコンパレータ121の出力端子間に接続されている。
車載用のメタルハライドランプの点灯には、A.放電待機期間、B.放電始動期間、C.過渡放電期間、D.定常放電期間の4つの制御フェーズが必要であり、放電灯点灯装置は、4つの制御フェーズにおいて必要な電力を効率良く供給する必要がある。
図11はHIDランプ6の各制御フェーズにおいて、放電灯点灯装置に要求される特性と制御回路の動作を示す説明図である。
以下、各制御フェーズの処理内容を説明する。
放電待機期間では、HIDランプ6のインピーダンスが数MΩ程度であり、HIDランプ6を絶縁破壊(ブレークダウン)するため、放電灯点灯装置がHIDランプ6に印加する電圧を昇圧する必要がある。即ち、HIDランプ6がブレークダウンする電圧まで昇圧させる必要がある。
そこで、この実施の形態1では、昇圧用共振回路4のコンデンサCpに十分な電圧を出力するため、制御回路7が昇圧用共振回路4の共振周波数で、スイッチング素子Q1,Q2,Q3を駆動するようにしている(昇圧用共振回路4の共振周波数=スイッチング素子Q1,Q2,Q3の駆動周波数)。
具体的には、下記の通りである。
CPU10は、電源接続を検知すると、ポートP1から矩形波パルスを他励発振回路14に出力するとともに、ポートP2から予め設定されているランプ電流ILの目標電流をDuty調整回路15に出力する。
即ち、他励発振回路14の抵抗51〜54及びコンデンサ55は、図5に示すように、CPU10のポートP1から、例えば周期が1msec、オンデューティが50%の矩形波パルスを受けると、その矩形波パルスを整形して、オフセットを有する三角波をトランジスタ56のベースに出力する(電圧Aを参照)。
コンパレータ66は、抵抗63〜65の分圧比で決まる電源電圧Vccの分圧電圧と、コンデンサ62の電圧を比較し、コンデンサ62の電圧が分圧電圧より高くなると、出力信号のレベルをHレベルからLレベルに反転する(電圧Cを参照)。
これにより、ダイオード67が導通するので、コンデンサ62が放電する。
これにより、ダイオード67が非導通になるので、コンデンサ62が再び充電を開始する。
このようにして、コンデンサ62の電圧は、コンパレータ66と抵抗63〜65からなるヒステリシスコンパレータの閾値電圧で決まる上下限値を持った三角波となる(電圧Bを参照)。
なお、コンデンサ62の三角波の周波数は、コンデンサ62への充電電流と、コンデンサ62の電圧の上下限値により決まる。即ち、トランジスタ56のベース電圧から周波数が決定され、ベース電圧がオフセットをもった三角波状であるため、その周波数は一定周期で変動する。
フリップフロップ75は、トランジスタ70のコレクタからクロック信号を受けると、そのクロック信号の立ち上がりに同期して、出力Qを反転するとともに、出力Qと論理が反対の出力Qバーを反転する(電圧Eを参照)。
これにより、オンデューティが50%の矩形波パルスが出力される。この矩形波パルスは、コンデンサ62の三角波の2倍の周期を持っており、ゲートパルス信号の基本クロックパルスとなる。
即ち、CPU10がポートP2から予め設定されているランプ電流ILの目標電流に相当する電圧レベルを出力すると、Duty調整回路15の抵抗81が、ランプ電流ILの目標電流に相当する電圧レベルをオペアンプ82の+端子に出力する(図7の電圧Aを参照)。
また、オペアンプ83の−端子には、抵抗82がセンシング回路8のCTにより検知されたランプ電流ILに相当する電圧レベルを出力する。
ダイオード84は、オペアンプ83の誤差信号(出力電圧)が抵抗85と抵抗86の中点電圧以下であれば導通する。
これにより、コンパレータ87の+端子の電圧がオペアンプ83の出力電圧とダイオード84の順方向電圧を足し合わせた値となる。
また、コンパレータ87の−端子には、他励発振回路14のコンパレータ66から出力された三角波が入力される(図5の電圧Bを参照)。
したがって、コンパレータ87の出力信号は、デューティが100%以下で、周波数が三角波と同一の矩形波パルスとなる。
CPU10のポートP3の信号レベルがLレベル(GND)からHレベル(Vref)になると、トランジスタ88がオフからオンに反転し、ポートP3の信号レベルがHレベル(Vref)からLレベル(GND)になると、トランジスタ88がオンからオフに反転する。トランジスタ88がオンの状態では、コンパレータ87の出力端子がLレベルになる。また、トランジスタ88がオフの状態では、コンパレータ87の出力端子は、オンデューティが入力に依存し、三角波と同一周波数の矩形波パルスとなる。
即ち、他励ゲートパルス作成回路16のNAND回路102は、他励発振回路14のフリップフロップ75の出力Qと、Duty調整回路15のコンパレータ87の出力Eとの否定論理積を求め、その論理結果であるゲートパルス信号g1を出力する(図7の電圧Fを参照)。
また、他励ゲートパルス作成回路16のNAND回路103は、他励発振回路14のフリップフロップ75の出力Qバーと、Duty調整回路15のコンパレータ87の出力Eとの否定論理積を求め、その論理結果であるゲートパルス信号g2を出力する(電圧Fを参照)。
ゲートドライブ回路18は、ゲート出力切替回路17からゲートパルス信号を受けると、そのゲートパルス信号をスイッチング素子Q2,Q3のゲートに出力することにより、スイッチング素子Q2,Q3を駆動する。なお、スイッチング素子Q1はオンを維持する。
具体的には、下記の通りである。
即ち、自励発振回路12の抵抗22は、図3に示すように、昇圧用共振回路4の出力電流ITrの電流波形に相当する電圧をコンデンサ25に印加する(電圧Aを参照)。
ただし、コンデンサ21が後段の反転バッファ27などのロジック素子の反応遅れを補正するために、CT11によるセンシングの電流位相を進めているので、コンデンサ25に印加される電圧は、昇圧用共振回路4の出力電流ITrの電流波形の位相より少し進んでいる。
そして、コンデンサ25の電圧が、反転バッファ27の出力がHレベルとなる閾値電圧まで充電されると、反転バッファ29の出力がLレベルに反転し、コンデンサ25が放電される。
上記の充放電が繰り返されるため、コンデンサ25の電圧は反転バッファ27の閾値電圧で固定される。
したがって、反転バッファ29の出力は、昇圧用共振回路4の出力電流ITrのゼロクロスに応じて反転する(電圧Bを参照)。このため、昇圧用共振回路4の出力電流ITrと位相が等しいパルスが基本クロックパルスとして反転バッファ29から出力される。
即ち、自励ゲートパルス作成回路13のシフトレジスタ31のCLK端子には、自励発振回路12の反転バッファ29から出力された基本クロックパルスがクロック信号として入力され、シフトレジスタ31がそのクロック信号の立ち上がり毎に、QA,QB,QC,QD端子から順番にHレベルの信号をリセット回路32に出力する。
リセット回路32は、両信号がHレベルになるタイミングで、RST端子からシフトレジスタ31のRST端子にリセット信号を出力する(電圧Dを参照)。
シフトレジスタ31は、リセット回路32からRST端子にリセット信号が入力されると、QA,QB,QC,QD端子の全ての信号をLレベルにする。
このリセットのタイミングで基本クロックの分周数が決まる。例えば、(a,b,c,d)=(1,0,0,0)の場合、QA端子の信号がHレベルになる度に、シフトレジスタ31がリセットされるため、QA端子の出力は、立ち上がりからリセットまでの期間だけHレベルとなり、その他はLレベルとなる。
また、(a,b,c,d)=(0,1,0,0)の場合、QB端子の信号がHレベルになった瞬間に、シフトレジスタ31がリセットされるため、QA端子の出力は基本クロックを2分周した波形となる。
NAND回路37は、反転バッファ35の出力信号と反転バッファ36の出力信号との否定論理積を実施し、その論理結果をNAND回路40に出力する。
NAND回路38は、反転バッファ29から出力された基本クロックパルスと反転バッファ36の出力信号との否定論理積を実施し、その論理結果をNAND回路41に出力する。
NAND回路40は、NAND回路37の論理結果と自励出力信号(Hレベル)との否定論理積を実施し、その論理結果をゲートパルス信号Q2として出力する(電圧Fを参照)。
NAND回路41は、NAND回路38の論理結果と自励出力信号(Hレベル)との否定論理積を実施し、その論理結果をゲートパルス信号Q3として出力する(電圧Fを参照)。
ゲートドライブ回路18は、ゲート出力切替回路17からゲートパルス信号を受けると、そのゲートパルス信号をスイッチング素子Q1,Q2,Q3のゲートに出力することにより、スイッチング素子Q1,Q2,Q3を駆動する。
スイッチング素子Q1,Q2,Q3が昇圧用共振回路4の共振周波数で駆動されると、コンデンサCpの両端には、例えば2kV程度の交流高電圧が発生する。
この交流電圧は、イグニッション用昇圧回路5により昇圧され、コンデンサCsをDC的に充電する。
コンデンサCsの両端電圧はHIDランプ6の両端電圧でもあり、HIDランプ6のランプ電圧VLがブレークダウン可能な電圧に達すると、HIDランプ6が放電始動する。
ここで、ランプ電圧昇圧時には、HIDランプ6がブレークダウンできる電圧まで昇圧できれば、スイッチング素子Q1,Q2,Q3は間欠駆動でもよい。
上記のようにして、HIDランプ6がブレークダウンすると放電始動期間に移行する。
放電始動期間はブレークダウンから数百マイクロ秒〜数ミリ秒の期間であり、放電始動期間においては、放電の立ち消えが起こり易いので、放電を維持するために充分なエネルギーを投入する必要がある。
放電始動期間におけるランプインピーダンスは、前回の放電終了からの経過時間によって異なる。
一方、前回の放電終了後、時間が充分経過しておらず、管内温度が依然として高温で、管内圧力が依然として高い状態はホット状態と呼ばれ、このホット状態では、放電始動期間に必要なエネルギーは比較的大きい。
したがって、制御回路7は、充分な出力を得るため、スイッチング素子Q1,Q2,Q3のゲート周波数を共振周波数に合わせるようにする。あるいは、スイッチング素子Q1,Q2,Q3のゲート位相を昇圧用共振回路4の出力電流ITrの位相に合わせるようにする。
なお、放電始動期間においては、ランプインピーダンスが放電待機期間に比べ低下するため、回路の共振周波数は、図12の右図に示すように、昇圧用共振回路4とコンデンサCsの定数及びHIDランプ6のインピーダンスにより決まる。
制御回路7の放電始動検知回路9は、センシング回路8により検知されたランプ電流ILを監視して、HIDランプ6の放電始動を検知する。
即ち、放電始動まではランプ電流ILが流れないが、放電始動(ブレークダウン)すると、ランプ電流ILが流れ、センシング回路8のCTの一次側に電流が流れる。CTの一次側に電流が流れると、放電始動検知回路9の抵抗111の両端に、ランプ電流ILと同じ波形の電圧が発生する。
コンパレータ116は、−端子の電圧が抵抗117と抵抗118の中点電圧(電圧Bを参照)より高くなるとLレベル(GND)の信号を出力する。
コンデンサ119は、放電前においては、抵抗120によって電圧Vccまで充電されているが、コンパレータ116の出力がLレベルになると、GNDレベルまで放電する(電圧Cを参照)。
コンパレータ121は、コンデンサ119の電圧が抵抗122と抵抗123の中点電圧(電圧Dを参照)より低くなると、出力信号がHレベルであるVccまで立ち上がる(電圧Eを参照)。
そのコンパレータ121の立ち上がり信号は、放電始動検知信号として、自励ゲートパルス作成回路13及びCPU10に出力される。
なお、この放電始動検知は、ランプ電流ILの立ち上がりや、ランプ電圧VLの立ち下がりで代用してもよい。
また、自励ゲートパルス作成回路13は、反転バッファ35の出力信号(図3の電圧Cを参照)をゲートパルス信号Q3として、ゲート出力切替回路17に出力する。
さらに、自励ゲートパルス作成回路13は、常時、Hレベルの信号をゲートパルス信号Q1として、ゲート出力切替回路17に出力する。
ゲートドライブ回路18は、ゲート出力切替回路17からゲートパルス信号を受けると、そのゲートパルス信号をスイッチング素子Q1,Q2,Q3のゲートに出力することにより、スイッチング素子Q1,Q2,Q3を駆動する。
したがって、放電始動期間では、HIDランプ6には共振素子定数とHIDランプ6のインピーダンスで決まるゲインで電力が供給され、この電力は最大供給電力になる。
車載用のヘッドライトとしては、所定の時間内に所望の光束を得なければならない。そのためには、各放電期間を経てハロゲン化金属を電離する過程まで急速に移行させる必要がある。このため、過渡放電期間では、定常放電期間の定格電力35Wよりも大きい電力(例えば、70W程度)を短時間に与えて、充分なエネルギーをHIDランプ6に投入しなければならない。
過渡放電期間では、ホット状態とコールド状態でHIDランプ6の挙動が異なる。このため、制御回路7は、HIDランプ6の状態を検知し、その状態に応じてHIDランプ6に投入するエネルギーを調整する必要がある。
一方、コールド状態からの放電では、ランプインピーダンスが十数Ω程度と極端に低く、さらに光束を素早く立ち上げるためには、定格よりも大きい電力をランプに投入する必要がある。この場合、回路電流が増加し、回路損失が増大する。
このため、制御回路7は、スイッチング素子Q1,Q2,Q3の駆動周波数を昇圧用共振回路4の共振周波数に合わせて、スイッチング素子Q1,Q2,Q3を電流ゼロでスイッチングし、スイッチング素子Q1,Q2,Q3の損失を低減する必要がある。また、電力調整のため、スイッチング素子Q1,Q2,Q3を間欠に駆動して、電力投入と還流動作の比を調整する必要がある。
CPU10は、放電始動検知回路9から放電始動検知信号を受けると(ステップST1)、センシング回路8のPTにより検知されたHIDランプ6のランプ電圧VLを入力し、そのランプ電圧VLからHIDランプ6の状態を判断する。
例えば、そのランプ電圧VLが記憶ランプ電圧VLSの50%以上であれば、ホット状態であると認定し、50%以下であれば、コールド状態と認定する(ステップST2)。
次に、CPU10は、センシング回路8のPTにより検知されたランプ電圧VLとセンシング回路8のCTにより検知されたランプ電流ILを乗算して、HIDランプ6の電力を演算し、HIDランプ6の電力が例えば70Wより大きいか否かを判定する(ステップST4)。
CPU10は、HIDランプ6の電力が70Wより大きい場合、HIDランプ6の電力を70Wまで下げるため、ポートP4から(a,b,c,d)=(0,0,1,0)を自励ゲートパルス作成回路13に出力する(ポートP4の出力を下位ビットにシフトする)ことにより、ゲート出力数を少なくする(ステップST5)。
ここでは、CPU10がステップST3において、ポートP4から(a,b,c,d)=(0,1,0,0)を出力する例を示したが、この例に限るものでない。
自励ゲートパルス作成回路13の動作は、放電待機期間のときと同じであるため説明を省略する。
また、CPU10は、ポートP1から矩形波パルスを他励発振回路14に出力し、ポートP3から他励ゲートパルス作成回路16により作成されたゲートパルス信号の選択指令(他励ゲートパルス)をゲート出力切替回路17に出力する。
これにより、他励発振回路14、Duty調整回路15及び他励ゲートパルス作成回路16が放電待機期間のときと同様に動作することにより、HIDランプ6の光束が規定の明るさになる電力に近づいていく(ステップST7)。
なお、他励ゲートパルス作成回路16により作成されるゲートパルス信号は、周波数が一定周期で変化するスウィープ波形となる。
ハロゲン化金属のアーク放電による定常点灯時には、定格電力35Wが一定に保たれ、安定して放電が持続されなければならない。メタルハライドランプにおいて、点灯周波数は最も重要な要素のひとつであり、音響共鳴現象によって放電が不安定にならない周波数を選択する必要がある。この音響共鳴現象を防止するため、制御回路7としては、スイッチング素子Q1,Q2,Q3の駆動周波数を一定周期で変調させる「周波数スウィープ方式」を用いる。また、デューティ幅制御を用いることにより、ランプ電力を35W一定に保つ動作をする。
CPU10は、HIDランプ6が規定の光束値まで立ち上がると、HIDランプ6の光束を一定に保つため、ランプ電力を35W一定に保持する動作を行う。
即ち、CPU10は、HIDランプ6が所定のランプ電圧まで到達すると、現在のランプ電圧VLから換算される目標電流(例えば、35W/現在のランプ電圧VL)をポートP2からDuty調整回路15に出力する。
また、CPU10は、ポートP1から矩形波パルスを他励発振回路14に出力し、ポートP3から他励ゲートパルス作成回路16により作成されたゲートパルス信号の選択指令(他励ゲートパルス)をゲート出力切替回路17に出力する。
なお、他励ゲートパルス作成回路16により作成されるゲートパルス信号は、周波数が一定周期で変化するスウィープ波形となる。
また、この実施の形態1によれば、コンデンサ21を介して、昇圧用共振回路4の出力電流ITrを監視するように構成したので、制御回路7がゲートパルス信号を作成する際の各素子の反応遅れを解消することができる効果を奏する。
図13はこの発明の実施の形態2による放電灯点灯装置を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
位相マッチング回路19は自励発振回路12により作成された基本クロックパルスと他励発振回路14により作成された基本クロックパルスを比較し、双方の基本クロックパルスの位相ずれを補正する。
間欠ゲートパルス作成回路20は過渡放電期間に、ゲートパルス信号の出力数を決定する。
位相ずれ判定回路131のフリップフロップ133は、2次電流センシングパルスの立ち上がりが現在のゲートの基本クロックパルスより遅れている場合、Q端子からHレベルの信号を出力し、2次電流センシングパルスの立ち上がりが現在のゲートの基本クロックパルスより進んでいる場合、Q端子からLレベルの信号を出力する。
位相ずれ判定回路131のゲート回路134はEXOR回路132からHレベルの信号が出力されているときのみ、フリップフロップ131のQ端子から出力される信号を位相ずれ補正回路135に出力する。
位相ずれ補正回路135の抵抗136,138は信号平滑化用の抵抗であり、コンデンサ137,139は信号平滑化用のコンデンサである。
オペアンプ144の−端子には位相ずれ判定回路131の出力信号が抵抗143を介して入力され、+端子にはHレベルの信号(電圧Vccが抵抗140,141により分圧された電圧)が抵抗142を介して入力され、−端子の入力が+端子の入力よりも大きい場合、出力が減少し、−端子の入力が+端子の入力よりも小さい場合、出力が増加する。抵抗145及びコンデンサ146はオペアンプ144の帰還回路を構成している。
ゲート148は抵抗147を介してオペアンプ144と接続され、CPU10が位相マッチング回路19の動作を許可すると導通状態になり、オペアンプ144の出力信号を他励発振回路14のトランジスタ56のベースに出力する。
この位相マッチング方式では、昇圧用共振回路4の出力電流ITrの位相とゲートパルス信号の位相が整合するまでの時間がオペアンプ144の積分時定数により決まるため、自励駆動方式よりも位相の整合に時間がかかる。これにより、CT11に予期せぬノイズなどが入力された場合にも誤動作することなく、スイッチング素子Q1,Q2,Q3の駆動周波数を一定に保持することができる。
リセット回路152はCPU10のポートP4から出力される信号(a,b,c,d)と、シフトレジスタ151の(Q1,Q2,Q3,Q4)を比較してゲート信号の出力数を決定する。即ち、Q1端子の信号と信号a、Q2端子の信号と信号b、Q3端子の信号と信号c、Q4端子の信号と信号dをそれぞれ比較し、各ペアがHレベルとなるタイミングで、リセット回路152のRST端子からシフトレジスタ151のRST端子にリセット信号を出力し、Q1,Q2,Q3,Q4端子の出力をLレベルにする。
NAND回路155はシフトレジスタ151のQ1端子の信号と反転バッファ154により反転された基本クロックパルスの否定論理積を求め、NAND回路156は反転バッファ153の出力信号と他励発振回路14により作成された基本クロックパルスの否定論理積を求めることにより、間欠出力のゲートパルス信号を作成する。
一般的に、LC共振回路の入力と出力の関係は、図18の上図に示すように、共振周波数で出力/入力が最大値をとるような特性になる。
また、入力と出力の位相の関係は、周波数が共振周波数の場合は位相ずれがなく、周波数が共振周波数よりも低い場合は、電流進み位相になる。また、周波数が共振周波数よりも高い場合は、電流遅れ位相になる。
この特性は、放電灯点灯装置でも同様であり、入力はプッシュプルトランスTrの二次巻線間電圧、出力はランプ電流である。したがって、プッシュプルトランスTrの二次巻線間電圧と、プッシュプルトランスTrの出力電流の位相差を検知し、その位相差が零になるように補正をかけることにより、ゲートの駆動周波数と回路の共振周波数を合わせることが可能となる。
以下、具体的に説明する。
例えば、ユーザが図示せぬ点灯スイッチをオンすると、放電灯点灯装置が電源と接続され、放電灯点灯装置のCPU10が電源接続を検知する。
CPU10は、電源接続を検知すると、他励発振回路14のキャリア波作成リファレンス電圧(図4のトランジスタ56のベース電圧)が、位相マッチング回路19から出力されるように、ポートP3を設定する。
他励発振回路14は、位相マッチング回路19からキャリア波作成リファレンス電圧が与えられると、上記実施の形態1と同様にして、基本クロックパルスを作成する。
これにより、間欠ゲートパルス作成回路20により作成されたゲートパルス信号がゲートドライブ回路18に出力され、そのゲートパルス信号にしたがってスイッチング素子Q1,Q2,Q3が駆動される。
即ち、デューティ50%で、キャリア波作成リファレンス電圧の初期値により決まる周波数のゲートパルス信号によって、スイッチング素子Q1,Q2,Q3が駆動される。
これにより、自励発振回路12により作成された基本クロックパルス(2次電流センシングパルス)が位相マッチング回路19に入力され、位相マッチング回路19が他励発振回路14により作成された基本クロックパルス(現在のゲートパルス信号の基本クロックパルス)と2次電流センシングパルスの位相が一致するように、キャリア波作成リファレンス電圧を調整する。
現在のゲートパルス信号の基本クロックパルスと2次電流センシングパルスの位相が一致すると、スイッチング素子Q1,Q2,Q3は昇圧用共振回路4の共振周波数で駆動される。
ここで、ランプ電圧昇圧時には、HIDランプ6がブレークダウンできる電圧まで昇圧できれば、スイッチング素子Q1,Q2,Q3は間欠駆動でもよい。
HIDランプ6がブレークダウンすると、放電始動検知回路9から放電始動検知信号がゲート出力切替回路18に出力される。
ゲート出力切替回路18は、放電始動検知回路9から放電始動検知信号を受けると、数百マイクロ秒から数ミリ秒の間、自励発振回路12により作成された基本クロックパルスをゲートパルス信号として選択し、そのゲートパルス信号をゲートドライブ回路18に出力する。
自励発信回路12により作成された基本クロックパルスをスイッチング素子Q1,Q2,Q3のゲートパルス信号とする期間は放電始動期間のみである。
CPU10は、放電始動検知回路9から放電始動検知信号を受けると、上記実施の形態1と同様に、センシング回路8のPTにより検知されたHIDランプ6のランプ電圧VLを入力し、そのランプ電圧VLからHIDランプ6の状態を判断する。
CPU10は、前回の定常点灯時のランプ電圧VL(記憶ランプ電圧VLS)を記憶しており、その記憶ランプ電圧VLSとセンシング回路8のPTから入力したランプ電圧VLを比較して、ホット状態とコールド状態を判別する。
他励発振回路14は、位相マッチング回路19からキャリア波作成リファレンス電圧が与えられると、上記実施の形態1と同様にして、基本クロックパルスを作成する。
他励ゲートパルス作成回路16は、他励発振回路14が基本クロックパルスを作成すると、上記実施の形態1と同様に、その基本クロックパルスとDuty調整回路15の出力信号に応じてスイッチング素子Q1,Q2,Q3を駆動するゲートパルス信号を作成する。
CPU10は、HIDランプ6の電力が70Wより大きい場合、HIDランプ6の電力を70Wまで下げるため、上記実施の形態1と同様に、ポートP4から(a,b,c,d)=(0,0,1,0)を自励ゲートパルス作成回路13に出力することにより、ゲート出力数を少なくする。
一方、HIDランプ6の電力が70Wより小さい場合、HIDランプ6の電力を70Wまで上げるため、上記実施の形態1と同様に、ポートP4から(a,b,c,d)=(1,0,0,0)を自励ゲートパルス作成回路13に出力することにより、ゲート出力数を多くする。
また、CPU10は、ポートP1から矩形波パルスを他励発振回路14に出力し、ポートP3から他励ゲートパルス作成回路16により作成されたゲートパルス信号の選択指令(他励ゲートパルス)をゲート出力切替回路17に出力する。
これにより、他励発振回路14、Duty調整回路15及び他励ゲートパルス作成回路16が動作することにより、HIDランプ6の光束が規定の明るさになる電力に近づいていく。
CPU10は、HIDランプ6が規定の光束値まで立ち上がると、HIDランプ6の光束を一定に保つため、ランプ電力を35W一定に保持する動作を行う。
即ち、CPU10は、HIDランプ6が所定のランプ電圧まで到達すると、現在のランプ電圧VLから換算される目標電流(例えば、35W/現在のランプ電圧VL)をポートP2からDuty調整回路15に出力する。
また、CPU10は、ポートP1から矩形波パルスを他励発振回路14に出力し、ポートP3から他励ゲートパルス作成回路16により作成されたゲートパルス信号の選択指令(他励ゲートパルス)をゲート出力切替回路17に出力する。
これにより、他励発振回路14、Duty調整回路15及び他励ゲートパルス作成回路16が動作することにより、HIDランプ6の電力が35Wに保たれる。
Claims (6)
- 直流電源の電源電圧を直流電圧から交流電圧に変換するとともに、その電源電圧を昇圧する変換昇圧手段と、上記変換昇圧手段により昇圧された電源電圧を放電灯に供給する共振回路と、上記共振回路の共振周波数に等しい周波数で上記変換昇圧手段を構成しているスイッチング素子を駆動する制御フェーズを有する制御回路とを備えた放電灯点灯装置。
- 制御回路は、変換昇圧手段の出力電流を監視し、その出力電流の零クロス点を基準にしてスイッチング素子を駆動することを特徴とする請求項1記載の放電灯点灯装置。
- 制御回路は、コンデンサを介して、変換昇圧手段の出力電流を監視することを特徴とする請求項2記載の放電灯点灯装置。
- 制御回路は、変換昇圧手段の出力電圧と出力電流の位相差を検出し、その位相差を解消する周波数でスイッチング素子を駆動することを特徴とする請求項1記載の放電灯点灯装置。
- 制御回路は、位相差を検出してから、その位相差を解消するまでに要する時間の設定を受け付けることを特徴とする請求項4記載の放電灯点灯装置。
- 制御回路は、放電灯の放電始動を検知すると、その放電灯のランプ電流を監視し、そのランプ電流の零クロス点でスイッチング素子のオンオフ状態を反転させることを特徴とする請求項1記載の放電灯点灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300420A JP2006114338A (ja) | 2004-10-14 | 2004-10-14 | 放電灯点灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300420A JP2006114338A (ja) | 2004-10-14 | 2004-10-14 | 放電灯点灯装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006114338A true JP2006114338A (ja) | 2006-04-27 |
Family
ID=36382686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004300420A Pending JP2006114338A (ja) | 2004-10-14 | 2004-10-14 | 放電灯点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006114338A (ja) |
-
2004
- 2004-10-14 JP JP2004300420A patent/JP2006114338A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7777422B2 (en) | DC/DC converter device and discharge lamp lighting device | |
JP2007194044A (ja) | 点灯回路 | |
KR20040058248A (ko) | 방전 램프용 밸러스트 장치 | |
JP3918151B2 (ja) | 放電灯点灯回路 | |
JPH11162685A (ja) | 高圧放電灯点灯装置 | |
JP2007018960A (ja) | 放電灯点灯回路 | |
JP4853638B2 (ja) | 高圧放電灯点灯装置 | |
WO2005053364A1 (ja) | 無電極放電ランプ点灯装置および照明器具 | |
JP4702038B2 (ja) | 高輝度放電ランプ点灯装置及びプロジェクタ | |
EP2222141B1 (en) | Discharge lamp lighting circuit for AC-driving a discharge lamp | |
JP4578861B2 (ja) | 高圧放電灯の点灯装置 | |
US8080949B2 (en) | HID ballast with integrated voltage multiplier and lamp temperature compensation | |
JP4003418B2 (ja) | 放電灯点灯装置 | |
JP2006114338A (ja) | 放電灯点灯装置 | |
JP4178465B2 (ja) | 高圧放電ランプ点灯装置および照明器具 | |
JP2009176515A (ja) | 放電管点灯装置及び半導体集積回路 | |
JP4066895B2 (ja) | 放電灯点灯装置および放電灯点灯装置を用いた照明器具 | |
EP2214459B1 (en) | Discharge lamp lighting circuit of double converter type | |
JP2010114091A (ja) | 高圧放電灯の点灯装置 | |
JP5227112B2 (ja) | 無電極放電灯点灯装置及びそれを用いた照明器具 | |
JP2002051548A (ja) | 電源装置および放電灯点灯装置 | |
JP2005135641A (ja) | 無電極放電灯点灯装置 | |
JP4186789B2 (ja) | 無電極放電灯点灯装置 | |
JP2005302378A (ja) | 放電灯点灯装置 | |
JP5742530B2 (ja) | 高圧放電灯点灯装置、それを用いた高圧放電灯の点灯方法、及び照明器具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061127 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071012 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |