JP4066895B2 - 放電灯点灯装置および放電灯点灯装置を用いた照明器具 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、交流電源が入力されるチョッパ回路の出力をインバータ回路で高周波に変換する放電灯点灯装置および放電灯点灯装置を用いた照明器具に関するものである。
【０００２】
【従来の技術】
従来より、図１８に示すように、交流電源ＡＣを整流するダイオードブリッジからなる整流器ＤＢと、整流器ＤＢの出力端に接続され直流電圧を出力する直流電源回路２と、直流電源回路２の出力を高周波交番電圧に変換するインバータ回路３と、共振用インダクタＬ３および共振用コンデンサＣ２からなる共振回路と放電灯４ａとを有しインバータ回路３の出力が印加される負荷回路４とを備えた放電灯点灯装置が知られている。なお、図中Ｃ０は、直流カット用コンデンサである。
【０００３】
インバータ回路３は、スイッチング素子（図示せず）を備え入力された直流電圧を高周波交番電圧に変換して出力するインバータ主回路３ａと、状態切替回路９ａおよびインバータ駆動回路９ｂを備えスイッチング素子のオンオフを制御するインバータ制御回路９とからなる。状態切替回路９ａは、放電灯４ａのフィラメントを先行予熱する先行予熱状態と、放電灯４ａを始動させる高電圧を印加する始動状態と、放電灯４ａを安定点灯させる点灯状態との３種類の動作状態を順次切替えるための状態信号を出力する。インバータ駆動回路９ｂは、状態切替回路９ａの出力する状態信号を受けて、インバータ主回路３ａの出力する周波数を決定し、放電灯４ａの動作状態を変化させる。
【０００４】
直流電源回路２は、図１９に示すように、整流器ＤＢの出力端間に、カレントトランスの１次巻線からなるインダクタＬ１と、ＭＯＳＦＥＴからなるスイッチング素子Ｑ１との直列回路がインダクタＬ１を正極に接続する形で接続され、スイッチング素子Ｑ１の両端（ドレイン−ソース）に、平滑用コンデンサＣ１と逆流防止用ダイオードＤ１との直列回路が逆流防止用ダイオードＤ１のアノードをインダクタＬ１に接続する形で接続された構成を有する。また、スイッチング素子Ｑ１は、後述する制御回路５によってオンオフするようにゲートに制御回路５の出力端が接続される。
【０００５】
次に、直流電源回路２の動作を説明する。ここで、整流器ＤＢの出力端間の電圧を入力電圧Ｖ_ｉとし、平滑用コンデンサＣ１の両端電圧を出力電圧Ｖ_ｏとする。スイッチング素子Ｑ１がオンの期間において、インダクタＬ１には入力電圧Ｖ_ｉが印加され、インダクタＬ１に流れる電流Ｉ_Ｌ１は、スイッチング素子Ｑ１のオン後の経過時間をｔとしてＩ_Ｌ１＝（Ｖ_ｉ／Ｌ１）×ｔになる（但しＬ１はインダクタＬ１のインダクタンス）。したがって、スイッチング素子Ｑ１のオン時間をＴ_ｏｎとすれば、インダクタＬ１に流れる電流の最大値Ｉ_ＰはＩ_Ｐ＝（Ｖ_ｉ／Ｌ１）×Ｔ_ｏｎになる。一方、スイッチング素子Ｑ１がオフの期間において、逆流防止用ダイオードＤ１の順電圧降下を無視すれば、インダクタＬ１には電圧（Ｖ_ｏ−Ｖ_ｉ）が印加され、スイッチング素子Ｑ１がオンの期間にインダクタＬ１に蓄積されたエネルギが、スイッチング素子Ｑ１がオフの期間に放出されるので、放出の際にインダクタＬ１を流れる電流Ｉ_Ｌ１は、スイッチング素子Ｑ１のオフ後の経過時間をｔ’としてＩ_Ｌ１＝Ｉ_Ｐ−｛（Ｖ_ｏ−Ｖ_ｉ）／Ｌ１｝×ｔ’となる。したがって、スイッチング素子Ｑ１が時刻ｔ１でオンになり時刻ｔ２でオフになる際のインダクタＬ１に流れる電流Ｉ_Ｌ１の時間変化は、図２０（ａ）のようになる。
【０００６】
ところで、スイッチング素子Ｑ１をオンオフする制御回路５は、入力電圧Ｖ_ｉと出力電圧Ｖ_ｏとインダクタＬ１を流れる電流Ｉ_Ｌ１とを総合してスイッチング素子Ｑ１のオンオフを制御する。図１９に示すように、入力電圧Ｖ_ｉは入力端間に直列に接続される抵抗Ｒ１と抵抗Ｒ２とにより分圧されて制御回路５に入力検出電圧Ｖ_ｉ’として入力され、出力電圧Ｖ_ｏは出力端間に直列に接続される抵抗Ｒ３と抵抗Ｒ４とにより分圧されて制御回路５に出力検出電圧Ｖ_ｏ’として入力される。また、インダクタＬ１を流れる電流Ｉ_Ｌ１は、スイッチング素子Ｑ１がオンの期間には、スイッチング素子Ｑ１と直列に接続された抵抗Ｒ５の両端電圧として検出され、制御回路５にオフ電圧Ｖ_ｏｆｆとして入力され、スイッチング素子Ｑ１がオフの期間には、カレントトランスの２次巻線である検出用巻線Ｌ２の両端電圧として検出され、抵抗Ｒ６を介して制御回路５にオン電圧Ｖ_ｏｎとして入力される。なお、検出用巻線Ｌ２は、カレントトランスの２次巻線からなるので、オン電圧Ｖ_ｏｎは、インダクタＬ１を流れる電流Ｉ_Ｌ１の変化率に比例する。したがって、オン電圧Ｖ_ｏｎは、スイッチング素子Ｑ１がオンの期間とオフの期間とで極性が反転する矩形波状の電圧になり、スイッチング素子Ｑ１が時刻ｔ１でオンになり時刻ｔ２でオフになる際には、図２０（ｂ）で示すようになる。
【０００７】
制御回路５は、インダクタＬ１を流れる電流Ｉ_Ｌ１に比例する電圧が入力電圧Ｖ_ｉ以上の期間にピーク信号を出力するピーク電流検出部６を備えている。ピーク電流検出部６は、所定の目標電圧Ｖ_ｒｅｆを出力する目標電圧発生部６ａと、出力検出電圧Ｖ_ｏ’と目標電圧Ｖ_ｒｅｆとを比較し出力検出電圧Ｖ_ｏ’と目標電圧Ｖ_ｒｅｆとの差分に比例する誤差電圧Ｖｅａを発生する誤差増幅部６ｂと、２入力１出力の乗算器６ｃと、ピーク信号を入切する比較器６ｄとで構成される。誤差増幅部６ｂの発生する誤差電圧Ｖｅａと入力検出電圧Ｖ_ｉ’とが乗算器６ｃに入力され、乗算器６ｃは、誤差電圧Ｖｅａと入力検出電圧Ｖ_ｉ’との積に比例する基準電圧ＱＭを出力する。基準電圧ＱＭは、比較器６ｄによってオフ電圧Ｖ_ｏｆｆと比較され、比較器６ｄの出力するピーク信号は、オフ電圧Ｖ_ｏｆｆが基準電圧ＱＭ以上の期間にアクティブになる。
【０００８】
また、制御回路５は、インダクタＬ１を流れる電流Ｉ_Ｌ１が設定電流以下の期間にゼロ信号を出力するゼロ電流検出部７を備えている。ゼロ電流検出部７は、オン電圧Ｖ_ｏｎと略ゼロの電圧Ｖ_ｚｅｒｏとを比較しオン電圧Ｖ_ｏｎが略ゼロの電圧Ｖ_ｚｅｒｏ以下になるとアクティブになるゼロ信号を発生する。すなわち、スイッチング素子Ｑ１がオフの期間において、インダクタＬ１にエネルギが蓄積されていない（インダクタＬ１が蓄積されたエネルギを放出し尽くす）と、検出用巻線Ｌ２の両端には電圧が発生せずオン電圧Ｖ_ｏｎがゼロになるので、ゼロ信号はアクティブになる。
【０００９】
制御回路５は、ＲＳフリップフロップＱ２と出力回路８ａとからなる駆動制御部８を備えており、ＲＳフリップフロップＱ２のリセット端子Ｒには、比較器６ｄの出力端であるピーク電流検出部６の出力端が接続され、ＲＳフリップフロップＱ２のセット端子Ｓには、ゼロ電流検出部７の出力端が接続される。駆動制御部８は、ＲＳフリップフロップＱ２のリセット端子Ｒがアクティブになることによって出力回路８ａがスイッチング素子Ｑ１をオフにし、ＲＳフリップフロップＱ２のセット端子Ｓがアクティブになることによって出力回路８ａがスイッチング素子Ｑ１をオンにする。
【００１０】
つまり、スイッチング素子Ｑ１は、インダクタＬ１を流れる電流Ｉ_Ｌ１に比例する電圧が入力電圧Ｖ_ｉ以上になりピーク信号がアクティブになることによりオフされ、インダクタＬ１を流れる電流Ｉ_Ｌ１が設定電流（略ゼロ）以下になりゼロ信号がアクティブになることによりオンされる。
【００１１】
その結果、入力検出電圧Ｖ_ｉ’が一定のときに、出力電圧Ｖ_ｏが低下し誤差電圧Ｖｅａが上昇すると、基準電圧ＱＭが上昇しスイッチング素子Ｑ１のオン時間が長くなるので、出力電圧Ｖ_ｏは上昇する方向に変化する。一方、入力検出電圧Ｖ_ｉ’が一定のときに、出力電圧Ｖ_ｏが上昇し誤差電圧Ｖｅａが低下すると、基準電圧ＱＭが低下しスイッチング素子Ｑ１のオン時間が短くなるので、出力電圧Ｖ_ｏは低下する方向に変化する。すなわち、制御回路５は、出力電圧Ｖ_ｏを目標電圧発生部６ａにより設定される目標電圧Ｖ_ｒｅｆに応じた設定電圧に保ち、且つインダクタＬ１を流れる電流Ｉ_Ｌ１の包絡線が入力電圧Ｖ_ｉである脈流電圧と同じ形になるように（図２１参照）スイッチング素子Ｑ１をオンオフ制御する（例えば、特許文献１参照）。なお、誤差電圧Ｖｅａと入力検出電圧Ｖ_ｉ’と基準電圧ＱＭとの関係を図２２に例示する。図２２において、横軸は入力検出電圧Ｖ_ｉ’を表し、縦軸は基準電圧ＱＭを表している。また、符号Ｖｅａ１〜Ｖｅａ５は、夫々異なる誤差電圧Ｖｅａを表し、Ｖｅａ１＜Ｖｅａ２＜Ｖｅａ３＜Ｖｅａ４＜Ｖｅａ５とする。
【００１２】
また、上述したような制御回路５としては、市販されている集積回路を用いることが多く、市販されている集積回路では、基準電圧ＱＭは、図示されていない電圧クランプ回路によって最大値（以下「最大基準電圧」と称する）ＱＭｍａｘが設定されており、誤差電圧Ｖｅａおよび入力検出電圧Ｖ_ｉ’が変化しても最大基準電圧ＱＭｍａｘを超えることはできない（図２２参照）。制御回路５として市販されている集積回路を用いた場合、最大基準電圧ＱＭｍａｘは、製品によって異なるが例えばモトローラ社製の「ＭＣ３３２６２」では１．５Ｖになっており、ＳＴ製の「Ｌ６５６１」では１．７Ｖになっている。したがって、制御回路５として市販されている集積回路を用いて、入力電圧Ｖ_ｉが１００Ｖの時に１００Ｗ程度の負荷供給能力を有し、且つ最大基準電圧ＱＭｍａｘの影響を受けないように設計する場合には、両端電圧が基準電圧ＱＭと比較されてスイッチング素子Ｑ１をオフするタイミングを決定する抵抗Ｒ５の抵抗値を０．７Ω程度にすればよい。さらに、上述した市販されている集積回路は、オフ電圧Ｖ_ｏｆｆを入力する比較器６ｄの入力に抵抗Ｒ７およびコンデンサＣ３からなるアナログフィルタ回路１０’が挿入されている（図２３参照）。アナログフィルタ回路１０’は、スイッチング素子Ｑ１がオンする際のスパイク電流の影響でスイッチング素子Ｑ１がオフしてしまうことを防止するために時定数が０．２μｓｅｃ程度に設定されていることが多い。
【００１３】
【特許文献１】
特許第３０９３８９３号公報（第２−３頁、図６−９）
【００１４】
【発明が解決しようとする課題】
しかし、スイッチング素子Ｑ１のオン時間がアナログフィルタ回路１０’によって設定される時定数と略等しければ、アナログフィルタ回路１０’の影響を受けてスイッチング素子Ｑ１のオン時間が不安定になることがある。以下に、この問題を詳しく説明する。
【００１５】
直流電源回路２は、ピーク電圧の異なる広範囲の入力電圧Ｖ_ｉに対して、略一定の出力電圧Ｖ_ｏを得ることができるので、例えば、入力電圧として設定するピーク電圧が最も低い電圧に対して、ピーク電圧が２倍の入力電圧とピーク電圧が２．４倍の入力電圧とに対応する放電灯点灯装置が提供されている。この放電灯点灯装置では、図２２に示すように、ピーク電圧が最も低い入力電圧の時の入力検出電圧Ｖ_ｉ’をＶＡＣ１として、ＶＡＣ１の２倍の電圧であるＶＡＣ２、あるいはＶＡＣ１の２．４倍の電圧であるＶＡＣ３が入力検出電圧Ｖ_ｉ’として乗算器６ｃに入力される。その際、直流電源回路２から出力電圧Ｖ_ｏが一定に保持され、直流電源回路２からの供給電力も一定になるとすると、交流電源ＡＣから入力される入力電力Ｗ_ｉも略一定になる。直流電源回路２において、入力電圧Ｖ_ｉと交流電源ＡＣから入力される入力電流Ｉ_ｉと入力電力Ｗ_ｉとの関係は、概ねＷ_ｉ＝Ｖ_ｉ×Ｉ_ｉとなるので、入力電圧Ｖ_ｉが２倍に上昇した場合に入力電流Ｉ_ｉは１／２倍となり、入力電圧Ｖ_ｉが２．４倍に上昇した場合に入力電流Ｉ_ｉは１／２．４倍となる。
【００１６】
その結果、スイッチング素子Ｑ１がオフする際のインダクタＬ１を流れる電流Ｉ_Ｌ１を決定する基準電圧ＱＭは、入力電圧Ｖ_ｉが最も低い時の基準電圧ＱＭをＱＭ１とすると、入力電圧Ｖ_ｉが２倍に上昇した時の基準電圧ＱＭ２はＱＭ２＝（ＱＭ１）／２となり、入力電圧Ｖ_ｉが２．４倍に上昇した時の基準電圧ＱＭ３はＱＭ３＝（ＱＭ１）／２．４となる。すなわち、入力電圧Ｖ_ｉのピーク電圧を高くすることによって、基準電圧ＱＭは低くなる。
【００１７】
さらに、基準電圧ＱＭは、負荷回路４およびインバータ回路３の消費電力によって変化する。負荷回路４およびインバータ回路３の消費電力は、放電灯４ａの動作状態によって変化する。放電灯４ａの動作状態は、上述したように状態切替回路９ａの出力する状態信号に対応して先行予熱状態と始動状態と点灯状態とで変化するが、負荷回路４およびインバータ回路３の消費電力は、先行予熱状態、始動状態、点灯状態の順に大きくなる。例えば、図２４では、放電灯４ａが、時間ｔ０−ｔ１は先行予熱状態で動作し時刻ｔ１で状態信号Ａがアクティブになることにより始動状態に変化し、時間ｔ１−ｔ２は始動状態で動作し時刻ｔ２で状態信号Ｂがアクティブになることにより点灯状態に変化し、時刻ｔ２以降は点灯状態で動作しており、Ｗ１が先行予熱状態における負荷回路４およびインバータ回路３の消費電力、Ｗ２が始動状態における負荷回路４およびインバータ回路３の消費電力、Ｗ３が点灯状態における負荷回路４およびインバータ回路３の消費電力を示す。ここで、負荷回路４およびインバータ回路３が先行予熱状態で動作している際の消費電力は、一般に負荷回路４およびインバータ回路３が点灯状態で動作している際の消費電力の約０．２倍である。
【００１８】
その結果、直流電源回路２からの供給電力が０．２倍になるので、定格電力Ｗ_ｉｎも０．２倍になる。定格電力Ｗ_ｉｎが０．２倍になる場合に、上述したＷ_ｉｎ＝Ｖ_ｉｎ×Ｉ_ｉｎの関係から、定格電流Ｉ_ｉｎが０．２倍になるので、基準電圧ＱＭは０．２倍になる。すなわち、負荷回路４およびインバータ回路３の消費電力が低下することによって、基準電圧ＱＭは低下する。
【００１９】
以上の関係を踏まえた上で、アナログフィルタ回路１０’の影響を受けてスイッチング素子Ｑ１のオン時間が不安定になる例を挙げる。例えば、交流電源ＡＣ１の出力電圧の瞬時値である１４１Ｖが入力され、且つ負荷回路４およびインバータ回路３が点灯状態で動作する場合を想定し、その際の基準電圧ＱＭがＱＭ１＝１．３Ｖであるとする。さらに、上述したようにスイッチング素子Ｑ１のオン後の経過時間ｔに対して、Ｉ_Ｌ１＝（Ｖ_ｉ／Ｌ１）×ｔとなるので、Ｌ１＝０．５ｍＨ、Ｒ５＝０．６２Ωとすると、スイッチング素子Ｑ１がオフするのが７．４μｓｅｃ後になるので、スイッチング素子Ｑ１のオン時間は７．４μｓｅｃになる（図２５に実線で示す）。この場合には、スイッチング素子Ｑ１は、アナログフィルタ回路１０’の影響を受けることなく動作する。一方、出力電圧が交流電源ＡＣ１の２．４倍である交流電源ＡＣ２を用いて、交流電源ＡＣ２の出力電圧の瞬時値である３３８Ｖ（１４１Ｖの２．４倍）が入力され、且つ負荷回路４およびインバータ回路３が先行予熱状態で動作する場合を想定する。その際の基準電圧ＱＭは、ＱＭ３＝０．２×（ＱＭ１）／２．４＝０．１１Ｖとなる。したがって、スイッチング素子Ｑ１がオフするのが同上の計算上０．２６μｓｅｃ後になるので、スイッチング素子Ｑ１のオン時間は０．２６μｓｅｃになる（図２５に一点鎖線で示す）。この場合に、上述したようにアナログフィルタ回路１０’の時定数が０．２μｓｅｃ程度に設定されているので、図２６のように、スイッチング素子Ｑ１がオフすべき０．２６μｓｅｃの時点でアナログフィルタ回路１０’の出力（図中に実線で示す）は十分に立ち上がっておらず、オフ電圧Ｖ_ｏｆｆ（図中に破線で示す）とアナログフィルタ回路１０’の出力電圧とが等しくなるのは約０．８μｓｅｃ後になる。換言すると、スイッチング素子Ｑ１のオン時間が約３倍になってしまうので、スイッチング素子Ｑ１がオフの期間にインダクタＬ１から放出されるエネルギが過剰になり、直流電源回路２の出力電圧Ｖ_ｏは一定に保持されず、設定電圧を超えて昇圧（異常昇圧）してしまう。さらに、直流電源回路２の出力電圧Ｖ_ｏの異常昇圧によって、誤差電圧Ｖｅａが低下して基準電圧ＱＭを下げるので、直流電源回路２の出力電圧Ｖ_ｏの異常昇圧が加速される。
【００２０】
本発明は、上記事由に鑑みて為されたものであって、先行予熱状態のような軽負荷時における直流電源回路の出力電圧の異常昇圧を抑制し、ピーク電圧の異なる比較的広範囲な入力電圧に対応できる放電灯点灯装置および放電灯点灯装置を用いた照明器具を提供することを目的とする。
【００２１】
【課題を解決するための手段】
請求項１の発明は、交流電源ＡＣを整流する整流器ＤＢと、スイッチング素子Ｑ１とインダクタＬ１とを有し前記整流器ＤＢの出力端間に接続され前記スイッチング素子Ｑ１がオンである期間に前記インダクタＬ１に蓄積したエネルギを前記スイッチング素子Ｑ１がオフである期間に放出する直流電源回路２と、前記直流電源回路２の出力電圧Ｖ_ｏを設定電圧に保持するように前記スイッチング素子Ｑ１をオンオフする制御回路５と、前記直流電源回路２の出力を高周波に変換し出力するインバータ回路３と、前記インバータ回路３の出力が供給される負荷回路４を熱陰極形の放電灯４ａと共に構成する共振回路とを備えた放電灯点灯装置において、前記制御回路５は、前記スイッチング素子Ｑ１がオフの期間において前記インダクタＬ１を流れる電流Ｉ_Ｌ１が設定電流以下になるとアクティブになるゼロ信号を出力するゼロ電流検出部７と、前記スイッチング信号Ｑ１がオンの期間において前記インダクタＬ１を流れる電流Ｉ_Ｌ１に比例する電圧が前記整流器ＤＢの出力端間の電圧以上になるとアクティブになるピーク信号を出力するピーク電流検出部６と、前記ピーク信号がアクティブになってから所定のフィルタ時間ｔｆ経過後にオフ用パルスを出力するフィルタ回路１０と、前記ゼロ信号がアクティブになると所定のパルス幅（パルス時間）ｔｐを有するオン用パルスを出力するパルス発生回路８ｂおよび前記パルス発生回路８ｂの出力端がセット端子Ｓに接続されるとともに前記フィルタ回路１０の出力端がリセット端子Ｒに接続されるＲＳフリップフロップＱ２を具備し、前記ＲＳフリップフロップＱ２のセット端子Ｓがアクティブになることにより前記スイッチング素子Ｑ１をオンするとともに前記ＲＳフリップフロップＱ２のリセット端子Ｒがアクティブになることにより前記スイッチング素子Ｑ１をオフする駆動制御部８とを有し、前記オン用パルスのパルス幅ｔｐは前記フィルタ時間ｔｆ以下の長さに設定されることを特徴とする。
【００２２】
この発明によれば、フィルタ時間ｔｆをフィルタ回路１０によって所望の時間に設定できるので、先行予熱状態のような軽負荷時においてもスイッチング素子Ｑ１をオフするタイミングの遅れを一定に保持できる。すなわち、負荷回路４の動作状態の変化による直流電源回路２の出力電圧Ｖ_ｏの異常昇圧を抑制できる。さらに、ピーク電圧の比較的低い入力電圧Ｖ_ｉに対しても、スイッチング素子Ｑ１をオフするタイミングの遅れを一定に保持できるので、直流電源回路２はピーク電圧の異なる比較的広範囲な入力電圧Ｖ_ｉに対応できる。さらにまた、オン用パルスのパルス幅ｔｐはフィルタ時間ｔｆ以下の長さに設定されるので、ＲＳフリップフロップＱ２のセット端子Ｓがアクティブの期間にフィルタ回路１０の出力端がアクティブになることは阻止され、ＲＳフリップフロップＱ２のセット端子Ｓとリセット端子Ｒとの両方が同時にアクティブになることを阻止でき、その結果、スイッチング素子Ｑ１におけるチャタリングの発生を阻止できる。
【００２３】
また、請求項２の発明は、請求項１の発明において、前記フィルタ回路１０は、前記ピーク電流検出部６が前記ピーク信号をアクティブにする期間にオフするスイッチング要素Ｑ３と、前記スイッチング要素Ｑ３と並列に接続されるコンデンサＣ４と、前記スイッチング要素Ｑ３とコンデンサＣ４との並列回路に定電流を供給する定電流回路Ｉ_ｒｅｆと、前記コンデンサＣ４の両端電圧がしきい値電圧以上の期間に前記オフ用パルスを出力するしきい値回路Ｑ４とを備えることを特徴とする。
【００２４】
この発明によれば、コンデンサＣ４の容量または定電流回路Ｉ_ｒｅｆを変更することにより、フィルタ時間ｔｆを容易に変更できる。
【００２７】
また、請求項３の発明は、請求項１または請求項２の発明において、前記制御回路５は、前記ゼロ信号の立ち上がりを一定時間（遅延時間）ｔｄ遅らせる遅延回路１１と、前記直流電源回路２の出力電圧Ｖ_ｏと前記設定電圧より大きい上限電圧とを比較するとともに前記直流電源回路２の出力電圧Ｖ_ｏが前記上限電圧を超える期間に前記遅延回路１１に前記ゼロ信号の立ち上がりを遅延時間ｔｄ遅れさせる昇圧抑制手段とを備えることを特徴とする。
【００２８】
この発明によれば、出力電圧Ｖ_ｏが異常上昇を開始してしまった場合にも、スイッチング素子Ｑ１のオフ時間が強制的に延長されるので、出力電圧Ｖ_ｏの異常昇圧を抑制できる。
【００２９】
また、請求項４の発明は、請求項３の発明において、前記昇圧抑制手段は、前記放電灯４ａが先行予熱状態にある期間の前記上限電圧より前記放電灯４ａが点灯状態にある期間の前記上限電圧を大きくする上限電圧制御手段を備えることを特徴とする。
【００３０】
この発明によれば、先行予熱状態と比べて出力電圧Ｖ_ｏの異常昇圧が起こり難い点灯状態において、昇圧制御手段が出力電圧Ｖ_ｏの揺らぎ程度で誤って遅延回路１１を動作させてしまうことを阻止できる。
【００３１】
また、請求項５の発明は、請求項１または請求項２の発明において、前記制御回路５は、前記ゼロ信号の立ち上がりを遅延時間ｔｄ遅らせる遅延回路１１を備え、前記遅延回路１１は、前記放電灯４ａが先行予熱状態の期間に前記ゼロ信号の立ち上がりを遅延時間ｔｄ遅らせることを特徴とする。
【００３２】
この発明によれば、出力電圧Ｖ_ｏの異常上昇が起こり易い軽負荷時である先行予熱状態の期間において、スイッチング素子Ｑ１のオフ時間が強制的に延長されるので、出力電圧Ｖ_ｏの異常昇圧の発生を確実に抑制できる。
【００３３】
また、請求項６の発明は、請求項１または請求項２の発明において、外部からの調光信号によって前記放電灯４ａの輝度を変化させるように前記インバータ回路３の出力を制御する調光制御回路１４が付加され、前記制御回路５は、前記ゼロ信号の立ち上がりを遅延時間ｔｄ遅らせる遅延回路１１と、前記調光信号を反映する信号を検出する調光信号検出部とを有し、前記遅延回路１１は、前記調光信号検出部が前記放電灯４ａの輝度を低くする前記調光信号を反映する信号を検出する期間に、前記ゼロ信号の立ち上がりを遅延時間ｔｄ遅らせることを特徴とする。
【００３４】
この発明によれば、出力電圧Ｖ_ｏの異常上昇が起こり易い軽負荷時である放電灯４ａの輝度の低い期間において、スイッチング素子Ｑ１のオフ時間が強制的に延長されるので、出力電圧Ｖ_ｏの異常昇圧の発生を確実に抑制できる。
【００３５】
また、請求項７の発明は、請求項１または請求項２の発明において、前記制御回路５は、前記放電灯４ａが先行予熱状態の期間に前記フィルタ時間ｔｆを前記オン用パルスのパルス幅ｔｐと等しくすることを特徴とする。
【００３６】
この発明によれば、出力電圧Ｖ_ｏの異常上昇が起こり易い軽負荷時である先行予熱状態の期間において、スイッチング素子Ｑ１の最短のオン時間がフィルタ時間ｔｆからより短いパルス幅ｔｐに切り替わるので、出力電圧Ｖ_ｏの異常昇圧の発生を確実に抑制できる。
【００３７】
また、請求項８の発明は、請求項１または請求項２の発明において、外部からの調光信号によって前記放電灯４ａの輝度を変化させるように前記インバータ回路３の出力を制御する調光制御回路１４が付加され、前記制御回路５は、前記調光信号を反映する信号を検出する調光信号検出部を有し、前記調光信号検出部が前記放電灯４ａの輝度を低くする前記調光信号を反映する信号を検出する期間に、前記フィルタ時間ｔｆを前記オン用パルスのパルス幅ｔｐと等しくすることを特徴とする。
【００３８】
この発明によれば、出力電圧Ｖ_ｏの異常上昇が起こり易い軽負荷時である放電灯４ａの輝度の低い期間において、スイッチング素子Ｑ１の最短のオン時間がフィルタ時間ｔｆからより短いパルス幅ｔｐに切り替わるので、出力電圧Ｖ_ｏの異常昇圧の発生を確実に抑制できる。
【００３９】
また、請求項９の発明は、請求項１ないし請求項８のいずれかの発明において、前記制御回路５を１チップに集積化することを特徴とする。
【００４０】
この発明によれば、制御回路５の部品点数を減少できるので、低コスト化および小型化が可能になる。
【００４１】
また、請求項１０の発明は、請求項１ないし請求項９のいずれかの発明を前記放電灯４ａが保持される器具本体１に設けたことを特徴とする。
【００４２】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。但し、本発明は、制御回路に特徴があり、他の構成および機能は従来構成と同様であるので、以下では、制御回路の構成および機能を説明するものとし、従来構成と同符号のものは同様の機能を有するものとして説明を省略する。
【００４３】
（基本構成）
本構成例は、図１に示すように、従来構成において抵抗Ｒ５と比較器６ｄとの間に挿入されていたアナログフィルタ回路１０’（図１９参照）に代えて、比較器６ｄの出力端とＲＳフリップフロップＱ２のリセット端子Ｒとの間にフィルタ回路１０を設けている。フィルタ回路１０は、図２に示すように、並列に接続されたスイッチング要素Ｑ３およびコンデンサＣ４と、スイッチング要素Ｑ３とコンデンサＣ４との並列回路に直列に接続された定電流回路Ｉ_ｒｅｆと、コンデンサＣ４の両端電圧がしきい値電圧以上の期間にオフ用パルスを出力するしきい値回路Ｑ４（２個の否定回路ＮＴ２、ＮＴ３を順に接続したもの）とを備え、スイッチング要素Ｑ３は比較器６ｄの出力を反転する否定回路ＮＴ１の出力によりオンオフされる。スイッチング要素Ｑ３には、否定回路ＮＴ１の出力がＨレベルの期間にオンになる半導体スイッチを用いる。
【００４４】
スイッチング素子Ｑ１をオンする動作は、従来構成と同様であって、ゼロ電流検出部７が出力するゼロ信号がアクティブになることによって、ＲＳフリップフロップＱ２がセットされスイッチング素子Ｑ１をオンする。しかし、スイッチング素子Ｑ１をオフする動作は従来構成と異なるので、以下に、図３に示すタイミングチャートを用いて説明する。スイッチング素子Ｑ１がオンの期間において、図３（ａ）に示すオフ電圧Ｖ_ｏｆｆが上昇し基準電圧ＱＭ以上になると図３（ｂ）に示す比較器６ｄの出力がＨレベル（アクティブ）になるので、フィルタ回路１０のスイッチング要素Ｑ３がオフになり定電流回路Ｉ_ｒｅｆからの一定電流でコンデンサＣ４が充電される。したがって、図３（ｃ）に示すコンデンサＣ４の両端電圧が上昇し図中Ａで示すしきい値回路Ｑ４のしきい値電圧以上になるとしきい値回路Ｑ４が図３（ｄ）に示すオフ用パルスを発生する。オフ用パルスによって、ＲＳフリップフロップＱ２がリセットされるので、出力回路８ａはスイッチング素子Ｑ１をオフする。
【００４５】
いま、比較器６ｄの出力がＨレベルになってからフィルタ回路１０がオフ用パルスを発生するまでのフィルタ回路１０による遅れ時間をフィルタ時間ｔｆとする。フィルタ時間ｔｆは、フィルタ回路１０を構成するコンデンサＣ１の容量と定電流回路Ｉ_ｒｅｆの生じる一定電流としきい値回路Ｑ４のしきい値電圧とで決定されるので、オフ電圧Ｖ_ｏｆｆおよび基準電圧ＱＭの大きさにかかわらず一定であり、入力電圧Ｖ_ｉが比較的高く且つ先行予熱状態のような軽負荷時、すなわち、基準電圧ＱＭが低い場合において、フィルタ回路１０の影響によるスイッチング素子Ｑ１をオフするタイミングの遅れを抑制できる。したがって、従来構成に比べて、直流電源回路２の出力電圧Ｖ_ｏの異常昇圧を抑制できる。その結果、構成部品への電圧ストレスが軽減されるとともに、ピーク電圧の異なる広範囲の入力電圧Ｖ_ｉに対応できる。さらに、フィルタ時間ｔｆをスイッチング素子Ｑ１がオンする際のスパイク電流の発生時間より大きく設定することにより、従来構成同様に、スパイク電流の影響でスイッチング素子Ｑ１がオフしてしまうことを防止できる。
【００４６】
（実施形態１）
本実施形態の制御回路５では、図４に示すように、駆動制御部８は、ゼロ電流検出部７の出力端とＲＳフリップフロップＱ２のセット端子との間に挿入されるパルス発生回路８ｂを備える点が基本構成と相違する。パルス発生回路８ｂは、図５に示すように、入力端にゼロ電流検出部７の出力端が接続された否定回路ＮＴ４と、一方の入力端に否定回路ＮＴ４の入力端が接続され他方の入力端に否定回路ＮＴ４の出力端が抵抗Ｒ８を介して接続された論理積回路ＡＮ１と、一端が接地され他端が論理積回路ＡＮ１の前記他方の入力端に接続されたコンデンサＣ５とで構成される。論理積回路ＡＮ１の出力端は、ＲＳフリップフロップＱ２のセット端子に接続される。
【００４７】
次に、パルス発生回路８ｂの動作について、図６に示すタイミングチャートを用いて説明する。図６（ａ）に示すゼロ電流検出部の出力するゼロ信号がＨレベルになると、図６（ｃ）に示す論理積回路ＡＮ１の出力するオン用パルスはＨレベルになる。同時に、否定回路ＮＴ４の出力端がＬレベル（非アクティブ）になるのでコンデンサＣ５に充電されていた電圧は抵抗Ｒ８を介して放電を開始し、図６（ｂ）に示すコンデンサＣ５の両端電圧が低下し図中Ｂで示す論理積回路ＡＮ１のしきい値電圧を下回ると、図６（ｃ）に示すオン用パルスはＬレベルになる。すなわち、パルス発生回路８ｂは、ゼロ信号がＨレベルに立ち上がってから一定時間（オン用パルスのパルス幅）オン用パルスを出力する。いま、オン用パルスのパルス幅をパルス時間ｔｐとする。
【００４８】
要するに、本実施形態では、スイッチング素子Ｑ１をオンする際にＲＳフリップフロップＱ２をセットする信号がオン用パルスであるので、ＲＳフリップフロップＱ２のセット端子ＳがＨレベルを維持する時間は、パルス時間ｔｐに等しく、パルス発生回路８ｂを構成するコンデンサＣ５の容量と論理積回路ＡＮ１のしきい値電圧とで決定される。
【００４９】
ところで、オン用パルスがＨレベルである期間に、ＲＳフリップフロップＱ２のリセット端子ＲがＨレベルになると、スイッチング素子Ｑ１のターンオフは瞬時には行われずスイッチング素子Ｑ１のドレイン−ソース間には電流が流れ続ける。一方、スイッチング素子Ｑ１のゲートに充電された電荷がターンオフの開始と同時に出力回路８ａへ引き抜かれるので、抵抗Ｒ５に過大な電流が流れてしまう。したがって、オフ電圧Ｖ_ｏｆｆは安定しないので、フィルタ回路１０の出力するオフ用パルスのパルス幅が不十分になる可能性がある。オフ用パルスのパルス幅が不十分な状態で、ゼロ電流検出部７の応答遅れあるいは配線の寄生容量の影響でＲＳフリップフロップＱ２のセット端子ＳがＨレベルを維持することにより、スイッチング素子Ｑ１のオフ時にチャタリングが発生するおそれがある。この問題を解決するために、パルス時間ｔｐは、スイッチング素子Ｑ１の最短のオン時間であるフィルタ時間ｔｆ以下の長さに設定される。すなわち、パルス時間ｔｐは、フィルタ時間ｔｆと比較してｔｐ≦ｔｆとなるように設定される。その結果、スイッチング素子Ｑ１におけるチャタリングの発生を阻止できる。なお、回路素子の応答時間を考慮するとパルス時間は少なくとも５０ｎｓｅｃは必要であり、フィルタ時間ｔｆは５０ｎｓｅｃ以上の長さに設定される。他の構成および機能は基本構成と同様である。
【００５０】
（実施形態２）
本実施形態の制御回路５は、図７に示すように、ゼロ信号の立ち上がりを一定時間遅らせる遅延回路１１と、出力検出電圧Ｖ_ｏ’と目標電圧Ｖ_ｒｅｆより高く設定される抑制電圧Ｖ_ｐ（上限電圧を反映する）とを比較するとともに出力検出電圧Ｖ_ｏ’が抑制電圧Ｖ_ｐを超える期間にパルス発生回路８ｂに入力する信号をゼロ信号から遅延回路１１の出力に切替える昇圧抑制手段とを備える点が実施形態１と相違する。昇圧抑制手段は、図８に示すように、一端を入力１とするアナログスイッチＳＷ１と、一端を入力２とし他端がアナログスイッチＳＷ１の他端とともにパルス発生回路８ｂの入力端に接続されたアナログスイッチＳＷ２と、各アナログスイッチＳＷ１、ＳＷ２の制御端子間に挿入される否定回路ＮＴ０とを備えた選択回路１２と、出力検出電圧Ｖ_ｏ’と抑制電圧Ｖ_ｐとを比較するとともに出力電圧Ｖ_ｏ’が抑制電圧Ｖ_ｐ以下の期間に出力がＨレベルになる選択用比較器１３とで構成される。選択回路１２において、入力１にゼロ電流検出部７の出力端が接続され、入力２に後述する遅延回路１１の出力端が接続される。また、選択用比較器１３の出力端は、アナログスイッチＳＷ１とアナログスイッチＳＷ２との夫々の制御端子に、Ｈレベルになる期間にアナログスイッチＳＷ１をオンしＬレベルになる期間にアナログスイッチＳＷ２をオンするように接続される。
【００５１】
一方、遅延回路１１は、入力端がゼロ電流検出部７の出力端に接続された否定回路ＮＴ５と、出力端が選択回路１２の入力２に接続された否定回路ＮＴ６と、否定回路ＮＴ５の出力端と否定回路ＮＴ６の入力端との間に接続された抵抗Ｒ９と、アノードを否定回路ＮＴ５の出力端に接続する形で抵抗Ｒ９と並列に接続されたダイオードＤ２と、一端が接地され他端が否定回路ＮＴ６の入力端に接続されたコンデンサＣ６とで構成される。
【００５２】
次に、本実施形態の機能を説明する。直流電源回路２の出力電圧Ｖ_ｏが正常な場合、出力検出電圧Ｖ_ｏ’が抑制電圧Ｖ_ｐ以下に保持され選択用比較器１３の出力はＨレベルである。したがって、選択回路１２は、パルス発生回路８ｂの入力に対してゼロ信号を出力し、パルス発生回路８ｂが実施形態１と同様に動作する。一方、インバータ回路３および負荷回路４の消費電力が小さくなることによりスイッチング素子Ｑ１のオン時間がフィルタ回路１０の設定するフィルタ時間ｔｆより短くなる場合を想定する。この場合、従来構成と同様に直流電源回路２の出力電圧Ｖ_ｏが異常昇圧してしまうことが危惧されるが、本実施形態では、以下の機能により異常昇圧を抑制することができる。
【００５３】
異常昇圧が開始すると、出力検出電圧Ｖ_ｏ’が抑制電圧Ｖ_ｐを超えることにより選択用比較器１３の出力がＬレベルになるので、選択回路１２は、パルス発生回路８ｂの入力に対する出力信号をゼロ信号から遅延回路１１の出力に切替える。その際、スイッチング素子Ｑ１をオンする動作を、図９に示すタイミングチャートを用いて説明する。図９（ａ）に示すオン電圧Ｖ_ｏｎが低下し略ゼロの電圧Ｖ_ｚｅｒｏ以下になると図９（ｂ）に示すゼロ信号がＨレベルになる。同時に、図９（ｃ）に示す否定回路ＮＴ５の出力がＬレベルになるのでコンデンサＣ６に充電されていた電圧は抵抗Ｒ９を介して放電を開始し、図９（ｄ）に示すコンデンサＣ６の両端電圧が低下し図中Ｃで示す否定回路ＮＴ６のしきい値電圧を下回ると、図９（ｅ）に示す否定回路ＮＴ６の出力がＨレベルになりパルス発生回路８ｂが図９（ｆ）に示すオン用パルスを出力する。オン用パルスは、実施形態１と同様に、ＲＳフリップフロップＱ２をセットするので、スイッチング素子Ｑ１がオンされる。いま、ゼロ信号の立ち上がりからオン用パルスの立ち上がりまでの一定時間の遅れを遅延時間ｔｄとする。要するに、スイッチング素子Ｑ１がオンするタイミングが遅延時間ｔｄ遅れることになり、結果的に、スイッチング素子Ｑ１のオフ時間が長くなるので、異常昇圧が抑制される。
【００５４】
すなわち、遅延回路１１と昇圧抑制手段とを備えることによって、インバータ回路３および負荷回路４の消費電力が小さくなりスイッチング素子Ｑ１のオン時間がフィルタ回路１０の設定するフィルタ時間ｔｆより短くなる場合に、異常昇圧を抑制できるので、対応できるインバータ回路３および負荷回路４の消費電力の範囲が広くなる。また、遅延回路１１と昇圧抑制手段とを備えることによって、インダクタＬ１のインダクタンスを従来構成よりも小さくすることによりスイッチング素子Ｑ１のオン時間がフィルタ時間ｔｆより短くなる場合に異常昇圧を抑制できるので、インダクタＬ１の小型化が可能になる。
【００５５】
なお、上述した例では、選択用比較器１３が出力検出電圧Ｖ_ｏ’と抑制電圧Ｖ_ｐとを比較し選択回路１２を制御していたが、応用例として図１０に示すように、選択用比較器１３に代えて、誤差電圧検出部６ｂの出力する誤差電圧Ｖｅａと補助抑制電圧Ｖ_ｐ’（上限電圧を反映する）とを比較し選択回路１２を制御する補助選択用比較器１３’を設けてもよい。他の構成および機能は実施形態１と同様である。
【００５６】
なお、以下の各実施形態の基本構成は、図１１に示すように、状態切替回路９ａの出力する状態信号Ａが制御回路５にも入力されている点が上述した基本構成と相違する。状態信号Ａは、放電灯４ａの動作状態を先行予熱状態と先行予熱状態以外との間で切替える信号であって、Ｌレベルの期間に放電灯４ａの動作状態を先行予熱状態にし、Ｈレベルの期間に放電灯４ａの動作状態を先行予熱状態以外にする。
【００５７】
（実施形態３）
実施形態２の昇圧抑制手段は、選択用比較器１３または補助選択用比較器１３’の出力によって選択回路１２が制御されていたが、本実施形態の昇圧抑制手段では、図１２に示すように、選択用比較器と補助選択比較器とのいずれも用いることなく、状態信号Ａによって選択回路１２が制御される。すなわち、選択回路１２の制御端子に状態信号Ａが入力されるように接続される。
【００５８】
次に、本実施形態の動作を説明する。放電灯４ａが先行予熱状態の期間、すなわち状態信号ＡがＬレベルの期間には、選択回路１２が遅延回路１１の出力を駆動制御部８の入力に対して出力する。これに対して、放電灯４ａが先行予熱状態以外の期間、すなわち状態信号ＡがＨレベルの期間には、選択回路１２がゼロ信号を駆動制御部８の入力に対して出力する。要するに、先行予熱状態の期間は、先行予熱状態以外の期間よりインバータ回路３および負荷回路４の消費電力が小さくなり直流電源回路２の出力電圧Ｖ_ｏの異常昇圧が起こり易いので、先行予熱状態の期間にスイッチング素子Ｑ１のオフ時間を長くすることにより、先行予熱状態における直流電源回路２の出力電圧Ｖ_ｏの異常昇圧を抑制する。
【００５９】
なお、上述した例では、状態信号Ａにより選択回路１２を制御していたが、放電灯４ａの動作状態を点灯状態と点灯状態以外の状態との間で切替える信号である状態信号Ｂ（図１１参照）によって選択回路１２を制御してもよい。あるいは、応用例として図１３に示すように、基本構成において、外部からの調光信号によって放電灯４ａの輝度を変化させるようにインバータ駆動回路９ｂを制御する調光制御回路１４を備える放電灯点灯装置では、調光信号を検出する調光信号検出部（図示せず）を設けて、調光信号が放電灯４ａの輝度を低くする期間に選択回路１２の出力を遅延回路１１の出力に切替えるようにしてもよい。他の構成および機能は実施形態２と同様である。
【００６０】
（実施形態４）
実施形態２は、選択用比較器１３によって出力検出電圧Ｖ_ｏ’と比較される抑制電圧Ｖ_ｐは一定に設定されるが、本実施形態では、図１４に示すように、抑制電圧を変化させる抑制電圧制御手段１５（上限電圧制御手段）を備える。抑制電圧制御手段１５は、主抑制電圧Ｖ_ｐａと出力検出電圧Ｖ_ｏ’とを比較する主選択用比較器１３ａと、副抑制電圧Ｖ_ｐｂと出力検出電圧Ｖ_ｏ’とを比較する副選択用比較器１３ｂと、一方の入力端に主選択用比較器１３ａの出力端が接続され他方の入力端に状態信号Ａが入力される論理積回路ＡＮ２と、一方の入力端に副選択用比較器１３ｂの出力端が接続され他方の入力端に状態信号Ａが否定回路ＮＴ８を介して（状態信号Ａの反転信号が）入力される論理積回路ＡＮ３と、論理積回路ＡＮ２の出力端と論理積回路ＡＮ３の出力端とが夫々入力端に接続された論理和回路ＯＲ１とで構成される。論理和回路ＯＲ１の出力端は、選択回路１２の制御端子に接続されている。主抑制電圧Ｖ_ｐａは、実施形態２の抑制電圧Ｖ_ｐと同様に目標電圧Ｖ_ｒｅｆより高く設定され、副抑制電圧Ｖ_ｐｂは、主抑制電圧Ｖ_ｐａより高く設定される。
【００６１】
次に、抑制電圧制御手段１５の動作を説明する。放電灯４ａが先行予熱状態の期間、すなわち状態信号ＡがＬレベルの期間には、論理和回路ＯＲ１の出力が主選択用比較器１３ａの出力になる。これに対して、放電灯４ａが先行予熱状態以外の期間、すなわち状態信号ＡがＨレベルの期間には、論理和回路ＯＲ１の出力が副選択用比較器１３ｂの出力になる。要するに、先行予熱状態以外の期間は、先行予熱状態の期間よりインバータ回路３および負荷回路４の消費電力が大きくなり直流電源回路２の出力電圧の異常昇圧が起こり難いので、抑制電圧を先行予熱状態の期間の主抑制電圧Ｖ_ｐａより高い副抑制電圧Ｖ_ｐｂにする。その結果、先行予熱状態以外の期間において、出力検出電圧Ｖ_ｏ’が直流電源回路２の出力端に設けられた平滑用コンデンサＣ１の電圧リップルで主抑制電圧Ｖ_ｐａを超えたとしても、副抑制電圧Ｖ_ｐｂを超えない限りは昇圧抑制手段１０が直流電源回路２の出力電圧Ｖ_ｏの異常昇圧を抑制してしまうことがない。
【００６２】
なお、上述した例では、選択用比較器１３によって出力検出電圧Ｖ_ｏ’と比較される抑制電圧Ｖ_ｐを変化させる抑制電圧制御手段１５を備えるが、第１の応用例として図１５に示すように、補助選択用比較器１３’によって誤差電圧Ｖｅａと比較される補助抑制電圧Ｖ_ｐ’を変化させる補助抑制電圧制御手段１５’を設けてもよい。また、上述した例では、状態信号Ａにより抑制電圧制御手段１５を制御していたが、放電灯の動作状態を点灯状態と点灯状態以外の状態との間で切替える信号である状態信号Ｂ（図１１参照）によって抑制電圧制御手段１５を制御してもよい。あるいは、第２の応用例として図１３に示すように、基本構成において、外部からの調光信号によって放電灯４ａの輝度を変化させるようにインバータ駆動回路９ｂを制御する調光制御回路１４を備える放電灯点灯装置では、調光信号を検出する調光信号検出部を設けて、調光信号が放電灯４ａの輝度を高くする期間に抑制電圧Ｖ_ｐを大きくするようにしてもよい。他の構成および機能は実施形態２と同様である。
【００６３】
（実施形態５）
実施形態１は、フィルタ時間ｔｆとパルス時間ｔｐとが夫々個々に設定されていたが、本実施形態では、図１６に示すように、先行予熱状態の期間にフィルタ時間ｔｆをパルス時間ｔｐに等しくするフィルタ停止回路１６を備える。フィルタ停止回路１６は、一方の入力端に状態信号Ａが否定回路ＮＴ９を介して（状態信号Ａの反転信号が）入力され他方の入力端にフィルタ回路１０の出力端が接続された論理和回路ＯＲ２と、一方の入力端に論理和回路ＯＲ２の出力端が接続され他方の入力端に比較器６ｄの出力端が接続された論理積回路ＡＮ５と、一方の入力端に論理積回路ＡＮ５の出力端が接続され他方の入力端にパルス発生回路８ｂ’の出力（パルス発生回路８ｂの出力の反転信号）が入力された論理積回路ＡＮ４とで構成される。論理積回路ＡＮ４の出力端は、ＲＳフリップフロップＱ２のリセット端子Ｒに接続される。なお、パルス発生回路８ｂ’は、前述したパルス発生回路８ｂ（図５参照）において、論理積回路ＡＮ１に代えて否定論理積回路ＡＮ１’を備えることにより、パルス発生回路８ｂの出力の反転信号を出力するものである。ここで、ＲＳフリップフロップＱ２を、セット端子Ｓにパルス発生回路８ｂの出力端が接続される場合と同様に機能させるために、パルス発生回路８ｂ’の出力端は否定回路ＮＴ１０を介してＲＳフリップフロップＱ２のセット端子Ｓに接続される。
【００６４】
次に、フィルタ停止回路１６の動作について説明する。放電灯４ａが先行予熱状態以外の期間、すなわち状態信号ＡがＨレベルの期間には、論理積回路ＡＮ５の出力がフィルタ回路１０の出力になるので、比較器６ｄがＨレベルになってから実施形態１と同様にフィルタ時間ｔｆ遅れてＲＳフリップフロップＱ２のリセット端子ＲがＨレベルになる。これに対して、放電灯４ａが先行予熱状態の期間、すなわち状態信号ＡがＬレベルの期間には、論理積回路ＡＮ５の出力が比較器６ｄの出力になるので、比較器６ｄがＨレベルになってからパルス時間ｔｐ遅れてＲＳフリップフロップＱ２のリセット端子ＲがＨレベルになる。要するに、先行予熱状態の期間は、先行予熱状態以外の期間よりインバータ回路３および負荷回路４の消費電力が小さくなり直流電源回路２の出力電圧の異常昇圧が起こり易いので、スイッチング素子Ｑ１の最短のオン時間がパルス時間ｔｐと等しくなるように短くされる。その結果、実施形態２と同様に、対応できるインバータ回路３および負荷回路４の消費電力の範囲が広くなり、インダクタＬ１の小型化が可能になる。
【００６５】
なお、上述した例では、状態信号Ａによりフィルタ停止回路１６を制御していたが、放電灯４ａの動作状態を点灯状態と点灯状態以外の状態との間で切替える信号である状態信号Ｂ（図１１参照）によってフィルタ停止回路１６を制御してもよい。あるいは、図１３に示すように、基本構成において、外部からの調光信号によって放電灯４ａの輝度を変化させるようにインバータ駆動回路９ｂを制御する調光制御回路１４を備える放電灯点灯装置では、調光信号を検出する調光信号検出部を設けて、調光信号が放電灯４ａの輝度を低くする期間にフィルタ時間ｔｆをパルス時間ｔｐに等しくするようにしてもよい。他の構成および機能は実施形態１と同様である。
【００６６】
上述した各実施形態の放電灯点灯装置は、例えば図１７に示すような器具本体１を備えた照明器具に適用することができる。器具本体１には、直流電源回路２およびインバータ回路３を含む点灯回路を収納したケース１７が収納され、また、放電灯４ａを保持するソケット１８が設けられている。なお、器具本体１の形状によって放電灯４ａの周囲の温度が異なるから、放電灯４ａの温度特性によっては放電灯４ａの消費電力が低下することがある。このような場合にも、上述した軽負荷時と同様に、直流電源回路２の出力電圧Ｖ_ｏが異常昇圧する可能性があるが、本発明の放電灯点灯装置を照明器具に採用することによって、放電灯４ａの温度変化によって放電灯４ａの消費電力が低下しても出力電圧Ｖ_ｏの異常昇圧を抑制することができる。
【００６７】
【発明の効果】
以上説明したように、本発明では、フィルタ時間をフィルタ回路によって所望の時間に設定できるので、先行予熱状態のような軽負荷時にいてもスイッチング素子をオフするタイミングの遅れを一定に保持できる。すなわち、負荷回路の動作状態の変化による直流電源回路の出力電圧の異常昇圧を抑制できる。さらに、ピーク電圧の比較的低い入力電圧に対しても、スイッチング素子をオフするタイミングの遅れを一定に保持できるので、直流電源回路はピーク電圧の異なる比較的広範囲な入力電圧に対応できる。さらにまた、オン用パルスのパルス幅ｔｐはフィルタ時間ｔｆ以下の長さに設定されるので、ＲＳフリップフロップＱ２のセット端子Ｓがアクティブの期間にフィルタ回路１０の出力端がアクティブになることは阻止され、ＲＳフリップフロップＱ２のセット端子Ｓとリセット端子Ｒとの両方が同時にアクティブになることを阻止でき、その結果、スイッチング素子Ｑ１におけるチャタリングの発生を阻止できる。
【図面の簡単な説明】
【図１】 本発明の基本構成を示す回路図である。
【図２】 同上の要部を示す回路図である。
【図３】 同上の動作を示すタイミングチャートである。
【図４】 本発明の実施形態１を示す回路図である。
【図５】 同上の要部を示す回路図である。
【図６】 同上の動作を示すタイミングチャートである。
【図７】 本発明の実施形態２を示す回路図である。
【図８】 同上の要部を示す回路図である。
【図９】 同上の動作を示すタイミングチャートである。
【図１０】 同上の応用例を示す回路図である。
【図１１】 本発明の実施形態３ないし実施形態５の基本構成を示す回路図である。
【図１２】 本発明の実施形態３を示す回路図である。
【図１３】 同上の応用例の基本構成を示す回路図である。
【図１４】 本発明の実施形態４を示す回路図である。
【図１５】 同上の第１の応用例を示す回路図である。
【図１６】 本発明の実施形態５の要部を示す回路図である。
【図１７】 本発明の使用例を示す斜視図である。
【図１８】 従来例の基本構成を示す回路図である。
【図１９】 同上を示す回路図である。
【図２０】 同上の動作を示すタイミングチャートである。
【図２１】 同上の入力電圧波形とインダクタを流れる電流との関係を示す動作説明図である。
【図２２】 同上の誤差電圧と入力検出電圧と基準電圧との関係を示す動作説明図である。
【図２３】 同上の要部を示す回路図である。
【図２４】 同上の動作を示すタイミングチャートである。
【図２５】 同上のオフ電圧と時間との関係を示す動作説明図である。
【図２６】 同上のアナログフィルタ回路の影響を示す動作説明図である。
【符号の説明】
１ 器具本体
２ 直流電源回路
３ インバータ回路
４ 負荷回路
４ａ 放電灯
５ 制御回路
６ ピーク電流検出部
７ ゼロ電流検出部
８ 駆動制御部
８ｂ パルス発生回路
１０ フィルタ回路
１１ 遅延回路
１４ 調光制御回路
ＡＣ 交流電源
ＤＢ 整流器
Ｌ１ インダクタ
Ｑ１ スイッチング素子
Ｑ２ ＲＳフリップフロップ
Ｑ３ スイッチング要素
Ｑ４ しきい値回路
Ｉ_ｒｅｆ 定電流回路
ｔｆ フィルタ時間
ｔｐ パルス幅（パルス時間）
Ｃ４ コンデンサ

Claims (10)

1. 交流電源を整流する整流器と、スイッチング素子とインダクタとを有し前記整流器の出力端間に接続され前記スイッチング素子がオンである期間に前記インダクタに蓄積したエネルギを前記スイッチング素子がオフである期間に放出する直流電源回路と、前記直流電源回路の出力電圧を設定電圧に保持するように前記スイッチング素子をオンオフする制御回路と、前記直流電源回路の出力を高周波に変換し出力するインバータ回路と、前記インバータ回路の出力が供給される負荷回路を熱陰極形の放電灯と共に構成する共振回路とを備えた放電灯点灯装置において、前記制御回路は、前記スイッチング素子がオフの期間において前記インダクタを流れる電流が設定電流以下になるとアクティブになるゼロ信号を出力するゼロ電流検出部と、前記スイッチング信号がオンの期間において前記インダクタを流れる電流に比例する電圧が前記整流器の出力端間の電圧以上になるとアクティブになるピーク信号を出力するピーク電流検出部と、前記ピーク信号がアクティブになってから所定のフィルタ時間経過後にオフ用パルスを出力するフィルタ回路と、前記ゼロ信号がアクティブになると所定のパルス幅を有するオン用パルスを出力するパルス発生回路および前記パルス発生回路の出力端がセット端子に接続されるとともに前記フィルタ回路の出力端がリセット端子に接続されるＲＳフリップフロップを具備し、前記ＲＳフリップフロップのセット端子がアクティブになることにより前記スイッチング素子をオンするとともに前記ＲＳフリップフロップのリセット端子がアクティブになることにより前記スイッチング素子をオフする駆動制御部とを有し、前記オン用パルスのパルス幅は前記フィルタ時間以下の長さに設定されることを特徴とする放電灯点灯装置。
2. 前記フィルタ回路は、前記ピーク電流検出部が前記ピーク信号をアクティブにする期間にオフするスイッチング要素と、前記スイッチング要素と並列に接続されるコンデンサと、前記スイッチング要素とコンデンサとの並列回路に定電流を供給する定電流回路と、前記コンデンサの両端電圧がしきい値電圧以上の期間に前記オフ用パルスを出力するしきい値回路とを備えることを特徴とする請求項１記載の放電灯点灯装置。
3. 前記制御回路は、前記ゼロ信号の立ち上がりを一定時間遅らせる遅延回路と、前記直流電源回路の出力電圧と前記設定電圧より大きい上限電圧とを比較するとともに前記直流電源回路の出力電圧が前記上限電圧を超える期間に前記遅延回路に前記ゼロ信号の立ち上がりを一定時間遅れさせる昇圧抑制手段とを備えることを特徴とする請求項１または請求項２記載の放電灯点灯装置。
4. 前記昇圧抑制手段は、前記放電灯が先行予熱状態にある期間の前記上限電圧より前記放電灯が点灯状態にある期間の前記上限電圧を大きくする上限電圧制御手段を備えることを特徴とする請求項３記載の放電灯点灯装置。
5. 前記制御回路は、前記ゼロ信号の立ち上がりを一定時間遅らせる遅延回路を備え、前記遅延回路は、前記放電灯が先行予熱状態の期間に前記ゼロ信号の立ち上がりを一定時間遅らせることを特徴とする請求項１または請求項２記載の放電灯点灯装置。
6. 外部からの調光信号によって前記放電灯の輝度を変化させるように前記インバータ回路の出力を制御する調光制御回路が付加され、前記制御回路は、前記ゼロ信号の立ち上がりを一定時間遅らせる遅延回路と、前記調光信号を反映する信号を検出する調光信号検出部とを有し、前記遅延回路は、前記調光信号検出部が前記放電灯の輝度を低くする前記調光信号を反映する信号を検出する期間に、前記ゼロ信号の立ち上がりを一定時間遅らせることを特徴とする請求項１または請求項２記載の放電灯点灯装置。
7. 前記制御回路は、前記放電灯が先行予熱状態の期間に前記フィルタ時間を前記オン用パルスのパルス幅と等しくすることを特徴とする請求項１または請求項２記載の放電灯点灯装置。
8. 外部からの調光信号によって前記放電灯の輝度を変化させるように前記インバータ回路の出力を制御する調光制御回路が付加され、前記制御回路は、前記調光信号を反映する信号を検出する調光信号検出部を有し、前記調光信号検出部が前記放電灯の輝度を低くする前記調光信号を反映する信号を検出する期間に、前記フィルタ時間を前 記オン用パルスのパルス幅と等しくすることを特徴とする請求項１または請求項２記載の放電灯点灯装置。
9. 前記制御回路を１チップに集積化することを特徴とする請求項１ないし請求項８のいずれか記載の放電灯点灯装置。
10. 請求項１ないし請求項９のいずれか記載の放電灯点灯装置を前記放電灯が保持される器具本体に設けたことを特徴とする照明器具。

Images