JP2006109190A - 画像データ処理装置 - Google Patents

Abstract

【構成】 画像データは最初、プログレッシブスキャン方式に従って入力エリアに書き込まれる。入力エリアに８ライン分の画像データが書き込まれたとき、書き込まれた画像データは８×８のブロック単位で読み出され、圧縮される。圧縮された画像データは、圧縮エリアに書き込まれ、その後、書き込み速度の２倍の速度で２回読み出される。こうして読み出された画像データは伸長され、表示エリアに書き込まれる。表示エリアに１ブロック列分の画像データが書き込まれたとき、書き込まれた１ブロック列に含まれる８ラインのうち奇数ラインだけが飛び越し走査によって読み出され、そして、後に表示エリアに同じ１ブロック列分の画像データがもう一度書き込まれたとき、書き込まれた１ブロック列に含まれる８ラインのうち偶数ラインだけが飛び越し走査によって読み出される。
【効果】 小容量のメモリを用いて画像データの走査態様を変換することができる。
【選択図】 図４

Description

この発明は、画像データ処理装置に関し、特にたとえば、プログレッシブスキャン方式に従う画像データをインターレーススキャン方式に従う画像データに変換する、画像データ処理装置に関する。

従来この種の装置としては、特許文献１に開示されたものが知られている。この従来技術は、表示メモリおよびメモリコントローラを含む。表示メモリは２つのバンク（バンクＡおよびＢ）に区分されており、メモリコントローラは、まず第１垂直走査期間で第１フレームの画像データをバンクＡに書き込む。続く第２垂直走査期間では、第２フレームをバンクＢに記録すると同時に、期間の前半でバンクＡからまず第１フレームの奇数ライン（第１フィールド）を読み出し、期間の後半で同じ第１フレームの偶数ライン（第２フィールド）を読み出す。さらに続く第３垂直走査期間では、第３フレームの画像データをバンクＡに書き込むと同時に、期間の前半でバンクＢから第２フレームの奇数ライン（第３フィールド）を読み出し、期間の後半で同じ第２フレームの偶数ライン（第４フィールド）を読み出す。以降同様に、１垂直走査期間毎に２つのバンクＡおよびＢを切り換えながら、現フレームのプログレッシブスキャン方式に従う書き込みと、前フレームのインターレーススキャン方式に従う読み出しとを並列的に行う。こうして表示メモリからは、画像データがインターレーススキャン方式に従って毎秒３０フレーム（＝毎秒６０フィールド）の速さで読み出される。
特開平１１−１６４２６５号公報〔Ｈ０４Ｎ ７／０１，Ｇ０６Ｔ １／６０〕

しかし、従来技術では、プログレッシブ／インターレース変換のための表示メモリとして、２フレーム分の画像データに相当する容量をＳＤＲＡＭ内に確保しなければならない。たとえば、データ形式がＹＵＶ（４：２：２）、１フレームのサイズが水平６４０画素×垂直４８０画素である画像データを変換する場合、１画素当たりのデータ量は約２バイトなので、必要な表示メモリの容量は、６４０×４８０×２×２＝１，２２８，８００バイト程度となる。このことが、ディジタルカメラやカメラ付き携帯電話機などのように大容量のＳＤＲＡＭを持たない機器で変換を行う場合特に、限られたメモリ資源の有効利用を困難にする。

それゆえに、この発明の主たる目的は、小さな容量のメモリを用いて、画像データの走査態様を変換することができる、画像データ処理装置を提供することである。

請求項１の発明に従う画像データ処理装置は、順次走査態様で第１期間毎に入力される画像データを圧縮状態で第１メモリに書き込む第１書き込み手段、第１メモリに格納された画像データを第１期間の１／Ｎ（Ｎ：２以上の整数）である第２期間毎に伸長する伸長手段、および伸長手段によって伸長された画像データのうち飛び越し走査された１／Ｎの画像データを出力する出力手段を備える。

画像データは、順次走査態様で第１期間毎に入力される。第１書き込み手段は、入力された画像データを圧縮状態で第１メモリに書き込む。第１メモリに格納された画像データは、第１期間の１／Ｎである第２期間毎に、伸長手段によって伸長される。つまり、各画面の画像データはＮ回ずつ伸長される。出力手段は、こうして伸長された画像データのうち飛び越し走査された１／Ｎの画像データを出力する。

画像データを圧縮状態で第１メモリに格納することで、各画面のメモリ容量を抑制できる。また、圧縮された各画面の画像データをＮ回ずつ伸長し、伸長された画像データの１／Ｎを飛び越し操作態様で出力することで、走査態様の変換が実現される。

請求項２の発明に従う画像データ処理装置は、請求項１に従属し、順次走査態様で第１期間毎に入力される画像データを順次走査態様で第２メモリに書き込む第２書き込み手段、第２メモリに格納された画像データをブロック単位で読み出す第１読み出し手段、および第１読み出し手段によって読み出された画像データを圧縮する圧縮手段をさらに備え、第１書き込み手段は圧縮手段によって圧縮された画像データを第１メモリに書き込む。

順次走査態様で第１期間毎に入力される画像データは、第２書き込み手段によって順次走査態様で第２メモリに書き込まれる。第２メモリに格納された画像データは、第１読み出し手段によってブロック単位で読み出される。第１読み出し手段によって読み出された画像データは、圧縮手段によって圧縮される。第１書き込み手段は、こうして圧縮された画像データを第１メモリに書き込む。

圧縮手段の圧縮処理はブロック単位で行われるため、圧縮手段へは画像データをブロック単位で与えなければならない。このため、順次走査態様で入力される画像データは、ひとまず第２書き込み手段によって第２メモリに書き込まれる。そして、第２メモリに格納された画像データが第１読み出し手段によってブロック単位で読み出され、読み出された画像データが圧縮手段に与えられる。

請求項３の発明に従う画像データ処理装置は、請求項２に従属し、ブロックには垂直方向にｍ画素（ｍ：２以上の整数）が含まれ、第１読み出し手段は第２メモリにｍライン分の画像データが書き込まれる毎に画像データの読み出しを行う。

１つのブロックが垂直方向にｍ画素を含んでいるとすると、第１読み出し手段は、第２メモリにｍライン分の画像データが書き込まれる毎に画像データの読み出しを行う。このため、第２メモリは、２ｍライン分の画像データのデータ量に相当する程度の容量を有していればよい。このように、画像データを圧縮するためには第２メモリが必要となるが、第２メモリの容量は、圧縮によって削減される第１メモリ容量に比べてわずかである。

請求項４の発明に従う画像データ処理装置は、請求項２または３に従属し、伸長手段はブロック単位で伸長を行い、伸長手段から出力される画像データを第３メモリに書き込む第３書き込み手段、および第３メモリに格納された画像データを飛び越し走査態様で読み出す第２読み出し手段をさらに備え、出力手段は第２読み出し手段によって読み出された画像データを出力する。

伸長手段の伸長処理もまた、ブロック単位で行われる。伸長手段から出力される画像データは、第３書き込み手段によって第３メモリに書き込まれ、第３メモリに格納された画像データは、第２読み出し手段によって飛び越し走査態様で読み出される。出力手段は、こうして読み出された画像データを出力する。

請求項５の発明に従う画像データ処理装置は、請求項４に従属し、第２読み出し手段は第３メモリに１ブロック列分の画像データが書き込まれる毎に画像データの読み出しを行う。

第２読み出し手段は、第３メモリに１ブロック列つまりｍライン分の画像データが書き込まれる毎に画像データの読み出しを行う。このため、第３メモリは、２ブロック列つまり２ｍライン分の画像データのデータ量に相当する程度の容量を有していればよい。このように、画像データのうち飛び越し走査された１／Ｎの画像データを出力するためには第３メモリが必要となるが、第３メモリの容量は、圧縮によって削減される第１メモリ容量に比べてわずかである。

請求項６の発明に従う画像データ処理装置は、請求項１ないし５のいずれかに従属し、第１期間は１つの垂直走査期間に対応し、第２期間は第１期間の１／２である。

第１メモリには第１期間つまり１垂直走査期間毎に１画面の圧縮画像データが書き込まれ、第１メモリに格納された画像データは１／２垂直走査期間毎に伸長される。つまり、各画面の画像データは２回ずつ伸長される。出力手段からは、こうして伸長された画像データのうち飛び越し走査された１／２の画像データが出力される。これにより、ＮＴＳＣエンコーダに適した走査態様の画像データが得られる。

この発明によれば、小さなメモリを用いて、画像データの走査態様を順次走査から飛び越し走査に変換することができる。

この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。

図１を参照して、この実施例のディジタルカメラ１０は、ＣＰＵ２２を含む。電源ボタン２４が押されると、ＣＰＵ２２は、プリ露光および間引き読み出しの繰り返しをタイミングジェネレータ（ＴＧ）２０に命令する。ＴＧ２０は、撮像ユニット１２のプリ露光とこれによって生成された生画像信号の間引き読み出しとを繰り返し実行する。撮像ユニット１２からは、被写体の光学像に対応する生画像信号がプログレッシブスキャン方式に従って出力される。

出力された生画像信号は、カメラ処理回路１４によってＡ／Ｄ変換，色分離，ＹＵＶ変換などの処理を施され、カメラ処理回路１４からはＹＵＶ形式の画像データが同じくプログレッシブスキャン方式に従って出力される。カメラ処理回路１４から出力される画像データは、図２に示すように、水平６４０画素×垂直４８０画素の解像度を有する。

カメラ処理回路１４から出力された画像データは、ＳＲＡＭ３６に一時的に格納される。ＳＲＡＭ３６に格納された画像データは、メモリ制御回路１６へ向けて出力される。コントローラ３４は、画素データの書き込みを要求するリクエストをメモリ制御回路１６に与える。リクエストには、書き込みをプログレッシブスキャン方式で行う旨が記述される。メモリ制御回路１６は、リクエストに応じ、ＳＲＡＭ３６からの画像データをプログレッシブスキャン方式に従ってＳＤＲＡＭ１８の入力エリアに書き込む。

図３を参照して、ＳＤＲＡＭ１８には、水平６４０画素×垂直（８×２）画素の入力エリアと、水平６４０画素×垂直｛（４８０×α）×２｝画素（ただしαは圧縮率；０＜α＜１）の圧縮エリアと、水平６４０画素×垂直（８×２）画素の表示エリアとが形成される。

入力エリアに８ライン分の画像データが書き込まれると、コントローラ３８は、画素データの読み出しを要求するリクエストをメモリ制御回路１６に与える。リクエストには、読み出しを８×８のブロック単位で行う旨が記述される。メモリ制御回路１６は、リクエストに応じ、画像データをＳＤＲＡＭ１８の入力エリアから８×８のブロック単位で読み出す。なお、入力エリアに対する書き込みおよび読み出し処理の詳細は後述する。

入力エリアから読み出された画像データは、ＳＲＡＭ４０に一時的に格納される。ＳＲＡＭ４０に格納された画像データは、ＪＰＥＧ圧縮回路２６へ向けて出力される。ＪＰＥＧ圧縮回路２６は、画像データにＪＰＥＧ方式に基づく圧縮処理を施す。圧縮処理を施された画像データ（圧縮画像データ）は、ＳＲＡＭ４４に一時的に格納される。

ＳＲＡＭ４４に格納された圧縮画像データは、メモリ制御回路１６へ向けて出力される。コントローラ４２は、画素データの書き込みを要求するリクエストをメモリ制御回路１６に与える。メモリ制御回路１６は、リクエストに応じ、ＳＲＡＭ４４からの圧縮画像データをＳＤＲＡＭ１８の圧縮エリアに書き込む。

圧縮エリアに１フレーム分の圧縮画像データが書き込まれると、コントローラ４６は、画素データの読み出しを要求するリクエストをメモリ制御回路１６に与える。リクエストには、読み出しを倍速つまり書き込み速度（３０フレーム／秒）の２倍の速度（６０フレーム／秒）で、かつ１フレームにつき２回ずつ行う旨が記述される。メモリ制御回路１６は、リクエストに応じ、圧縮画像データをＳＤＲＡＭ１８の圧縮エリアから倍速で２回ずつ読み出す。すなわち、圧縮エリアに書き込まれた１フレーム分の圧縮画像データは、１垂直走査期間の前半で１回読み出され、後半にもう１回読み出される。なお、圧縮エリアに対する書き込みおよび読み出し処理の詳細は後述する。

圧縮エリアから読み出された圧縮画像データは、ＳＲＡＭ４８に一時的に格納される。ＳＲＡＭ４８に格納された圧縮画像データは、ＪＰＥＧ伸長回路２８へ向けて出力される。ＪＰＥＧ伸長回路２８は、圧縮画像データにＪＰＥＧ方式に基づく伸長処理を施す。伸長処理を施された画像データは、ＳＲＡＭ５２に一時的に格納される。

ＳＲＡＭ５２に格納された画像データは、メモリ制御回路１６へ向けて出力される。コントローラ５０は、画素データの書き込みを要求するリクエストをメモリ制御回路１６に与える。メモリ制御回路１６は、リクエストに応じ、ＳＲＡＭ５２からの画像データをＳＤＲＡＭ１８の表示エリアに書き込む。

表示エリアに１ブロック列分つまり８ライン分の画像データが書き込まれると、コントローラ５４は、画素データの読み出しを要求するリクエストをメモリ制御回路１６に与える。リクエストには、読み出しを飛び越し走査により行う旨が記述される。メモリ制御回路１６は、リクエストに応じ、画像データをＳＤＲＡＭ１８の表示エリアから飛び越し走査によって読み出す。かくして表示エリアからは、図２に示す画像データがインターレーススキャン方式に従って出力されることとなる。なお、表示エリアに対する書き込みおよび読み出し処理の詳細は後述する。

表示エリアから読み出された画像データは、ＳＲＡＭ５６に一時的に格納される。ＳＲＡＭ５６に格納された画像データは、ＮＴＳＣエンコーダ３０へ向けて出力される。ＮＴＳＣエンコーダ３０は、ＳＲＡＭ５６からの画像データをＮＴＳＣフォーマットに従うコンポジットビデオ信号に変換し、変換されたコンポジットビデオ信号をＬＣＤモニタ３２に与える。この結果、被写体のスルー画像がモニタ画面に表示される。

次に、図３に示す入力エリア，圧縮エリアおよび表示エリアの各々に対する書き込みおよび読み出し処理について、図４および図５により詳しく説明する。なお、ＪＰＥＧ圧縮回路２６，ＪＰＥＧ伸長回路２８およびＮＴＳＣエンコーダ３０は、ここでは十分高速な処理速度を持つものとする。

図４を参照して、ＳＤＲＡＭ１８内の入力エリアは、各々が水平６４０画素×垂直８画素を記録する２つのバンク（バンクＡおよびＢ）を含む。このように構成された入力エリアに対して、メモリ制御回路１６は、まず、図５に示す第１垂直走査期間の第１〜第８水平走査期間で第１フレームの画像データの第１〜第８ラインをバンクＡに書き込む。続く第９〜第１６水平走査期間では、同じ第１フレームの第９〜第１６ラインをバンクＢに記録すると同時に、バンクＡから第１〜第８ラインの画像データを８×８のブロック単位で読み出す。

続く第１７〜第２４水平走査期間では、同じ第１フレームの第１７〜第２４ラインをバンクＡに書き込むと同時に、バンクＢから第９〜第１６ラインを８×８のブロック単位で読み出す。以降同様に、８水平走査期間毎に２つのバンクＡおよびＢを切り換えながら、プログレッシブスキャン方式による書き込みとブロック単位の読み出しとを並列的に行う。こうして入力エリアからは、画像データが複数ブロックからなるストリームの態様で毎秒３０フレームの速さで出力され、ＪＰＥＧ圧縮回路２６は、入力エリアから出力された画像データを３０フレーム／秒の速さで圧縮する。

ＳＤＲＡＭ１８内の圧縮エリアは、各々が１フレーム分の圧縮画像データつまり水平６４０画素×垂直（４８０×α）画素に相当する容量を有する２つのバンク（バンクＡおよびＢ）に区分される。このように構成された圧縮エリアに対して、メモリ制御回路１６は、まず第１垂直走査期間で第１フレームの圧縮画像データを圧縮エリアのバンクＡに書き込む。続く第２垂直走査期間では、第２フレームをバンクＢに記録すると同時に、バンクＡから第１フレームの圧縮画像データを２回にわたって読み出す。

さらに続く第３垂直走査期間では、第３フレームの圧縮画像データをバンクＡに書き込むと同時に、バンクＢから第２フレームを２回にわたって読み出す。以降同様に、１垂直走査期間毎に２つのバンクＡおよびＢを切り換えながら、現フレームの圧縮画像データの書き込みと前フレームの圧縮画像データの倍速２回読み出しとを並列的に行う。こうして圧縮エリアからは、圧縮画像データが毎秒６０フレームの速さで読み出され、ＪＰＥＧ伸長回路２８は、圧縮エリアから読み出された圧縮画像データを６０フレーム／秒の速さで伸長する。

ＳＤＲＡＭ１８内の表示エリアは、各々が水平６４０画素×垂直８画素つまり水平８０ブロック×垂直１ブロックの画像データに相当する容量を有する２つのバンク（バンクＡおよびＢ）に区分される。このように構成された表示エリアに対して、メモリ制御回路１６は、まず第２垂直走査期間の第１〜第４水平走査期間で第１フレームの第１〜第８ラインつまり第１列目の８０ブロックをバンクＡに書き込む。このように、表示エリアへの書き込みはブロックを単位として倍速つまり毎秒６０フレームの速さで行われる。続く第５〜第８水平走査期間では、同じ第１フレームの第９〜第１６ラインつまり第２列目の８０ブロックをバンクＢに書き込むと同時に、バンクＡから奇数ラインつまり第１，第３，第５および第７ラインを読み出す。

さらに続く第９〜第１３水平走査期間では、同じ第１フレームの第１７〜第２４ラインつまり第３列目の８０ブロックをバンクＡに書き込むと同時に、バンクＢから奇数ラインつまり第９，第１１，第１３および第１５ラインを読み出す。以降同様に、４水平走査期間毎に２つのバンクＡおよびＢを切り換えながら、１列分のブロックの倍速書き込みと、１列分のブロックに含まれる８ラインのうち奇数ライン（４ライン）を読み出す読み出しとを並列的に実行する。これにより表示エリアからは、第２垂直走査期間の前半において、第１フレームの奇数ラインつまり第１，第３，…，第４７９ラインが出力される。

同じ第２垂直走査期間の後半においては、上記同様の処理により、第１フレームの偶数ラインつまり第２，第４，…，第４８０ラインが出力される。従って表示エリアからは、第２垂直走査期間において、前半にまず第１フレームの奇数ライン（第１フィールド）が出力され、後半に同じ第１フレームの偶数ライン（第２フィールド）が出力されることとなる。

さらに表示エリアからは、上記と同様にして第３垂直走査期間の前半に第２フレームの奇数ライン（第３フィールド）が出力され、同じ第３垂直走査期間の後半には第２フレームの偶数ライン（第４フィールド）が出力される。こうして表示エリアからは、画像データがインターレーススキャン方式に従って毎秒３０フレーム（＝毎秒６０フィールド）の速さで出力される。

以上から明らかなように、この実施例では、カメラ処理回路１４からのプログレッシブスキャン方式に従う画像データは、メモリ制御回路１６により、最初プログレッシブスキャン方式に従って入力エリア（図４参照）に書き込まれる。入力エリアに８ライン分の画像データが書き込まれたとき、書き込まれた８ライン分の画像データは、同じメモリ制御回路１６によって８×８のブロック単位で読み出され、ＪＰＥＧ圧縮回路２６は、メモリ制御回路１６によって読み出された画像データを圧縮する。

こうして圧縮された圧縮画像データは、メモリ制御回路１６によって圧縮エリアに書き込まれ、その後、同じメモリ制御回路１６によって書き込み時の２倍の速度で２回に渡って読み出される。ＪＰＥＧ伸長回路２８は、圧縮エリアから読み出された圧縮画像データを伸長し、メモリメモリ制御回路１６は、伸長された画像データを表示エリアに書き込む。表示エリアに１ブロック列分の画像データが書き込まれたとき、メモリ制御回路１６は、書き込まれた１ブロック列に含まれる８ライン分の画像データのうち奇数番目のラインに対応する画像データだけを飛び越し走査によって読み出し、そして、後に表示エリアに同じ１ブロック列分の画像データがもう一度書き込まれたとき、書き込まれた１ブロック列に含まれる８ライン分の画像データのうち偶数番目のラインに対応する画像データだけを飛び越し走査によって読み出す。これにより、表示エリアからは、インターレーススキャン方式に従う画像データが出力される。

このように、画像データを圧縮し、圧縮画像データをＳＤＲＡＭ１８に書き込みつつ同じＳＤＲＡＭ１８から圧縮画像データを倍速で２回読み出すので、ＳＤＲＡＭ１８（表示メモリ）には、圧縮エリアとして２フレーム分の圧縮画像データに相当する容量を確保すればよい。ただしこの場合、圧縮処理および伸長処理はブロック単位で行われるため、ＳＤＲＡＭ１８にはさらに、入力エリアとして（８×２）ライン分の画像データに相当する容量を確保し、かつ表示エリアとして（８×２）ライン分の画像データに相当する容量を確保する必要がある。

つまり、必要な表示メモリの容量は、２フレーム分の圧縮画像データのデータ量と、（８×４）ライン分の元画像データのデータ量との合計に相当する容量となる。後者のデータ量は前者のデータ量に比べて遥かに小さいので、必要な表示メモリの容量は圧縮率（α）に沿って削減される結果となる。

すなわち、たとえば、α＝０．１の場合、１画素当たりのデータ量を約２バイトとして計算すると、必要なメモリ容量は｛（６４０×４８０）×０．１｝×２×２＋｛６４０×（８×２）｝×２×２＝１２２，８８０＋４０，９６０＝１６３，８４０バイト程度である。これは、圧縮を行わない場合に必要なメモリ容量（６４０×４８０×２×２＝１，２２８，８００バイト）の約０．１３倍である。

α＝０．０５の場合、必要なメモリ容量は｛（６４０×４８０）×０．０５｝×２×２＋｛６４０×（８×２）｝×２×２＝６１，４４０＋４０，９６０＝１０２，４００バイト程度であり、圧縮を行わない場合に必要なメモリ容量の約０．０８３倍である。

表示メモリを小さくした結果、ＳＤＲＡＭ１８の空き容量が増え、空き容量の有効利用が可能となる。さらには、表示メモリをＪＰＥＧ圧縮回路２６，ＪＰＥＧ伸長回路２８，ＮＴＳＣエンコーダ３０などを集積した集積回路に内蔵することも可能となる。

なお、この実施例では、図５に示されるように、第２垂直走査期間の前半において第１フレームの全ての奇数ライン（第１，第３，…第４７９ライン）を出力しているが、第１垂直走査期間の後半においてこれを行っても、ＮＴＳＣエンコーダ３０は理論上、破綻なくエンコードを行うことができる。あるいは、第１垂直走査期間の後半から第２垂直走査期間の前半に跨ってこれを行ってもよい。

また、この実施例では、ＪＰＥＧ圧縮回路２６，ＪＰＥＧ伸長回路２８およびＮＴＳＣエンコーダ３０が十分高速な処理速度を持つものとして、これらの回路で生じる処理遅延を無視したが、実際のディジタルカメラでは、図４に示された入力エリア，圧縮エリアおよび表示エリアの各々に、この種の処理遅延を吸収する領域を追加する必要がある。

以上では、ディジタルカメラを用いて説明したが、この発明は、プログレッシブスキャン方式に従う画像データをインターレーススキャン方式に従う画像データに変換する画像変換機能を持つ様々な機器に適用できる。

この発明の一実施例の構成を示すブロック図である。 画像データの形式を示す図解図である。 ＳＤＲＡＭのマッピング状態を示す図解図である。 この発明の画像変換方法を示す図解図である。 この発明の画像変換方法を示すシーケンス図である。

符号の説明

１０…ディジタルカメラ
１２…撮像ユニット
１４…カメラ処理回路
１６…メモリ制御回路
１８…ＳＤＲＡＭ
２０…タイミングジェネレータ（ＴＧ）
２６…ＪＰＥＧ圧縮回路
２８…ＪＰＥＧ伸長回路
３０…ＮＴＳＣエンコーダ

Claims (6)

1. 順次走査態様で第１期間毎に入力される画像データを圧縮状態で第１メモリに書き込む第１書き込み手段、
   前記第１メモリに格納された画像データを前記第１期間の１／Ｎ（Ｎ：２以上の整数）である第２期間毎に伸長する伸長手段、および
   前記伸長手段によって伸長された画像データのうち飛び越し走査された１／Ｎの画像データを出力する出力手段を備える、画像データ処理装置。
2. 順次走査態様で第１期間毎に入力される画像データを前記順次走査態様で第２メモリに書き込む第２書き込み手段、
   前記第２メモリに格納された画像データをブロック単位で読み出す第１読み出し手段、および
   前記第１読み出し手段によって読み出された画像データを圧縮する圧縮手段をさらに備え、
   前記第１書き込み手段は前記圧縮手段によって圧縮された画像データを前記第１メモリに書き込む、請求項１記載のデータ処理装置。
3. 前記ブロックには垂直方向にｍ画素（ｍ：２以上の整数）が含まれ、
   前記第１読み出し手段は前記第２メモリにｍライン分の画像データが書き込まれる毎に前記画像データの読み出しを行う、請求項２記載のデータ処理装置。
4. 前記伸長手段は前記ブロック単位で伸長を行い、
   前記伸長手段から出力される画像データを第３メモリに書き込む第３書き込み手段、および
   前記第３メモリに格納された画像データを飛び越し走査態様で読み出す第２読み出し手段をさらに備え、
   前記出力手段は前記第２読み出し手段によって読み出された画像データを出力する、請求項２または３記載のデータ処理装置。
5. 前記第２読み出し手段は前記第３メモリに１ブロック列分の画像データが書き込まれる毎に前記画像データの読み出しを行う、請求項４記載のデータ処理装置。
6. 前記第１期間は１つの垂直走査期間に対応し、
   前記第２期間は前記第１期間の１／２である、請求項１ないし５のいずれかに記載のデータ処理装置。

Images