JP2006094136A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2006094136A
JP2006094136A JP2004277040A JP2004277040A JP2006094136A JP 2006094136 A JP2006094136 A JP 2006094136A JP 2004277040 A JP2004277040 A JP 2004277040A JP 2004277040 A JP2004277040 A JP 2004277040A JP 2006094136 A JP2006094136 A JP 2006094136A
Authority
JP
Japan
Prior art keywords
potential
voltage
gate
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004277040A
Other languages
English (en)
Inventor
Hidetsugu Koyama
英嗣 小山
Yasushi Watanabe
恭志 渡辺
Hiroshi Totani
寛 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004277040A priority Critical patent/JP2006094136A/ja
Publication of JP2006094136A publication Critical patent/JP2006094136A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract


【課題】 リセットのための大きな電圧を必要としないと共に、低ノイズで広いダイナミックレンジが得られる固体撮像装置を提供する。
【解決手段】 この閾値電圧変調方式MOS型イメージサンサは、電圧発生回路71は、光信号検出用MOSトランジスタ112のゲート14とドレイン16に、それぞれ、所定のゲート電圧VGとドレイン電圧VDを印加する。これにより、フォトダイオード111で発生する光電流IpとP型基板11に排出される排出電流Isubとを釣り合わして、画素101を、光電流Ipが信号蓄積領域であるP型のホールポケット18を介してP型基板11へ定常的に流れる定常動作状態にする。この定常動作状態を保持した状態で、チャネル17のチャネル電位を光信号検出用MOSトランジスタ112のソース15から読み出すことによって、光電流Ipを対数変換した出力信号Voutを得ることができる。
【選択図】 図1

Description

この発明は、固体撮像装置に関し、より詳しくは、閾値電圧変調方式MOS型イメージセンサと呼ばれる固体撮像装置に関する。
最近、各画素に増幅機能を持たせ走査回路により読み出す増幅型固体撮像装置が広く用いられている。増幅型固体撮像装置では、画素内に、増幅部、リセット部、画素選択部等を平面的に別々に配置した横型の固体撮像装置と、増幅部、リセット部、画素選択部を深さ方向に重ねて配置した縦型の固体撮像装置とがある。
縦型の固体撮像装置の中で、光信号検出用MOSトランジスタのチャネル領域下にキャリアポケットを設けた、閾値電圧変調方式のMOS型イメージサンサが提案されている(特許文献1(特開平11−195778号公報)、非特許文献1(T.Miida et al., ISSCC Digest of Technical Papers, p42 (2002))を参照)。
このイメージセンサの1画素分の構造を、図10(A)の平面図および図10(B)の断面図に示す。単位画素は、受光ダイオード611と、受光ダイオード611に隣接する光信号検出用MOSトランジスタ612とから構成される。上記単位画素は、P基板511の表面側に形成されたNウェル512上に形成される。受光ダイオード611と光信号検出用MOSトランジスタ612とは、P型のウェル513によって繋がっている。
光信号検出用MOSトランジスタ612においては、ゲート514がリング状に有り、中央部にN型のソース515が形成され、ゲート514の外周を囲むようにN型のドレイン516が形成されている。ゲート514下の半導体表面部にはN層517が形成され、このN層517はドレイン516、ソース515間のチャネル517を構成している。また、ゲート514の下方、ソース515の近傍のP型ウェル513内にソース515を囲むようにP型のホールポケット518が設けられている。
上記閾値電圧変調方式のMOS型イメージサンサでは、受光ダイオード611が埋め込みフォトダイオード構造であるので、暗電流ノイズを大幅に低減することが可能である。さらに、受光ダイオード611→ホールポケット518→P基板511への電荷転送が完全であれば、リセットノイズが原理的に発生しないという利点を有する。しかしながら、上記電荷転送を完全にするには大きな電圧が必要となる。
図11を参照して、上記閾値電圧変調方式のMOS型イメージサンサの動作を説明する。この図11において、縦軸は、図10(B)におけるY−Y断面でのポテンシャルPo、横軸は深さDeを表す。
まず、信号蓄積動作時には、ゲート514の電位はV0とされ、受光ダイオード611からの信号電荷(ホール)は、ホールポケット領域518に転送され蓄積する。次に、信号読み出し時には、ゲート514の電位はV1とされ、ドレイン516の電位はVDとされることにより、ホールポケット518に存在する信号量に応じて表面部のチャネル(N層)517の電位が変化する。つまり、上記信号量が0では上記電位がφ0となり、上記信号量がQsでは上記電位はφ1になる。このチャネル517の電位変化を、画素の光信号としてソース515から読み出すことができる。
信号読み出し動作が終了すると、ゲート514の電位はV2とされ、ホールポケット518に蓄積した信号電荷はP基板511へ排出されてリセット動作が行われる。リセット動作後、ゲート514の電位は再びV1とされ、ホールポケット518に信号電荷が存在しない状態での画素基準信号をソース515から読み出すことができる。上記画素基準信号を読み出した後は、再び最初の信号蓄積動作に入り、次の撮像動作サイクルを行う。
以上の動作をゲート電圧のタイミングチャートで、図12に示す。すなわち、期間T1でゲート電圧をV1とすることによって、画素の光信号を読み出す動作を行う。次に、期間T2でゲート電圧をV2としてリセット動作を行う。その後、期間T3で再びゲート電圧をV1とすることによって、画素基準信号を読み出す動作を行う。これを撮像動作サイクル毎に繰り返す。
上記一連の動作において、リセット動作時に、もしホールポケット518からP基板511にホールに対するポテンシャルバリアΔφRSTが存在すると、一部の電荷ΔQがホールポケット518に残留する。
図11に、ゲート電圧V2とこの電圧V2よりも低いゲート電圧V2’とを比較して示すように、ポテンシャルバリアΔφRSTおよび残留電荷量ΔQはゲート電圧に依存する。つまり、ポテンシャルバリアΔφRSTと残留電荷量ΔQはゲート電圧が大きくなるに従って減少する。この残留電荷量ΔQの増大は、画像において残像の増大をもたらす。
さらに、上記閾値電圧変調方式のMOS型イメージサンサから得られる信号は、光入力に対してリニアな応答であり、強い入射光には飽和するので、ダイナミックレンジをあまり広くできない。
特開平11−195778号公報 三井田(T.Miida)ら、アイ・エス・エス・シー・シー・ダイジェスト・オブ・テクニカル・ペーパーズ (ISSCC Digest of Technical Papers), pp.42-43(2002)
そこで、この発明の課題は、リセットのための大きな電圧を必要としないと共に、広いダイナミックレンジが得られる固体撮像装置を提供することにある。
上記課題を解決するため、
この発明の固体撮像装置は、受光ダイオードと、この受光ダイオードからの信号電荷を蓄積する信号蓄積領域と、この信号蓄積領域に存在する電荷量に応じて変化するチャネル電位を出力信号として読み出す絶縁ゲート型電界効果トランジスタと、上記信号蓄積領域に存在する電荷の排出先となる基板とを有する画素と、
上記絶縁ゲート型電界効果トランジスタのゲートとドレインに、それぞれ、所定のゲート電圧とドレイン電圧を印加することによって、少なくとも上記画素の非読み出し時に、上記受光ダイオードで発生する光電流と上記基板に排出される電流とを釣り合わして、上記画素を、上記光電流が上記信号蓄積領域を介して上記基板へ定常的に流れる定常動作状態にする電圧発生部と、
を備えることを特徴としている。
この発明の固体撮像装置では、上記電圧発生部は、上記絶縁ゲート型電界効果トランジスタのゲートとドレインに、それぞれ、所定のゲート電圧とドレイン電圧を印加することによって、少なくとも非読み出し期間に、上記受光ダイオードで発生する光電流と上記基板に排出される電流とを釣り合わして、上記画素を、上記光電流が上記信号蓄積領域を介して上記基板へ定常的に流れる定常動作状態にする。
この定常動作状態を保持したまま、上記チャネル電位を上記絶縁ゲート型電界効果トランジスタから短期間内に読み出すことによって、上記光電流を対数変換した出力信号を得ることができる。すなわち、本発明の固体撮像装置では、上記光電流が上記信号蓄積領域を介して上記基板へ定常的に流れる定常動作状態を読み出し期間に短期間保持して、読み出し動作を行う。
本発明では、従来のような大きなゲート電圧を要するリセット動作を行う必要がなくなると共に、読み出し動作が対数変換動作となってダイナミックレンジを広くできる。
また、一実施形態の固体撮像装置では、2次元配列された複数の上記画素を備え、
上記電圧発生部は、
非読み出し時には、全ての画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第1の電位(VH)を与えて、全ての画素を上記定常動作状態にする一方、
読み出し時には、選択行の画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第2の電位(VM)を与えると共に、非選択行の画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第3の電位(VL)を与えることによって、上記選択行の画素のみを読み出し可能にする。
この実施形態の固体撮像装置では、上記電圧発生部は、非読み出し時には、全ての画素にゲート電圧として第1の電位(VH)を与えて、上記ゲート下を電荷で埋められたピンニング状態にすると同時に、上記定常動作状態にする。
一方、読み出し時には、上記電圧発生部は、選択行の画素にゲート電圧として第2の電位(VM)を与えると共に非選択行の画素にゲート電圧として第3の電位(VL)を与えることによって、上記選択行の画素のみが読み出し可能になる。
したがって、この実施形態では、複数の画素が2次元配列された固体撮像装置において、従来のような大きなゲート電圧を要するリセット動作を行う必要がなくなると共に、読み出し動作が対数変換動作となってダイナミックレンジを広くできる。
また、一実施形態の固体撮像装置では、上記電圧発生部が上記ゲートに与える第1および第2の電位(VH,VM)は上記絶縁ゲート型電界効果トランジスタがオンとなる値であり、上記電圧発生部が上記ゲートに与える上記第3の電位(VL)は上記絶縁ゲート型電界効果トランジスタがオフとなる値である。
この実施形態の固体撮像装置では、上記電圧発生部が上記ゲートに与える第2の電位(VM)は上記絶縁ゲート型電界効果トランジスタがオンとなる値であり、上記電圧発生部が上記ゲートに与える第3の電位(VL)は上記絶縁ゲート型電界効果トランジスタがオフとなる値である。したがって、読み出し時の選択行の画素では、オン状態の絶縁ゲート型電界効果トランジスタから、定常動作状態での画素の出力信号を読み出すことができる。一方、読み出し時の非選択行の画素では、絶縁ゲート型電界効果トランジスタがオフ状態なので、出力信号の読み出しは行われない。
また、一実施形態の固体撮像装置では、上記電圧発生部が上記ゲートに与える第1の電位(VH)は、上記絶縁ゲート型電界効果トランジスタのゲート下のチャネル表面が電荷で埋められてピンニングされる値である。
この実施形態では、非読み出し時に、電圧発生部が全画素のゲートにゲート電圧として第1の電位を与えることで、絶縁ゲート型電界効果トランジスタのゲート下のチャネル表面が電荷で埋められてピンニングされる。これにより、ゲート酸化膜と基板界面で発生する暗電流を低く抑えることができる。
また、一実施形態の固体撮像装置では、上記受光ダイオードは埋め込みフォトダイオードである。
したがって、この実施形態では、受光ダイオードで発生する暗電流を大幅に低減することが可能となり、対数変換型の固体撮像装置における低照度側の撮像限界を拡大できる。
また、一実施形態の固体撮像装置では、上記ドレイン配線は、遮光用メタルの配線である。
この実施形態では、ドレイン配線が遮光用メタルの配線であるので、ドレイン用の追加配線の必要がない。本発明では、上記絶縁ゲート型電界効果トランジスタのドレインに印加する電位を全画素同一にできるので、遮光用メタルパターンを用いた配線が可能となる。
また、一実施形態の固体撮像装置では、2次元配列された複数の上記画素を備え、
上記電圧発生部は、
非読み出し時には、全ての画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第2の電位(VM)を与えると共に、ドレインにドレイン電圧として第4の電位(VD2)を与えて全ての画素を上記定常動作状態にし、
読み出し時には、全ての画素の絶縁ゲート型電界効果トランジスタのドレインにドレイン電圧として第5の電位(VD1)を与えると共に、選択行の画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第2の電位(VM)を与える一方、非選択行の画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第3の電位(VL)を与えることによって、上記選択行の画素のみを読み出し可能にする。
この実施形態の固体撮像装置では、上記電圧発生部は、非読み出し時には、全ての画素にドレイン電圧として第4の電位(VD2)を与え、ゲート電圧として第2の電位(VM)を与えて、上記ゲート下を電荷で埋められたピンニング状態にすると同時に、上記定常動作状態にする。
一方、読み出し時には、上記電圧発生部は、全ての画素にドレイン電圧として第5の電位(VD1)を与え、選択行の画素にゲート電圧として第2の電位(VM)を与えると共に非選択行の画素にゲート電圧として第3の電位(VL)を与える。これによって、上記選択行の画素のみを短期間に定常状態を保持したまま、読み出し可能にする。
したがって、この実施形態では、複数の画素が2次元配列された固体撮像装置において、従来のような大きなゲート電圧を要するリセット動作を行う必要がなくなると共に、読み出し動作が対数変換動作となってダイナミックレンジを広くできる。
また、一実施形態の固体撮像装置では、上記電圧発生部が上記ゲートに与える第2の電位(VM)は上記絶縁ゲート型電界効果トランジスタがオンとなる値であり、上記電圧発生部が上記ゲートに与える上記第3の電位(VL)は上記絶縁ゲート型電界効果トランジスタがオフとなる値である。
この実施形態では、上記電圧発生部が上記ゲートに与える第2の電位(VM)は上記絶縁ゲート型電界効果トランジスタがオンとなる値であり、上記電圧発生部が上記ゲートに与える第3の電位(VL)は上記絶縁ゲート型電界効果トランジスタがオフとなる値である。したがって、読み出し時の選択行の画素では、オン状態の絶縁ゲート型電界効果トランジスタから、定常動作状態での画素の出力信号を読み出すことができる。一方、読み出し時の非選択行の画素では、絶縁ゲート型電界効果トランジスタがオフ状態なので、出力信号の読み出しは行われない。
また、一実施形態の固体撮像装置では、上記電圧発生部が上記ドレインに与える第4の電位(VD2)と上記ゲートに与える第2の電位(VM)は、上記絶縁ゲート型電界効果トランジスタのゲート下のチャネル表面が電荷で埋められてピンニングされる値である。
この実施形態では、非読み出し時に上記電圧発生部が全画素のゲートとドレインに与える第2の電位と第4の電位は、上記絶縁ゲート型電界効果トランジスタのゲート下のチャネル表面が電荷で埋められてピンニングされる値であるので、ゲート酸化膜と基板界面で発生する暗電流を低く抑えることができる。
また、一実施形態の固体撮像装置では、上記ゲートに第2の電位(VM)を与え、ドレインに第5の電位(VD1)を与えることによって得られるゲート下のサーフェスポテンシャルと、上記ドレインに与える第4の電位(VD2)は同一電位である。
この実施形態では、非読み出し時に、全ての画素の絶縁ゲート型電界効果トランジスタのドレインに第4の電位を与え、読み出し時にドレインにドレイン電圧として第5の電位を与え、かつ選択行の画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第2の電位を与える。この時、上記第4の電位は、ゲート下サーフェスポテンシャルに同電位である。これにより、上記選択行の画素のみを短期間に定常状態を保持したまま、読み出し可能になる。
また、一実施形態の固体撮像装置では、上記ドレインに与える第4の電位(VD2)を発生する電圧発生回路(810)を備え、この電圧発生回路(810)は、上記絶縁ゲート型電界効果トランジスタと同一構造であり、かつ、上記絶縁ゲート型電界効果トランジスタと同一基板上に形成された絶縁ゲート型電界効果トランジスタによって構成されている。
この実施形態では、画素の絶縁ゲート型電界効果トランジスタと同一構造で同一半導体基板上に形成された絶縁ゲート型電界効果トランジスタのドレインに第5の電位、ゲートに第2の電位を与えることによって、非読み出し時に、全ての画素の絶縁ゲート型電界効果トランジスタのドレインに与える第4の電位が容易に得られる。
また、一実施形態の固体撮像装置は、上記電圧発生回路を構成する上記絶縁ゲート型電界効果トランジスタは、ドレインに第5の電位(VD1)が印加され、ゲートに第2の電位(VM)が印加される。
この実施形態の固体撮像装置では、上記電圧発生回路を構成する上記絶縁ゲート型電界効果トランジスタのドレインに第5の電位(VD1)を印加し、上記トランジスタのゲートに第2の電位(VM)を印加することで、上記トランジスタのソースから第4の電位(VD2)を出力する。
また、一実施形態の固体撮像装置は、暗時または所定の均一光を上記複数の画素に照射しているときに、上記複数の画素からの各出力信号を記憶して、この各出力信号を各基準信号として出力する記憶部と、
撮像時に上記複数の画素から出力される各出力信号から上記各基準信号を減算して、各画素の各撮像信号として出力する減算部とを備える。
この実施形態では、上記記憶部は、暗時または所定の均一光を上記複数の画素に照射しているときに、各画素の各出力信号を記憶すると共に、各出力信号を各基準信号として出力し、減算部は撮像時に上記複数の画素から出力される各出力信号から上記各基準信号を減算して、各画素の各撮像信号として出力する。したがって、各画素毎の出力オフセットばらつきを除去した撮像信号を得ることが可能となる。
この発明の固体撮像装置によれば、電圧発生部は、絶縁ゲート型電界効果トランジスタのゲートとドレインに、それぞれ、所定のゲート電圧とドレイン電圧を印加することによって、絶縁ゲート型電界効果トランジスタのゲート下を電荷で埋められたピンニング状態にすると同時に、受光ダイオードで発生する光電流と基板に排出される電流とを釣り合わして、画素を、上記光電流が信号蓄積領域を介して上記基板へ定常的に流れる定常動作状態にする。
この定常動作状態を保持したまま、チャネル電位を上記絶縁ゲート型電界効果トランジスタから短期間内に読み出すことによって、上記光電流を対数変換した出力信号を得ることができる。すなわち、本発明の固体撮像装置では、光電流が信号蓄積領域を介して基板へ定常的に流れる定常動作状態を短期間保持して、読み出し動作を行う。
本発明では、従来のような大きなゲート電圧を要するリセット動作を行う必要がなくなると共に、読み出し動作が対数変換動作となってダイナミックレンジを広くできる。
すなわち、この発明によれば、閾値電圧変調方式MOS型イメージセンサであることにより低暗電流特性が得られると共に、対数変換特性を得ることが可能である。これにより、低暗電流特性でもって撮像可能範囲を低照度側へ拡大すると共に、対数変換特性でもって撮像可能範囲を高照度側へ拡大する。したがって、格段に広い撮像可能領域が獲得され、ダイナミックレンジが格段に広いイメージセンサを実現できる。
以下、この発明を図示の実施の形態により詳細に説明する。
(第1の実施の形態)
図1を参照して、この発明の固体撮像装置の第1実施形態である対数変換型の閾値電圧変調方式MOS型イメージサンサの構成を説明する。図1(A)は上記第1実施形態の平面図であり、図1(B)は図1(A)のA−A断面図である。また、図1(C)は図1(B)に示す位置D-C-Bを結ぶ線におけるポテンシャル分布を示す図である。
この第1実施形態は、単位画素である画素101と、図1(D)に示す電圧発生回路71とを備える。この画素101は、受光ダイオードであるフォトダイオード111と、絶縁ゲート型電界効果トランジスタとしての光信号検出用MOSトランジスタ112とを有する。この光信号検出用MOSトランジスタ112は、フォトダイオード111に隣接している。
上記画素101は、P型基板11の表面側に形成されたNウェル12上に形成される。フォトダイオード111と光信号検出用MOSトランジスタ112とは、P型のウェル13によって繋がっている。
光信号検出用MOSトランジスタ112は、ゲート14が略正八角形状のリング形状であり、中央部にN型のソース15が形成されている。また、上記ゲート14の外周を囲むようにN型のドレイン16が形成されている。ゲート14下の半導体表面部にはN層17が形成され、このN層17はドレイン16とソース15との間のチャネル17を構成している。また、ゲート14の下方、ソース15の近傍のP型ウェル13内にソース15を囲むようにP型のホールポケット18が設けられている。このホールポケット18が電荷蓄積領域をなす。
この第1実施形態では、電圧発生回路71は、まず、ドレイン16に所定のドレイン電圧VDを印加し、環状ゲート14に所定のゲート電圧VGを印加する。この時のポテンシャル分布を図1(C)に示す。
図1(C)において、フォトダイオード111のP型のウェル13で発生した光電荷は、ホールポケット18に転送される。その後、ホールポケット18に、上記光電荷のうちの一部の電荷が残留することにより、P型基板11へのバリア電圧がφXとなり、バリア電圧φXを越えてP型基板11への電荷排出が生じる。このP型基板11への排出電流Isubは、バリア電圧φXの関数として近似的に次式(1)で表される。
Isub=Io・exp(−φX・q/kT) … (1)
ここで、Ioは定数、qは素電荷、kはボルツマン定数、Tは絶対温度である。
上記式(1)で表される状態が定常的に保持されれば、光電流Ipと排出電流Isubとが等しくなるから、結局、次式(2)が成り立つ。なお、次式(2)において、Constは定数である。
Log(Ip)=−φX・q/kT+Const … (2)
すなわち、光電流Ipを対数変換した値とバリア電圧φXとが比例関係になる。このバリア電圧φXの値は、環状ゲート14の下のチャネル17のチャネル電位の変化として、ソース15より出力電圧Voutとして読み出される。
したがって、この実施形態では、図2に示す出力電圧特性(i)のように、光入力つまり光電流Ipの対数Log(Ip)と出力電圧Voutとの関係は直線状になる。
一方、従来のリニア変換型素子における光入力(光電流)の対数と出力電圧Voutとの関係は、図2に示す出力電圧特性(ii)のように、入射光強度がPmに達すると出力電圧Voutが飽和してしまう。これに対し、対数変換型である本実施形態によれば、出力電圧特性(i)は飽和せず、ダイナミックレンジを大幅に高めることが可能となる。
また、この第1実施形態では、フォトダイオード111は埋め込み型であり、暗電流ノイズを大幅に低減することが可能である。これは、対数変換型の動作においては、低照度側の撮像限界を拡大できることを意味する。
なお、この実施形態では、図1(A)に示すように、リング型ゲート14と信号蓄積領域としてのホールポケット18を略正八角形にしたが、円形状、楕円形状、四角形状、六角形状、多角形状でもよい。
次に、図3に、上記第1実施形態の固体撮像装置のより具体的な一例として、2×3画素の2次元配列された6個の画素110を備えた対数変換型閾値電圧変調方式MOS型イメージサンサの回路構成を示す。各画素110は、前述の画素101と同じ構成であり、各画素110が有する光信号検出用MOSトランジスタ112とフォトダイオード111も同様の構成である。
各画素110は、MOSトランジスタ112とフォトダイオード111とで構成されている。各行のMOSトランジスタ112のゲート14はゲート線41a,41b,41cでゲート駆動回路44に接続されている。また、各列のMOSトランジスタ112のソース15はソース線43a,43bで水平読み出し回路47に接続されている。この水平読み出し回路47は、出力回路48に接続され、この出力回路48は出力端子49に接続されている。
また、この実施形態は、電圧発生回路51を有している。この電圧発生回路51は、ドレイン電圧端子TVDとゲート駆動回路44とに接続されている。この電圧発生回路51は、各MOSトランジスタ112のゲート14に印加するゲート電圧VGとドレイン16に印加するドレイン電圧VDを発生する回路である。
この実施形態での読み出し動作を、図4に示すタイミングチャートを参照して説明する。
図4に示すように、ゲート駆動回路44は、ゲート線41a,41b,41cに、それぞれ、駆動波形41(a),41(b),41(c)で表されるゲート電圧を印加する。1水平走査期間1Hは読み出し期間T1と非読み出し期間T2からなる。
非読み出し期間T2では、トランジスタ112のゲート14に第1の電位としてのHレベル電圧VHが印加されて、光電流Ipと排出電流Isubとが一致した定常状態が維持され、上述の対数変換型の動作が持続すると同時に、ドレイン-ソース間が十分オン(ON)してチャネル17が十分な電荷で埋められたピンニング状態である。
一方、読み出し期間T1の内、ゲート線41aが選択される期間Taでは、ゲート線41aに印加される駆動波形41(a)では、第2の電位(VM)としてのMレベル(ミドルレベル)電圧VMが維持される。一方、他のゲート線41b,41cには駆動波形41(b),41(c)で示すように、第3の電位としてのLレベル(ローレベル)電圧VLが印加される。
したがって、期間Taでは、ゲート線41b,41cに接続された行の画素110は非選択となり、ゲート線41aに接続された行の画素110の出力電圧Voutのみがソース15に接続されたソース線43a,43bを経由して水平読み出し回路47によって読み出される。
同様に、期間Tbでは、ゲート線41bに第2の電位としてのMレベル電圧VMが印加される一方、ゲート線41a,41cに第3の電位としてのLレベル電圧VLが印加されるので、ゲート線41bに接続された行の画素110だけが選択されて、水平読み出し回路47で出力電圧Voutが読み出される。
また、期間Tcでは、ゲート線41cに第2の電位としてのMレベル電圧VMが印加される一方、ゲート線41a,41bに第3の電位としてのLレベル電圧VLが印加されるので、ゲート線41cに接続された行の画素110だけが選択されて、水平読み出し回路47で出力電圧Voutが読み出される。
このように、この第1実施形態では、各読み出し期間Ta,Tb,Tcでは、各読み出し期間Ta,Tb,Tcに対応する行の画素110だけが読み出され、読み出しの対象外のすべての画素110のトランジスタ112のゲート14は第3の電位としてのLレベル電圧VLに保持される。
次に、図5A、図5Bを参照して、この第1実施形態における読み出し動作を詳細に説明する。図5Aにゲート電圧VGと出力電圧Voutとの関係を示し、図5Bに図1(B)の位置D-C-BとD-C-Eを結ぶ一点鎖線に沿ったポテンシャル分布を示す。
図5Bにおいて、曲線pVHはゲート電圧VGが第1の電位としてのHレベル電圧VHであるときのポテンシャル分布を示し、曲線pVMはゲート電圧VGが第2の電位としてのMレベル電圧VMであるときのポテンシャル分布を示し、曲線pVLはゲート電圧VGが第3の電位としてのLレベル電圧VLであるときのポテンシャル分布を示している。なお、図5Bにおいて、各破線は、図1(B)のD-C-E断面に相当するゲート電極14の下のポテンシャル分布を示し、実線は図1(B)のB-C-D断面に相当するポテンシャル分布を示す。
先に述べたとおり、1水平走査期間1Hのうちの大部分の期間である非読み出し期間T2はゲート電圧VGが第1の電位としてのHレベル電圧VHであり、光電流Ipと基板への排出電流Isubとが等しい定常状態であり、光強度の増大に応じて、基板11に対するホールポケット18の電位が上昇してバリア電圧φXが対数的に低下する。
しかしながら、ドレイン-ソース間が十分にオン(ON)してチャネル17が十分の電荷で埋められたピンニング状態であるため、図5Aに示すように、出力電圧Voutは光強度に関わらず、ドレイン電圧VDである。
一方、読み出し期間T1では、選択された行ではゲート電圧VGが第2の電位としてのMレベル電圧VMであり、非選択行では、ゲート電圧VGが第3の電位としてのLレベル電圧VLである。
各読み出し期間Ta,Tb,Tcに短時間だけゲート電圧VGがMレベル電圧VM、あるいはLレベル電圧VLになっただけでは、ゲート電圧VGが第1の電位としてのHレベル電圧VH時のホールポケット18内の電荷が保持される一方、上記ドレイン-ソース間が飽和領域に入るので、光電流の増大に伴い、図5Aに示す特性L3からL2、特性L2からL1のようにシフトして、出力電圧Voutが光強度の対数に比例して増大する。
なお、各読み出し期間Ta,Tb,Tcに、ホールポケット18内の電荷が保持されるためには、各読み出し期間Ta,Tb,Tcが短時間であることと同時に、各読み出し期間でのホールポケット18からP型基板11への排出電流Isubを小さく抑えておくことが重要である。
この実施形態の場合、非読み出し期間T2において、光電流Ipと基板11への排出電流Isubとが等しい定常状態であり、その後の短時間の読み出し期間Ta,Tb,Tcでは、ゲート電圧VGを第1の電位としてのHレベルから第2の電位としてのMレベルや第3の電位としてのLレベルに下げる。このように、一時的にホールポケットのP型基板11へのバリア電圧を大きくすることで、バリア電圧を越えてP型基板11へ流れる排出電流Isubを小さく抑えることができ、非読み出し期間T2でのホールポケット18内の電荷が保持されることとなる。
なお、上記短時間の読み出し期間Ta,Tb,Tcは、1μ秒程度であり、一方、1H期間は一般的なNTSC方式の場合、63.5μ秒であるから、読み出し期間は非読み出し期間に比べ、数十分の一という短い時間である。
ところで、読み出し対象の画素110のゲート14を、第2の電位としてのMレベル電圧VMとし、非読み出し対象の画素110のゲート14を第3の電位としてのLレベル電圧VLとした場合、この読み出し対象の画素110の出力電圧Voutと非読み出し対象の画素110の出力電圧Voutとは、図5Aに示す読み出しマージンMGだけの差がつく。これにより、読み出し対象の画素110の出力信号Voutのみを読み出すことが可能となる。
なお、この第1実施形態の動作においては、受光ダイオードであるフォトダイオード111は埋め込み型であり、フォトダイオード111で発生する暗電流を低く抑えることができる。同時に、1水平走査期間1Hのうちの大部分の時間である非読み出し期間T1にはゲート14下のチャネル17がピンニング状態にあるので、ゲート酸化膜と基板界面で発生する暗電流をも低く抑えることができる。また、ドレイン16への印加電圧は全画素で同一であるので、ドレイン配線を各画素の遮光用メタルなどのレイアウトパターンを用いて配線することが可能である。
(第2の実施の形態)
次に、この発明の固体撮像装置の第2実施形態を説明する。この第2実施形態は、前述の第1実施形態の変形例に相当し、図1(A)、図1(B)および図3に示す構成は、第1実施形態と同様である。この第2実施形態は、ドレイン16への印加電圧VDを一定の電圧VDではなく、パルス波形とした点が前述の第1実施形態と異なる。したがって、この第2実施形態では、前述の第1実施形態と異なる点を重点的に説明する。
図6のタイミングチャートを参照して、この第2実施形態の動作を説明する。図6において、上方の3つの波形41(a)〜41(c)は、図3に示すゲート駆動回路44がゲート線41a〜41cに印加するゲート電圧の駆動波形41(a)〜41(c)である。一方、図6において、下方の1つの波形42(a)(b)(c)は、図3に示す信号線42a、42b、42cに印加するドレイン電圧の波形42(a)、42(b)、42(c)を示す。波形42(a)、42(b)、42(c)は、すべて同じ波形である。
すなわち、図3の電圧発生回路51は、図6のドレインパルスの波形42(a)(b)(c)の如く、読み出し期間Ta,Tb,Tcにのみ、全ての画素110の光信号検出用MOSトランジスタ112に第5の電位としてのドレイン電圧VD1を印加する。一方、上記電圧発生回路51は、非読み出し期間には、全ての画素110の光信号検出用MOSトランジスタ112に、第4の電位としてのドレイン電圧VD2を印加する。この第4の電位としてのドレイン電圧VD2は、第5の電位としてのドレイン電圧VD1よりも低い電圧である。
ここで、第1実施形態と同様に、図7を参照して、この第2実施形態における読み出し動作を詳細に説明する。図7Aに、ゲート電圧VGと出力電圧Voutとの関係を、ドレイン電圧がVD1の場合の特性(i)と、ドレイン電圧がVD2の場合の特性(ii)とで示す。また、図7Bに、図1(B)の位置D-C-BとD-C-Eを結ぶ一点鎖線に沿ったポテンシャル分布を示す。
図7Bにおいて、曲線pVMはゲート電圧VGが第2の電位としてのMレベル電圧VMであるときのポテンシャル分布であり、曲線pVLはゲート電圧VGが第3の電位としてのLレベル電圧VLであるときのポテンシャル分布である。図7Bにおいて、破線は、D-C-E断面に相当するゲート電極14の下のポテンシャル分布を破線で示し、B-C-D断面に相当するポテンシャル分布を実線で示す。
図4に示すように、前述の第1実施形態では、非読み出し期間におけるゲートへの印加電圧を第1の電位としてのHレベル電圧VHとしたが、この第2実施形態では、図6に示すように、非読み出し期間におけるゲートへの印加電圧を第2の電位としてのMレベル電圧VMとした。
前述の第1実施形態では、非読み出し期間で光電流Ipと基板11への排出電流Isubとが等しい定常状態であり、その後の読み出し期間Ta,Tb,Tcではホールポケット18のP型基板11へのバリア電圧が大きくなり、厳密には、非読み出し時の定常状態とは異なっている。
一方、この第2実施形態では、非読み出し期間にドレイン16に印加するドレイン電圧VD2を、読み出し期間にドレインに印加するドレイン電圧VD1より低い電圧VD2とした。これにより、図7Bに示すように、読み出し時でも非読み出し時の定常状態と同じゲート下のポテンシャルを得ることができ、読み出し時と非読み出し時とで、ホールポケット18のP型基板11へのバリア電圧が変わらず、読み出し時にも非読み出し時と同様な定常状態を作り得る。
もちろん、この第2実施形態でも、1水平走査期間1Hのうちの大部分の時間である非読み出し期間T2にはゲート下のチャネルもピンニング状態にあるので、ゲート酸化膜と基板界面で発生する暗電流を低く抑えることができる。また同様に、ドレイン印加電圧42(a)(b)(c)は全画素で同一であるので、各画素の遮光用メタルなどのレイアウトパターンを用いて配線することが可能である。
次に、図8に、この第2実施形態におけるドレイン電圧発生回路の一例を示す。このドレイン電圧発生回路は、画素110と同一構造で画素110と同一基板上に形成されたダミー画素810と定電流源813を有する。このダミー画素810はMOSトランジスタ812とフォトダイオード811を有する。このMOSトランジスタ812のドレインには、読み出し時Ta〜Tcのドレイン電圧VD1が印加され、ゲートには読み出し時のゲート電圧VMが印加される。また、上記定電流源813はトランジスタ812のソースとグランドとの間に接続されている。
このMOSトランジスタ812のゲート下のポテンシャル電位をソース電位として読み取り、その電位を第4の電位としてのドレイン電圧VD2とする。
このドレイン電圧発生回路によれば、プロセスの変動や温度変動、電源変動などによってゲート下のポテンシャルがばらついたとしても常に最適な第4の電位としてのドレイン電圧VD2を発生することが可能となる。
すなわち、該ゲート下ポテンシャルはプロセスの変動や温度変動、電源変動などによってばらつくことが予想されるが、上記ドレイン電圧発生回路によれば、発生するドレイン電圧VD2を、光信号検出用MOSトランジスタ112のドレイン16に第5の電位としてのドレイン電圧VD1を印加し、ゲート14に第2の電位としてのMレベル電圧を印加しているときのゲート下のポテンシャルと同一にすることができる。
(第3の実施の形態)
次に、図9に、この発明の固体撮像装置の第3実施形態を示す。この第3実施形態は、前述の第1実施形態または第2実施形態からなるイメージセンサ31と、AD変換器33と、記憶部としてのフレームメモリ34と、減算部としての差分回路37を備える固体撮像回路30からなる。
この固体撮像回路30では、イメージセンサ31が出力信号を出力する出力線32がAD変換器33に接続され、このAD変換器33の出力側は差分回路37とフレームメモリ34に接続されている。また、このフレームメモリ34の出力側は差分回路37に接続されている。
イメージセンサ31が出力する出力信号は、AD変換器33でデジタル信号に変換されて、差分回路37とフレームメモリ34に入力される。
このフレームメモリ34には、各画素に対して均一な所定の強度で光が照射された条件下で、イメージセンサ31から対数変換された光電変換信号が出力信号として出力されたときに、この出力信号をAD変換器33でデジタル信号に変換した信号を各画素毎に記憶している。すなわち、フレームメモリ34には、画素毎のオフセットばらつきΔVijが記録されている。
したがって、差分回路37には、イメージセンサ31から任意のフレームで読み出される出力信号をAD変換器33で変換したデジタル信号が入力されると共に、画素毎のオフセットばらつきΔVijがフレームメモリ34から入力される。この差分回路37は、各画素毎に対応づけて、上記出力信号から画素毎のオフセットばらつきΔVijを減算し、この減算後の信号を出力線38に出力する。これにより、全てのフレーム信号(すなわち対数変換された光電変換信号)に対して、オフセットばらつきΔVijがキャンセルされ、固定パターンノイズのない画像信号を出力線38から得ることができる。
このように、この第3実施形態によれば、リセット動作を行わない対数変換動作を行うイメージセンサ31を有する場合において、画素毎のオフセットばらつきに起因する固定パターンノイズの発生を防止できる。
図1(A)はこの発明の固体撮像装置の第1実施形態である対数変換型イメージセンサの画素構成を示す図であり、図1(B)は図1(A)のA-A断面図であり、図1(C)は図1(B)に示す位置D-C-Bを結ぶ線におけるポテンシャル分布図であり、図1(D)は上記イメージセンサが備える電圧発生回路71を示す図である。 図1に示す画素の光応答特性を示す図である。 この発明の固体撮像装置の第1実施形態としての2次元配列のイメージセンサの構成を示す図である。 上記第1実施形態の2次元イメージセンサの動作タイミングを示すタイミングチャートである。 上記第1実施形態における読み出し動作を説明するためのゲート電圧VGと出力電圧Voutとの関係を示す特性図である。 図1(B)の位置D-C-E-Bにおけるポテンシャル分布図である。 この発明の固体撮像装置の第2実施形態の2次元イメージセンサの動作タイミングを示すタイミングチャートである。 上記第2実施形態における読み出し動作を説明するためにゲート電圧VG,ドレイン電圧VDと出力電圧Voutとの関係を示す特性図である。 上記第2実施形態での図1(B)の位置D-C-E-Bにおけるポテンシャル分布図である。 上記第2実施形態におけるドレイン電圧発生回路の一例を示す回路図である。 この発明の第3実施形態の構成を示す図である。 図10(A)は従来例の閾値変調方式MOS型イメージセンサにおける画素を示す平面図であり、図10(B)は上記従来例の画素の断面図である。 上記従来例のポテンシャル分布図である。 上記従来例の動作タイミング図である。
符号の説明
11 P型基板
12 Nウェル
13 P型ウェル
14 ゲート
15 ソース
16 ドレイン
17 チャネル
18 ホールポケット
30 固体撮像回路
31 イメージセンサ
33 AD変換器
34 フレームメモリ
37 差分回路
38 出力線
44 ゲート駆動回路
47 水平読み出し回路
48 出力回路
49 出力端子
51、71 電圧発生回路
101、110 画素
111 フォトダイオード
112 光信号検出用MOSトランジスタ
φX バリア電圧
Isub 排出電流
Ta,Tb,Tc 読み出し期間
T2 非読み出し期間
Vout 出力電圧

Claims (13)

  1. 受光ダイオードと、この受光ダイオードからの信号電荷を蓄積する信号蓄積領域と、この信号蓄積領域に存在する電荷量に応じて変化するチャネル電位を出力信号として読み出す絶縁ゲート型電界効果トランジスタと、上記信号蓄積領域に存在する電荷の排出先となる基板とを有する画素と、
    上記絶縁ゲート型電界効果トランジスタのゲートとドレインに、それぞれ、所定のゲート電圧とドレイン電圧を印加することによって、少なくとも上記画素の非読み出し時に、上記受光ダイオードで発生する光電流と上記基板に排出される電流とを釣り合わして、上記画素を、上記光電流が上記信号蓄積領域を介して上記基板へ定常的に流れる定常動作状態にする電圧発生部と、
    を備えることを特徴とする固体撮像装置。
  2. 請求項1に記載の固体撮像装置において、
    2次元配列された複数の上記画素を備え、
    上記電圧発生部は、
    非読み出し時には、全ての画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第1の電位を与えて、全ての画素を上記定常動作状態にする一方、
    読み出し時には、選択行の画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第2の電位を与えると共に、非選択行の画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第3の電位を与えることによって、上記選択行の画素のみを読み出し可能にすることを特徴とする固体撮像装置。
  3. 請求項2に記載の固体撮像装置において、
    上記電圧発生部が上記ゲートに与える第1および第2の電位は上記絶縁ゲート型電界効果トランジスタがオンとなる値であり、上記電圧発生部が上記ゲートに与える上記第3の電位は上記絶縁ゲート型電界効果トランジスタがオフとなる値であることを特徴とする固体撮像装置。
  4. 請求項2に記載の固体撮像装置において、
    上記電圧発生部が上記ゲートに与える第1の電位は、上記絶縁ゲート型電界効果トランジスタのゲート下のチャネル表面が電荷で埋められてピンニングされる値であることを特徴とする固体撮像装置。
  5. 請求項1に記載の固体撮像装置において、
    上記受光ダイオードは埋め込みフォトダイオードであることを特徴とする固体撮像装置。
  6. 請求項1に記載の固体撮像装置において、
    上記ドレイン配線は、遮光用メタルの配線であることを特徴とする固体撮像装置。
  7. 請求項1に記載の固体撮像装置において、
    2次元配列された複数の上記画素を備え、
    上記電圧発生部は、
    非読み出し時には、全ての画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第2の電位を与えると共に、ドレインにドレイン電圧として第4の電位を与えて全ての画素を上記定常動作状態にし、
    読み出し時には、全ての画素の絶縁ゲート型電界効果トランジスタのドレインにドレイン電圧として第5の電位を与えると共に、選択行の画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第2の電位を与える一方、非選択行の画素の絶縁ゲート型電界効果トランジスタのゲートにゲート電圧として第3の電位を与えることによって、上記選択行の画素のみを読み出し可能にすることを特徴とする固体撮像装置。
  8. 請求項7に記載の固体撮像装置において、
    上記電圧発生部が上記ゲートに与える第2の電位は上記絶縁ゲート型電界効果トランジスタがオンとなる値であり、上記電圧発生部が上記ゲートに与える上記第3の電位は上記絶縁ゲート型電界効果トランジスタがオフとなる値であることを特徴とする固体撮像装置。
  9. 請求項7に記載の固体撮像装置において、
    上記電圧発生部が上記ドレインに与える第4の電位と上記ゲートに与える第2の電位は、上記絶縁ゲート型電界効果トランジスタのゲート下のチャネル表面が電荷で埋められてピンニングされる値であることを特徴とする固体撮像装置。
  10. 請求項7に記載の固体撮像装置において、
    上記ゲートに第2の電位を与え、ドレインに第5の電位を与えることによって得られるゲート下のサーフェスポテンシャルと、上記ドレインに与える第4の電位は同一電位であることを特徴とする固体撮像装置。
  11. 請求項7に記載の固体撮像装置において、
    上記ドレインに与える第4の電位を発生する電圧発生回路を備え、
    この電圧発生回路は、上記絶縁ゲート型電界効果トランジスタと同一構造であり、かつ、上記絶縁ゲート型電界効果トランジスタと同一基板上に形成された絶縁ゲート型電界効果トランジスタによって構成されていることを特徴とする固体撮像装置。
  12. 請求項11に記載の固体撮像装置において、
    上記電圧発生回路を構成する上記絶縁ゲート型電界効果トランジスタは、ドレインに第5の電位が印加され、ゲートに第2の電位が印加されることを特徴とする固体撮像装置。
  13. 請求項2または7に記載の固体撮像装置において、
    暗時または所定の均一光を上記複数の画素に照射しているときに、上記複数の画素からの各出力信号を記憶して、この各出力信号を各基準信号として出力する記憶部と、
    撮像時に上記複数の画素から出力される各出力信号から上記各基準信号を減算して、各画素の各撮像信号として出力する減算部とを備えたことを特徴とする固体撮像装置。
JP2004277040A 2004-09-24 2004-09-24 固体撮像装置 Pending JP2006094136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004277040A JP2006094136A (ja) 2004-09-24 2004-09-24 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004277040A JP2006094136A (ja) 2004-09-24 2004-09-24 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2006094136A true JP2006094136A (ja) 2006-04-06

Family

ID=36234679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004277040A Pending JP2006094136A (ja) 2004-09-24 2004-09-24 固体撮像装置

Country Status (1)

Country Link
JP (1) JP2006094136A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026968B2 (en) 2008-04-11 2011-09-27 Aptina Imaging Corporation Method and apparatus providing dynamic boosted control signal for a pixel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026968B2 (en) 2008-04-11 2011-09-27 Aptina Imaging Corporation Method and apparatus providing dynamic boosted control signal for a pixel

Similar Documents

Publication Publication Date Title
US10257452B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
JP5091964B2 (ja) 固体撮像装置
JP5230726B2 (ja) ゲイン制御を備える画像センサ画素
WO2011058684A1 (ja) 固体撮像装置
JP2010183040A (ja) 固体撮像素子およびカメラシステム
JP2010124418A (ja) 固体撮像装置
JP3927696B2 (ja) 撮像装置
KR102425590B1 (ko) 고체 촬상 장치, 그 구동 방법 및 전자 기기
JP6903637B2 (ja) 画素検知回路及びその駆動方法、画像センサ、電子機器
JP4449627B2 (ja) 固体撮像装置
US20050185072A1 (en) Solid-state image pickup device
US9143712B2 (en) Solid state imaging device, driving method of solid state imaging device, and electronic device having a driving unit so that a potential of a drain of a charge reset unit is controlled
JP2003110940A (ja) 固体撮像装置
JP2011199781A (ja) 固体撮像装置
JP4507847B2 (ja) 撮像デバイス
JP2009168611A (ja) 赤外線固体撮像素子
JP4718169B2 (ja) Cmos撮像デバイス回路
JP2013197697A (ja) 固体撮像装置及び電子機器
JP2006094136A (ja) 固体撮像装置
JP2007096913A (ja) 撮像デバイス回路、固体撮像装置、撮像デバイス回路の感度調整方法
JP2013187233A (ja) 固体撮像装置、固体撮像装置の駆動方法及び電子機器
JP2011199050A (ja) 固体撮像デバイスおよび電子機器
JP4466339B2 (ja) 撮像デバイス回路及び固体撮像装置
JP2000174247A (ja) 固体撮像素子
JP2005218052A (ja) 光検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105