JP2006084848A - 画像形成装置 - Google Patents

Abstract

【課題】 従来のものより処理が高速であり、かつ回路規模の縮小が可能であるとともに、簡単な計算処理によって画像データからトナー消費量を精度よく換算する。
【解決手段】 画像データ出力部のレーザコントロールとレーザダイオードとの間に画素数計数回路４２ｆが設けられており、この画素数計数回路４２ｆは、画像計数を行うために注目画素とその周辺画素の情報を１ライン分格納しておくラインメモリ２０１と、注目画素並びにその周辺画素に対する画素加算値Ｓｉ，０を発生する加算値生成回路２０２と、加算値生成回路２０２からの画素加算値Ｓｉ，０を全加算Ｓ′する加算回路２０３と、加算値が１を超える場合には１に丸める加算値判定回路２０４と、画素計数を行う計数回路２０５とで構成され、注目画素及びその近傍画素を組とした画素グループに含まれる近傍画素が現像されるか否かにより注目画素の計数値に加算する加算値を補正する。
【選択図】 図３

Description

本発明は、現像される画素の数をカウントしてトナーの消費量を予測する画像形成装置に係り、より詳細には、消費量の予測精度の向上を図った画像形成装置に関する。

従来、現像される画素の数をカウントしてトナーの消費量を予測する画像形成装置が提案されている。この画像形成装置では、現像される画素数をカウントする画素数計数手段を備えている。すなわち、画素数計数手段は、現像される画素を単純に「１」としてカウントアップしていくようになっており、そのカウント値に基づいてトナーの消費量を予測（計算）するようになっている。

ここで、「画素」とは、現像されるか否かに関わらず存在するものを示している。すなわち、「画素」はモノクロＭＰＦで云えば、黒画素と白画素の両方を含む概念であり、現像される画素が黒画素、現像されない画素が白画素となる。

ところで、光書き込み装置より感光体に照射される光エネルギーの分布は、通常は正規分分布である。例えば、１画素（１ドット）を露光した場合を考えると、光書き込み装置の光源形状や、感光体の感度などの影響により、潜像結果は分散し、対象画素においては潜像されにくく（ＶＬが上がる）、また、周辺画素にエネルギー分散が起こる。すなわち、ドット再現性が悪くなり、ドットが分散されることになる。

図１１（ａ）は、現像される注目画素に単独で光エネルギーを照射した場合（例えば、注目画素に隣接する画素が白画素である場合）のレーザのエネルギー分布と１画素当たりのトナー量とを示しており、図１１（ｂ）は、注目画素に隣接してビームが照射された場合（注目画素に隣接する画素も黒画素である場合）のレーザのエネルギー分布と１画素当たりのトナー量とを示している。この図からも分かるように、現像する画素が疎である場合の１画素当たりのトナー消費量（図１１（ａ）参照）に比べ、現像する画素が密である場合の１画素当たりのトナー消費量（図１１（ｂ）参照）が多くなっている。

すなわち、単純に画像データのみを計数してトナー消費量を換算する場合、ドットが疎になればなるほど、実際のトナー消費量に対する画素計数により換算されるトナー消費量の誤差が大きくなる。現像装置内のトナー残量検知センサーは、期待されるトナーエンプティの位置に付けられることが望ましいが、実際には構造上困難であることが多く、トナーエンプティの手前の検知位置に取り付けられる場合がある。また、トナー残量検知センサー自体を省略する場合もある。従って、画像データからトナー消費量を精度よく換算することが必要となる。

そこで、画像データより精度良くトナー消費量を換算することにより、原稿種類によるトナー付着量の違いから起きる印刷枚数のカウントミスを吸収するようにした画像形成装置が提案されている（例えば、特許文献１参照）。

この画像形成装置は、印刷された画素数を計測し、計測された画素数が任意の紙サイズの面積比率から求められる所定の画素数の計測値を超える毎に印刷枚数のカウンタ値をアップさせる際に、該カウンタ値をアップさせる条件に用いる面積比率に、対応する原稿種類（文字原稿、画像原稿、写真原稿等）の設定によって異なる係数を掛けて面積比率を変更し、原稿種類の設定の違いによる補正を行ってカウントアップする。そして、カウンタ値に基づいてトナー消費量を枚数に換算し、トナー消費量を計測するようになっている。
特開２００２−３２８５６８号公報

上記特許文献１の画像形成装置では、画素のカウント値を、画素が属する領域（文字や写真等）に応じて補正している。すなわち、画素が属する領域判定が必要であるため、複雑な回路構成となり、かつ、処理も複雑であるため高速化が難しいといった問題があった。

本発明はかかる問題点を解決すべく創案されたもので、その目的は、特許文献１のものより処理が高速であり、かつ回路規模の縮小が可能であるとともに、簡単な計算処理によって画像データからトナー消費量を精度よく換算することのできる画像形成装置を提供することにある。

上記目的を達成するため、本発明の画像形成装置は、像担持体に複数の画素からなる静電潜像を形成する光書込み手段と、前記静電潜像を現像する現像手段と、現像される画素数を計数する画素数計数手段と、計数された画素数を基にトナー消費量を予測するトナー消費量予測手段とを備えた画像形成装置において、注目画素及びその近傍画素を組とした画素グループを有し、前記画素数計数手段は、前記注目画素が現像される画素であった場合に計数を行うとともに、前記画素グループに含まれる近傍画素が現像されるか否かにより前記注目画素の計数値に加算する加算値を補正する補正手段を有することを特徴としている。

すなわち、現像される画素の数をカウントしてトナー消費量を予測する場合に、注目画素に隣接する画素が現像されるか否かで注目画素におけるトナー消費量が変化するので、その変化量を補正手段により適正に補正することで、正確にトナー消費量を予測することができる。

この場合、前記画素グループは、注目画素とこの注目画素に主走査方向に隣接する近傍画素とで構成する。書き込みデータは、シリアルデータとして主走査方向に隣接しているので、画素グループを注目画素とこの注目画素に主走査方向に隣接する近傍画素とで構成することで、隣接する画素が現像されるか否かを容易に検知することができる。これにより、回路規模の縮小、高速処理が可能となる。

また、前記画素グループは、注目画素とこの注目画素に主走査方向及び副走査方向に隣接する近傍画素とで構成してもよい。

このように、主走査方向に隣接する画素に加え、副走査方向に隣接する画素も検出することで、予測精度をさらに向上させることができる。

また、本発明によれば、前記画素数計数手段は、書き込みデータ出力装置の下流側かつ光書込み装置の上流側に配置する。このように配置することで、書き込みデータがシリアル化してクロックに同期して順次送られてきているデータラインにおいてドットの計数を行うので、計数処理が高速かつ容易に可能である。例えば、画像メモリ中の画像をアドレス指定してアクセスするような場合と比較すると、本構成ではメモリをアドレス指定する回路構成が不要となる。

本発明の画像形成装置は上記のように構成したので、現像される画素の数をカウントしてトナーの消費量を予測する場合に、注目画素に隣接する画素が現像されるか否かで注目画素におけるトナーの消費量が変化する点に着目し、その変化量を補正手段により適正に補正するように構成したので、トナー消費量を正確に予測することができる。

以下、本発明の実施の形態について、図面を参照して説明する。

−装置全体の動作説明−
図１は、本実施形態に係る画像形成装置の構成を示す説明図である。

本画像形成装置１００は、外部から伝達された画像データに応じて、所定のシート（記録用紙）に対して多色及び単色の画像を形成するものであり、図に示すように、露光ユニット１、現像器２、感光体ドラム３、クリーナユニット４、帯電器５、中間転写ベルトユニット８、定着ユニット１２、用紙搬送路Ｓ、給紙トレイ１０及び排紙トレイ１５等により構成されている。

なお、本画像形成装置１００において扱われる画像データは、ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色を用いたカラー画像に応じたものである。従って、現像器２（２ａ、２ｂ、２ｃ、２ｄ）、感光体ドラム３（３ａ、３ｂ、３ｃ、３ｄ）、帯電器５（５ａ、５ｂ、５ｃ、５ｄ）、クリーナユニット４（４ａ、４ｂ、４ｃ、３ｄ）は各色に応じた４種類の潜像を形成するようにそれぞれ４個ずつ設けられ、それぞれ添え字ａの構成部材がブラックに、添え字ｂの構成部材がシアンに、添え字ｃの構成部材がマゼンタに、添え字ｄの構成部材がイエローに設定され、４つの画像ステーションが構成されている。

感光体ドラム３は、本画像形成装置１００の上部に配置（装着）されている。

帯電器５は、感光体ドラム３の表面を所定の電位に均一に帯電させるための、帯電手段であり、図１に示すように接触型のローラ型やブラシ型の帯電器のほか、チャージャー型の帯電器が用いられることもある。

露光ユニット１は、図１に示すように、レーザ照射部及び反射ミラーを備えたレーザスキャニングユニット（ＬＳＵ）を用いる手法のほかに、発光素子をアレイ状に並べた例えばＥＬやＬＥＤ書込みヘッドを用いる手法もある。そして、帯電された感光体ドラム３を入力された画像データに応じて露光することにより、その表面に、画像データに応じた静電潜像を形成する機能を有するものである。

現像器２は、それぞれの感光体ドラム３上に形成された静電潜像を（Ｋ、Ｃ、Ｍ、Ｙ）のトナーにより顕像化するものである。

クリーナユニット４は、現像・画像転写後における感光体ドラム３上の表面に残留したトナーを、除去・回収するものである。

感光体ドラム３の上方に配置されている中間転写ベルトユニット８は、中間転写ベルト７、中間転写ベルト駆動ローラ７１、中間転写ベルトテンション機構７３、中間転写ベルト従動ローラ７２、中間転写ローラ６（６ａ、６ｂ、６ｃ、６ｄ）、及び中間転写ベルトクリーニングユニット９を備えている。

中間転写ベルト駆動ローラ７１、中間転写ベルトテンションローラ７３、中間転写ローラ６及び中間転写ベルト従動ローラ７２等は、中間転写ベルト７を張架し、転写ベルト７を矢印Ｂ方向に回転駆動させるものである。

中間転写ローラ６は、中間転写ベルトユニット８の中間転写ベルトテンション機構７３の中間転写ローラ取付部に回転可能に支持されており、感光体ドラム３のトナー像を、中間転写ベルト７上に転写するための転写バイアスを与えるものである。

中間転写ベルト７は、それぞれの感光体ドラム３に接触するように設けられている。そして、感光体ドラム３に形成された各色のトナー像を中間転写ベルト７に順次的に重ねて転写することによって、中間転写ベルト７上にカラーのトナー像（多色トナー像）を形成する機能を有している。この中間転写ベルト７は、厚さ１００μｍ〜１５０μｍ程度のフィルムを用いて無端状に形成されている。

感光体ドラム３から中間転写ベルト７へのトナー像の転写は、中間転写ベルト７の裏側に接触している中間転写ローラ６によって行われる。中間転写ローラ６には、トナー像を転写するために高電圧の転写バイアス（トナーの帯電極性（−）とは逆極性（＋）の高電圧）が印加されている。

中間転写ローラ６は、直径８〜１０ｍｍの金属（例えばステンレス）軸をベースとし、その表面は、導電性の弾性材（例えばＥＰＤＭ，発泡ウレタン等）により覆われているローラである。この導電性の弾性材により、中間転写ベルトに対して均一に高電圧を印加することができる。本実施形態１では転写電極としてローラ形状を使用しているが、それ以外にブラシなども用いる事が可能である。

上述のように、各感光体３上で各色相に応じた顕像化された静電像は、中間転写ベルト７で積層され、装置に入力された画像情報となる。このように積層された画像情報は、中間転写ベルト７の回転により、後述の用紙と中間転写ベルト７との接触位置に配置される転写ローラ１１によって用紙上に転写される。

このとき、中間転写ベルト７と転写ローラ１１とは所定ニップで圧接されると共に、転写ローラ１１にはトナーを用紙に転写させるための電圧が印加される（トナーの帯電極性（−）とは逆極性（＋）の高電圧）。さらに、転写ローラ１１は上記ニップを定常的に得るために、転写ローラ１１もしくは中間転写ベルト駆動ローラ７１の何れか一方を硬質材料（金属等）とし、他方を弾性ローラ等の軟質材料（弾性ゴムローラ、または発泡性樹脂ローラ等々）としている。

また、上記のように、感光体ドラム３との接触により中間転写ベルト７に付着したトナー、若しくは転写ローラ１１によって用紙上に転写が行われず中間転写ベルト７上に残存したトナーは、次工程でトナーの混色を発生させる原因となるため、中間転写ベルトクリーニングユニット９によって除去・回収されるように設定されている。中間転写ベルトクリーニングユニット９には、中間転写ベルト７に接触する例えばクリーニング部材としてクリーニングブレードが備えられており、クリーニングブレードが接触する中間転写ベルト７は、裏側から中間転写ベルト従動ローラ７２で支持されている。

給紙トレイ１０は、画像形成に使用するシート（記録用紙）を蓄積しておくためのトレイであり、本画像形成装置１００の画像形成部及び露光ユニット１の下側に設けられている。また、本画像形成装置１００の上部に設けられている排紙トレイ１５は、印刷済みのシートをフェイスダウンで載置するためのトレイである。

また、本画像形成装置１００には、給紙トレイ１０のシートを転写部１１や定着ユニット１２を経由させて排紙トレイ１５に送るための、略垂直形状の用紙搬送路Ｓが設けられている。さらに、給紙トレイ１０から排紙トレイ１５までの用紙搬送路Ｓの近傍には、ピックアップローラ１６、レジストローラ１４、転写部１１、定着部１２、シートを搬送する搬送ローラ２５等が配置されている。

搬送ローラ２５は、シートの搬送を促進・補助するための小型のローラであり、用紙搬送路Ｓに沿って複数設けられている。ピックアップローラ１６は、給紙トレイ１０の端部に備えられ、給紙トレイ１０からシートを１枚ずつ用紙搬送路Ｓに供給する呼び込みローラである。

また、レジストローラ１４は、用紙搬送路Ｓを搬送されているシートを一旦保持するものである。そして、感光体ドラム３上のトナー像の先端とシートの先端を合わせるタイミングでシートを転写部１１に搬送する機能を有している。

定着ユニット１２は、ヒートローラ３１、加圧ローラ３２等を備えており、ヒートローラ３１及び加圧ローラ３２は、シートを挟んで回転するようになっている。

また、ヒートローラ３１は、図示しない温度検出器からの信号に基づき制御部によって所定の定着温度となるように制御されており、加圧ローラ３３と共にシートを熱圧着することにより、シートに転写された多色トナー像を溶融・混合・圧接し、シートに対して熱定着させる機能を有している。

なお、多色トナー像の定着後のシートは、搬送ローラ２５（２５−１〜２５−８）によって用紙搬送路Ｓの反転排紙経路に搬送され、反転された状態で（多色トナー像を下側に向けて）、排紙トレイ１５上に排出されるようになっている。

−シート搬送経路の説明−
本画像形成装置１００には予めシートを収納する給紙カセット１０が配置されると共に、ユーザーが少数枚の印字を行う時に前記給紙カセット１０の開閉動作を行わなくても良い手差しトレイ２０が配置されている。

両給紙方法には、各々前記のピックアップローラ１６が配置され、シートを１枚ずつ搬送路に導くようになっている。

給紙カセット１０から搬送されるシートは、搬送路中の搬送ローラ２５−１によってレジストローラ１４まで搬送され、シートの先端と中間転写ベルト７上の画像情報の先端を整合するタイミングで転写ローラ１１に搬送され、シート上に画像情報が書き込まれる。その後、シートは定着部１２を通過する事によってシート上の未定着トナーが熱で溶融・固着され、搬送ローラ２５−２を経て排紙ローラ２５−３から排紙トレイ１５上に排出される。以上は片面印字要求のときの動作である。

他方、手差し給紙トレイ２０に積載されるシートは、ピックアップローラ１６−２によって給紙され、複数の搬送ローラ（２５−６、２５−５、２５−４）を経てレジストローラ１４に到達し、それ以降は給紙カセット１０から給紙されるシートと同様の経過を経て排紙トレイ１５に排出される。以上は片面印字要求のときの動作である。

一方、印字要求内容が両面印字要求のときは、上記のように片面印字が終了し定着部１２を通過したシートの後端が排紙ローラ２５−３でチャックされた状態で、排紙ローラが逆回転することによって搬送ローラ（２５−７、２５−８）に導かれた後、レジストローラ１４を経て裏面印字が行われた後、排紙トレイ１５に排出される。

手差し給紙トレイ（合紙トレイ）２０には、ＩＣ（ＲＦＩＤタグ）が組み込まれた用紙（合紙）をあらかじめセットしておく。また、手差し給紙トレイ２０、搬送経路上の任意の搬送ローラー（途中経過をみるため）、及び排紙トレイ１５には、それぞれセンサー（ＲＦＩＤリーダー）１１０ａ〜１１０ｃが設置されている。これは、手差しトレイ２０より給紙されるＩＣ（ＲＦＩＤタグ）が組み込まれた用紙が、今どこにあるかをそれぞれの地点で特定するためである。特に、手差し給紙トレイ２０、排紙トレイ１５では、複数の用紙を一度に読み込めるようなマルチリード機能を備えたセンサーを持っており、これにより用紙が複数重ねられていても、個々の情報を取り込むことが可能となっている。

−画像処理部の回路説明−
次に、上記構成の画像形成装置１００に搭載されているカラー画像情報の画像処理部の構成及び機能を説明する。

図２は画像形成装置１００に含まれている画像処理部のブロック構成図である。

この画像処理部は、画像データ入力部４０、画像処理部４１、ハードディスク装置若しくはＲＡＭ（ランダムアクセスメモリ）等から構成される画像メモリ４３、画像データ出力部４２、中央処理装置（ＣＰＵ）４４、画像編集部４５、及び外部インターフェイス部４６，４７から構成されている。

画像データ入力部４０は、白黒原稿あるいはカラー原稿画像を読み取り、ＲＧＢの色成分に色分解したラインデータを出力することのできる３ラインのカラーＣＣＤ４０ａ、カラーＣＣＤ４０ａにて読み取られたラインデータのライン画像レベルを補正するシェーディング補正回路４０ｂ、３ラインのカラーＣＣＤ４０ａにて読み取られた画像ラインデータのずれを補正するラインバッファなどのライン合わせ部４０ｃ、３ラインのカラーＣＣＤ４０ａから出力される各色のラインデータの色データを補正するセンサ色補正部４０ｄ、各画素の信号の変化にめりはりを持たせるよう補正するＭＴＦ補正部４０ｅ、画像の明暗を補正して視感度補正を行うγ補正部４０ｆなどからなる。

画像処理部４１は、画像データ入力部４０から入力されるカラー画像信号であるＲＧＢ信号よりモノクロデータを生成するモノクロデータ生成部４１aと、ＲＧＢ信号を記録装置の各記録部に対応したＹＭＣ信号に変換し、またクロック変換する入力処理部４１b、入力された画像データが文字部なのか網点写真なのか印画紙写真なのかをそれぞれ分離する領域分離部４１ｃ、入力処理部４１aから出力されるＹＭＣ信号に基づいて下色除去処理を行い黒生成する黒生成部４１ｄ、各色変換テーブルに基づいてカラー画像信号の各色を調整する色補正回路４１ｅ、設定されている倍率に基づいて入力された画像情報を倍率変換するズーム処理回路４１ｆ及び空間フイルタ４１ｇ、多値誤差拡散や多値ディザなどの階調性を表現するための中間調処理部４１ｈなどからなっている。

中間調処理された各色画像データは、画像メモリ４３に一旦蓄えられる。画像メモリ４３は、画像処理部４１からシリアル出力される８ビット４色（３２ビット）の画像データを順次受け取り、バッファに一時的に蓄えながら３２ビットのデータから８ビット４色の画像データに変換して色毎の画像データとして記憶管理する４基のハードディスク（回転記憶媒体）４３a，４３b，４３c，４３dからなる。また、各画像ステーションの位置が異なるため、画像メモリ４３の遅延バッファメモリ４３ｅ（半導体メモリ）に各色画像データを一旦記憶させ、それぞれ時間をずらすことにより、各レーザースキャナーユニットに画像データを送るタイミングを合わせて、色ずれを防止している。さらに、画像メモリ４３には、複数の画像の合成を行うための画像合成メモリ４３ｆも含まれている。

画像データ出力部４２は、中間調処理部４１hからの各色画像データに基づいてパルス幅変調を行うレーザコントロールユニット４２ａ、レーザコントロールユニット４２ａ(画像データ生成出力部)から出力される各色の画像信号に応じたパルス幅変調信号に基づいてレーザ記録を行う各色の光書込み装置（レーザダイオード）４２ｂ，４２ｃ，４２ｄ，４２ｅからなる。

中央処理装置（ＣＰＵ）４４は、画像データ入力部４０、画像処理部４１、画像メモリ４３、画像データ出力部４２、さらに後述する画像編集部４５、及び外部インターフェース部４６，４７を、所定のシーケンスに基づいてコントロールするものである。

また、画像編集部４５は、画像データ入力部４０、画像処理部４１、あるいは後述するインターフェースを経て一旦画像メモリ４３に記憶された画像データに対して所定の画像編集を施すためのものであり、画像データの編集作業は、画像合成用メモリ４３ｆを用いて行われる。

さらに、インターフェース４６は、画像形成装置１００とは別に設けられた外部の画像入力処理装置(通信携帯端末、デジタルカメラ、デジタルビデオカメラ等)からの画像データを受け入れるための通信インターフェース手段である。

なお、このインターフェース４６から入力される画像データも、一旦画像処理部４１に入力して色空間補正などを行うことで、画像形成装置１００の画像処理部４１で取り扱うことのできるデータレベルに変換してハードディスク４３ａ，４３ｂ，４３ｃ，４３ｄに記憶管理されることとなる。

さらに、インターフェース４７は、図示しないパーソナルコンピュータにより作成された画像データを入力するプリンタインーフェースであり、またＦＡＸ受信した画像データを受け入れるための白黒またはカラーＦＡＸインターフェースである。このインターフェース４７から入力される画像データは、すでにＣＭＹＫ信号であり、中間調処理部４１hで一旦中間調処理を施して画像メモリ４３のハードディスク４３ｂ，４３ｃ，４３ｄ，４３ｅに記憶管理されることとなる。

上記構成において、本実施形態では、レーザコントロールユニット４２ａと光書込み装置（レーザダイオード）４２ｂ，４２ｃ，４２ｄ，４２ｅとの間に画素数計数回路４２ｆを設けたものである。

また、本実施形態では、注目画素及びその近傍画素を組とした画素グループを有している。そして、前記画素数計数回路４２ｆは、注目画素が現像される画素であった場合に計数を行うとともに、画素グループに含まれる近傍画素が現像されるか否かにより、注目画素の計数値に加算する加算値を補正するようになっている。以下、画素数計数回路４２ｆによる計数値の補正処理の実施例について説明する。

図５は本実施例１による画素グループの構成例を示している。本実施例１による画素グループは、注目画素（Ｐ０，０）と、この注目画素（Ｐ０，０）を中心として主走査方向の両側に２個ずつ隣接する４個の近傍画素（Ｐ−２，０）（Ｐ−１，０）（Ｐ１，０）（Ｐ２，０）の５個の画素から構成されている。そして、これら５つの画素（Ｐ−２，０）（Ｐ−１，０）（Ｐ０，０）（Ｐ１，０）（Ｐ２，０）には、それぞれ係数加算値（Ｃ−２，０）、（Ｃ−１，０）（Ｃ０，０）（Ｃ１，０）（Ｃ２，０）が割り当てられている。本実施例１では、係数加算値（Ｃ−２，０）に「０」、係数加算値（Ｃ−１，０）に「０．２５」、係数加算値（Ｃ０，０）に「０．５」、係数加算値（Ｃ１，０）に「０．２５」、係数加算値（Ｃ２，０）に「０」が割り当てられている。すなわち、注目画素（Ｐ０，０）に係数加算値「０．５」、これに隣接する両側の近傍画素（Ｐ−１，０）（Ｐ，０）にそれぞれ係数加算値「０．２５」、さらにその両外側に隣接する近傍画素（Ｐ−２，０）（Ｐ２，０）にそれぞれ係数加算値「０」が設定されている。すなわち、本実施例１では、両外側の係数加算値が「０」であるので、実質的には、注目画素とこれに隣接する両側の２個の近傍画素の計３個の画素からなる画素グループとなっている。なお、係数加算値Ｃｉ，０は固定値でもよいが、ＣＰＵ４４により書き換え可能とし、ユーザによって任意に設定可能としてもよい。

図３は、上記のように計数が割り当てられた画素グループを利用した本実施例１の画素数計数回路４２ｆの回路構成例を示している。

この画素数計数回路４２ｆは、大別すると、画像計数を行うために注目画素とその周辺画素の情報を１ライン分格納しておくラインメモリ２０１と、注目画素並びにその周辺画素に対する画素加算値Ｓｉ，０を発生する加算値生成回路２０２と、加算値生成回路２０２からの画素加算値Ｓｉ，０を全加算Ｓ′する加算回路２０３と、加算値が１を超える場合には１に丸める加算値判定回路２０４と、画素計数を行う計数回路２０５とから構成されている。

ラインメモリ２０１は、例えばシフトレジスタで構成されており、レーザコントロール４２ａから入力される画像データのうち１ライン分の画素データを格納する。そして、格納した１ライン分の画像データを、画像クロックＣＫにより画素単位で順次シフトしながらレーザダイオード４２ｂ〜４２ｅに出力するとともに、注目画素とその注目画素の前後２個の近傍画素の５画素分のデータを取り出して加算値生成回路２０２に出力する（図４を併せて参照）。ここで、注目画素の情報をＰ０，０とし、周辺画素の情報をＰｉ，０（ｉ＝−１，−２，０，１，２）とする。また、ラインメモリ２０１からは、注目画素の情報Ｐ０，０が加算回路２０３に入力される。画素は２値（１ビット）を想定しており、注目画素の情報Ｐ０，０は、その画素が現像される場合に「１」、現像されない場合に「０」が与えられる。

加算値生成回路２０２は、ラインメモリ２０１から入力される５画素分のデータＰｉ，０と、図５に示した画素グループの各画素に割り当てられた係数加算値Ｃｉ，０とに基づき、画素加算値Ｓｉ，０を下式、
Ｓｉ，０＝Ｃｉ，０・Ｐｉ，０
の演算によって求める。

Ｐｉ，０に対応するＣｉ，０は、注目画素Ｐ０，０が「１」のときに注目画素に対する係数加算値を決める値であり、Ｐ０，０に対する間接的露光・潜像特性などの影響度によって決定される。Ｓ０，０は注目画素に対する画素係数値、その他のＳｉ，０は注目画素Ｐ０，０に対する加算値を定めている。なお、本実施例１では上記数式を用いているが、単純なセレクタ回路として実現することも可能である。

加算回路２０３は、加算値生成回路２０２からの画素加算値Ｓｉ，０を全加算Ｓ′する。ただし、注目画素Ｐ０，０が「０」（非現像）の場合は、加算値は「０」とする。

加算値判定回路２０４は、加算回路２０３で全加算した値Ｓ′が「１」を超えた場合には「１」に丸めてＳ＝１として出力するとともに、全加算値Ｓ′が１以下である場合には、そのままＳ＝Ｓ′として出力する処理を行う。ただし、Ｃｉ，０の総和が１を超えないようにしている場合には、この加算値判定回路２０４は不要であり、加算回路２０３での全加算値Ｓ′をそのまま出力すればよい。

計数回路２０５は、画素計数を行う回路であり、加算器２０５ａと記憶部２０５ｂとからなる。そして、加算器２０５ａには、加算値判定回路２０４からの加算値Ｓと記憶部２０５ａの記憶値とが入力されており、加算値判定回路２０４から加算値Ｓが入力されるたびに、記憶部２０５ａに記憶されている値に加算値Ｓを加えた値を新たに記憶部２０５ａに更新記憶することで、現像される画素数を計数するようになっている。この計数値（ＳＵＭ）はＣＰＵ４４にて読み出すことができるようになっており、ＣＰＵ４４では、この計数値（ＳＵＭ）を用いてトナー消費量の演算等を行う。印字画素の計数値に基づいてトナー消費量を演算する方法については、従来、種々の方法が提案されており、本実施形態においても同じ方法を用いることが可能であるので、ここでは詳細な説明を省略する。

ここで、図６を参照して、図３に示す画素数計数回路４２ｆでの計数処理を具体的に説明する。

図６は、１例として、１ライン５画素の画像データが５ライン分、すなわち縦５画素、横５画素の２５画素分の面積の画像データを印刷する場合であって、同一面積に画素データ「１」（現像）の数が等しい画像（この例では１３画素）として（ａ），（ｂ）の２種類を例示している。

図６（ａ）では、現像する画素（図中の黒丸：以下同じ）と現像しない画素（図中の白丸：以下同じ）とが上下左右とも交互に出現する場合（均等に出現する場合）を例示しており、図６（ｂ）は、現像する画素と現像しない画素とが疎密の状態で不均一に出現する場合（基本的に、左右方向（主走査方向）及び／または上下方向（副走査方向）に２個連続する場合：ただし右下隅は１個）を例示している。

図６（ａ）では、例えば左右方向の中央部に位置する７個の注目画素Ａ１のそれぞれについて見ると、注目画素Ａ１は現像する画素でありＰ０，０は「１」である。このとき、図５に示す画素グループの対応関係から、注目画素Ａ１に対応する係数加算値（Ｃ０，０）は「０．５」であり、その両外側の近傍画素（Ｐ．−１，０）（Ｐ１，０）に対応する係数加算値（Ｃ−１，０）（Ｃ１，０）は共に「０．２５」であるが、注目画素Ａ１の左右両側にある近傍画素（Ｐ−１，０）（Ｐ１，０）は図６（ａ）に示すように非現像「０」である。そのため、加算値生成回路２０２での加算値Ｓｉ，０は、Ｓ−２，０＝０、Ｓ−１，０＝０、Ｓ０，０＝０．５、Ｓ１，０＝０、Ｓ２，０＝０となり、その結果、加算回路２０３での全加算値Ｓ′は、Ｓ′＝０＋０＋０．５＋０＋０＝０．５となる。この値は、加算値判定回路２０４での判定の結果、Ｓ′＞１に該当しないので、そのまま０．５が計数回路２０５に入力され、それまでに記憶部２０５ａに記憶されている値に単純に加算される。

ここで、例えば左端と右端に位置する６個の画素Ａ２をそれぞれ注目画素とした場合、図６（ａ）に示す２５画素分の面積の外側に隣接する図示しない画素が全て非現像であったと仮定すると、これら注目画素Ａ２も、結局、注目画素Ａ１と同じ計算結果となる。つまり、図６（ａ）では、現像する全ての画素が同じ計算結果Ｓ′＝Ｓ＝０．５となり、この例での画素計数結果は、０．５×１３＝６．５となる。

一方、図６（ｂ）では、５個の注目画素Ａ５のそれぞれについて見ると、注目画素Ａ５は現像する画素でありＰ０，０は「１」である。このとき、図５に示す画素グループの対応関係から、注目画素Ａ５に対応する係数加算値（Ｃ０，０）は「０．５」であり、その両外側の近傍画素（Ｐ．−１，０）（Ｐ１，０）に対応する係数加算値（Ｃ−１，０）（Ｃ１，０）は共に「０．２５」であるが、注目画素Ａ１の左両にある近傍画素（Ｐ−１，０）は図６（ｂ）に示すように現像「１」であり、右側にある近傍画素（Ｐ１，０）は非現像「０」である。そのため、加算値生成回路２０２での加算値Ｓｉ，０は、Ｓ−２，０＝０、Ｓ−１，０＝０．２５、Ｓ０，０＝０．５、Ｓ１，０＝０、Ｓ２，０＝０となり、その結果、加算回路２０３での全加算値Ｓ′は、Ｓ′＝０＋０．２５＋０．５＋０＋０＝０．７５となる。この値は、加算値判定回路２０４での判定の結果、Ｓ′＞１に該当するので、そのまま０．７５が計数回路２０５に入力され、それまでに記憶部２０５ａに記憶されている値に単純に加算される。

また、２個の注目画素Ａ６のそれぞれについて見ると、注目画素Ａ６は現像する画素でありＰ０，０は「１」である。このとき、図５に示す画素グループの対応関係から、注目画素Ａ６に対応する係数加算値（Ｃ０，０）は「０．５」であり、その両外側の近傍画素（Ｐ−１，０）（Ｐ１，０）に対応する係数加算値（Ｃ−１，０）（Ｃ１，０）は共に「０．２５」であるが、注目画素Ａ６の左両にある近傍画素（Ｐ−１，０）は図６（ｂ）に示すように非現像「０」であり、右側にある近傍画素（Ｐ１，０）は現像「１」である。そのため、加算値生成回路２０２での加算値Ｓｉ，０は、Ｓ−２，０＝０、Ｓ−１，０＝０、Ｓ０，０＝０．５、Ｓ１，０＝０．２５、Ｓ２，０＝０となり、その結果、加算回路２０３での全加算値Ｓ′は、Ｓ′＝０＋０＋０．５＋０．２５＋０＝０．７５となる。この値は、加算値判定回路２０４での判定の結果、Ｓ′＞１に該当するので、そのまま０．７５が計数回路２０５に入力され、それまでに記憶部２０５ａに記憶されている値に単純に加算される。

また、左端の３個の画素Ａ７をそれぞれ注目画素とした場合、図６（ｂ）に示す２５画素分の面積の外側に隣接する図示しない画素が全て非現像であったと仮定すると、これら注目画素Ａ７も、結局、注目画素Ａ６と同じ計算結果、すなわちＳ′＝０＋０＋０．５＋０．２５＋０＝０．７５となる。

さらに、右端の３個の画素Ａ８をそれぞれ注目画素とした場合、図６（ｂ）に示す２５画素分の面積の外側に隣接する図示しない画素が全て非現像であったと仮定すると、これら注目画素Ａ８に対応する係数加算値（Ｃ０，０）は「０．５」であり、その両外側の近傍画素（Ｐ−１，０）（Ｐ１，０）に対応する係数加算値（Ｃ−１，０）（Ｃ１，０）は共に「０．２５」であるが、注目画素Ａ８の左右両側にある近傍画素（Ｐ−１，０）（Ｐ１，０）は図６（ｂ）に示すように非現像「０」である。そのため、加算値生成回路２０２での加算値Ｓｉ，０は、Ｓ−２，０＝０、Ｓ−１，０＝０、Ｓ０，０＝０．５、Ｓ１，０＝０、Ｓ２，０＝０となり、その結果、加算回路２０３での全加算値Ｓ′は、Ｓ′＝０＋０＋０．５＋０＋０＝０．５となる。

上記の各計算結果から、図６（ｂ）では、５個の注目画素Ａ５のそれぞれの全加算値Ｓ′が０．７５、２個の注目画素Ａ６のそれぞれの全加算値Ｓ′も０．７５、左端の３個の注目画素Ａ７のそれぞれの全加算値Ｓ′も０．７５、右端の３個の注目画素Ａ８のそれぞれの全加算値Ｓ′は０．５であるので、この例での画素計数結果は、０．７５×１０＋０．５×３＝９となる。

以上の結果から分かるように、現像する画素が集中する場合は、現像する画像を単純に１として合算した値１３に近づき、現像する画像が分散する場合は、現像する画像を単純に１として合算した値１３より小さな値となる。

図９は、本実施例２による画素グループの構成例を示している。本実施例２による画素グループは、注目画素（Ｐ０，０）と、この注目画素（Ｐ０，０）を中心として主走査方向及び副走査方向の両側にそれぞれ２個ずつ隣接する２４個の近傍画素（Ｐ−２，−２）（Ｐ−１，−２）（Ｐ０，−２）（Ｐ１，−２）（Ｐ２，−２）・・・（Ｐ−２，２）（Ｐ−１，２）（Ｐ０，２）（Ｐ１，２）（Ｐ２，２）の合計２５個の画素から構成されている。そして、これら２５個の画素（Ｐ−２，−２）（Ｐ−１，−２）（Ｐ０，−２）（Ｐ１，−２）（Ｐ２，−２）・・・（Ｐ−２，２）（Ｐ−１，２）（Ｐ０，２）（Ｐ１，２）（Ｐ２，２）には、それぞれ係数加算値（Ｃ−２，−２）、（Ｃ−１，−２）（Ｃ０，−２）（Ｃ１，−２）（Ｃ２，−２）・・・（Ｃ−２，２）、（Ｃ−１，２）（Ｃ０，２）（Ｃ１，２）（Ｃ２，２）が割り当てられている。

本実施例２では、係数加算値（Ｃ０，０）に「０．５」、係数加算値（Ｃ０，０）の上下左右に隣接する４つの計数加算値（Ｃ０，−１）（Ｃ０，１）（Ｃ−１，０）（Ｃ１，０）に「０．２５」、計数加算値（Ｃ０，０）を中心として対角線状に隣接する４つの計数加算値（Ｃ−１，−１）（Ｃ１，１）（Ｃ１，−１）（Ｃ−１，１）に「０．１２５」、その他の計数加算値に「０」が割り当てられている。すなわち、注目画素（Ｐ０，０）に係数加算値「０．５」、これに隣接する上下左右の４個の近傍画素（Ｐ０，−１）（Ｐ０，１）（Ｐ−１，０）（Ｐ１，０）にそれぞれ計数加算値「０．２５」、注目画素（Ｐ０，０）を中心として対角線状に隣接する４個の近傍画素（Ｐ−１，−１）（Ｐ１，１）（Ｐ１，−１）（Ｐ−１，１）にそれぞれ計数加算値「０．１２５」、が設定されている。すなわち、本実施例２では、最外周に配置されている係数加算値が「０」であるので、実質的には、注目画素とこの注目画素を囲む８個の近傍画素の計９個の画素からなる画素グループとなっている。なお、係数加算値Ｃｉ，ｊ（ｉ，ｊ＝−２，−１，０，１，２）は固定値でもよいが、ＣＰＵ４４により書き換え可能とし、ユーザによって任意に設定可能としてもよい。

図７は、上記のように計数が割り当てられた画素グループを利用した本実施例２の画素数計数回路４２ｆの回路構成例を示している。

この画素数計数回路４２ｆは、大別すると、画像計数を行うために注目画素とその周辺画素の情報を５ライン分格納しておくラインメモリモジュール２１１と、注目画素並びにその周辺画素に対する画素加算値Ｓｉ，ｊを発生する加算値生成回路２１２と、加算値生成回路２０２からの画素加算値Ｓｉ，ｊを全加算Ｓ′する加算回路２１３と、加算値が１を超える場合には１に丸める加算値判定回路２１４と、画素計数を行う計数回路２１５とから構成されている。

ラインメモリモジュール２１１は、例えばシフトレジスタによって構成されたラインメモリ（２）、ラインメモリ（１）、ラインメモリ（０）、ラインメモリ（−１）、ラインメモリ（−２）の５つのラインメモリからなり、レーザコントロール４２ａから入力される画像データのうち５ライン分の画素データを格納するようになっている。そして、ラインメモリ（２）から入力された５ライン分の画像データを、画像クロックＣＫにより画素単位で順次シフトし、ラインメモリ（０）のＰ０，０の出力をレーザダイオード４２ｂ〜４２ｅに出力するようになっている。また、各ラインメモリ（−２）（−１）（０）（１）（２）は、注目画素とその注目画素の前後２個の近傍画素の５画素分のデータを取り出してそれぞれ加算値生成回路２１２に出力する（図８を併せて参照）。ここで、注目画素の情報をＰ０，０とし、周辺画素の情報をＰｉ，ｊ（ｉ，ｊ＝−１，−２，０，１，２）とする。また、ラインメモリモジュール２１１からは、副走査方向の中央に位置するラインメモリ（０）の注目画素の情報Ｐ０，０が加算回路２１３に入力される。画素は２値（１ビット）を想定しており、注目画素の情報Ｐ０，０は、その画素が現像される場合に「１」、現像されない場合に「０」が与えられる。

加算値生成回路２１２は、ラインメモリモジュール２１１の各ラインメモリ（−２）（−１）（０）（１）（２）からそれぞれ入力される主走査方向に５画素分のデータＰｉ，−２、Ｐｉ，−１、Ｐｉ，０、Ｐｉ，１、Ｐｉ，２と、図９に示した画素グループの各画素に割り当てられた係数加算値Ｃｉ，ｊ（ｉ，ｊ＝−２，−１，０，１，２）とに基づき、画素加算値Ｓｉ，ｊを下式、
Ｓｉ，ｊ＝Ｃｉ，ｊ・Ｐｉ，ｊ
の演算によって求める。

Ｐｉ，ｊに対応するＣｉ，ｊは、注目画素Ｐ０，０が「１」のときに注目画素に対する係数加算値を決める値であり、Ｐ０，０に対する間接的露光・潜像特性などの影響度によって決定される。Ｓ０，０は注目画素に対する画素係数値、その他のＳｉ，ｊは注目画素Ｐ０，０に対する加算値を定めている。なお、本実施例２では上記数式を用いているが、単純なセレクタ回路として実現することも可能である。

加算回路２１３は、加算値生成回路２１２からの画素加算値Ｓｉ，ｊを全加算Ｓ′する。ただし、注目画素Ｐ０，０が「０」（非現像）の場合は、加算値は「０」とする。

加算値判定回路２１４は、加算回路２１３で全加算した値Ｓ′が「１」を超えた場合には「１」に丸めてＳ＝１として出力するとともに、全加算値Ｓ′が１以下である場合には、そのままＳ＝Ｓ′として出力する処理を行う。ただし、Ｃｉ，ｊの総和が１を超えないようにしている場合には、この加算値判定回路２１４は不要であり、加算回路２１３での全加算値Ｓ′をそのまま出力すればよい。

計数回路２１５は、画素計数を行う回路であり、加算器２１５ａと記憶部２１５ｂとからなる。そして、加算器２１５ａには、加算値判定回路２１４からの加算値Ｓと記憶部２１５ａの記憶値とが入力されており、加算値判定回路２１４から加算値Ｓが入力されるたびに、記憶部２１５ａに記憶されている値に加算値Ｓを加えた値を新たに記憶部２１５ａに更新記憶することで、現像される画素数を計数するようになっている。この計数値（ＳＵＭ）はＣＰＵ４４にて読み出すことができるようになっており、ＣＰＵ４４では、この計数値（ＳＵＭ）を用いてトナー消費量の演算等を行う。印字画素の計数値に基づいてトナー消費量を演算する方法については、従来、種々の方法が提案されており、本実施形態においても同じ方法を用いることが可能であるので、ここでは詳細な説明を省略する。

ここで、図１０を参照して、図７に示す画素数計数回路４２ｆでの計数処理を具体的に説明する。

図１０は、１例として、１ライン５画素の画像データが５ライン分、すなわち縦５画素、横５画素の２５画素分の面積の画像データを印刷する場合であって、同一面積に画素データ「１」（現像）の数が等しい画像（この例では１３画素）として（ａ），（ｂ）の２種類を例示している。

図１０（ａ）では、現像する画素（図中の黒丸：以下同じ）と現像しない画素（図中の白丸：以下同じ）とが上下左右とも交互に出現する場合（均等に出現する場合）を例示しており、図１０（ｂ）は、現像する画素と現像しない画素とが疎密の状態で不均一に出現する場合（基本的に、左右方向（主走査方向）及び／または上下方向（副走査方向）に２個連続する場合：ただし右下隅は１個）を例示している。

図１０（ａ）では、例えば左右方向及び上下方向の中央部に位置する１個の注目画素Ａ１１について見ると、注目画素Ａ１１は現像する画素でありＰ０，０は「１」である。このとき、図９に示す画素グループの対応関係から、注目画素Ａ１１に対応する係数加算値（Ｃ０，０）は「０．５」であり、その左右両側及び上下両側の４個の近傍画素（Ｐ−１，０）（Ｐ１，０）（Ｐ０，−１）（Ｐ０，１）に対応する係数加算値（Ｃ−１，０）（Ｃ１，０）（Ｃ０，−１）（Ｃ０，１）は共に「０．２５」であるが、注目画素Ａ１１の左右両側及び上下両側にある近傍画素（Ｐ−１，０）（Ｐ１，０）（Ｐ０，−１）（Ｐ０，１）は図１０（ａ）に示すように非現像「０」である。一方、注目画素Ａ１１の対角線方向に隣接する４個の近傍画素（Ｐ−１，−１）（Ｐ１，１）（Ｐ１，−１）（Ｐ−１，１）に対応する係数加算値（Ｃ−１，−１）（Ｃ１，１）（Ｃ１，−１）（Ｃ−１，１）は共に「０．１２５」であり、これら近傍画素（Ｐ−１，−１）（Ｐ１，１）（Ｐ１，−１）（Ｐ−１，１）は図１０（ａ）に示すように現像「１」である。従って、加算値生成回路２１２での加算値Ｓｉ，ｊは、Ｓ−１，−１＝０．１２５、Ｓ０，−１＝０、Ｓ１，０＝０．１２５、Ｓ−１，０＝０、Ｓ０，０＝０．５、Ｓ１，０＝０、Ｓ−１，１＝０．１２５、Ｓ０，１＝０、Ｓ１，１＝０．１２５となり、その結果、注目画素Ａ１１に対する加算回路２１３での全加算値Ｓ′は、Ｓ′＝０．１２５＋０＋０．１２５＋０＋０．５＋０＋０．１２５＋０＋０．１２５＝１となる。この値は、加算値判定回路２０４での判定の結果、Ｓ′＞１に該当するので、1に丸められて(この場合は実質的にそのままの１)が計数回路２１５に入力され、それまでに記憶部２０５ａに記憶されている値に単純に加算される。

次に、例えば右端の上下方向の中央部に位置する画素Ａ１２を注目画素とした場合、図１０（ａ）に示す２５画素分の面積の外側に隣接する図示しない画素が全て非現像であったと仮定すると、この注目画素Ａ１２は、現像する画素でありＰ０，０は「１」である。このとき、図９に示す画素グループの対応関係から、注目画素Ａ１２に対応する係数加算値（Ｃ０，０）は「０．５」であり、その左右両側及び上下両側の４個の近傍画素（Ｐ−１，０）（Ｐ１，０）（Ｐ０，−１）（Ｐ０，１）に対応する係数加算値（Ｃ−１，０）（Ｃ１，０）（Ｃ０，−１）（Ｃ０，１）は共に「０．２５」であるが、注目画素Ａ１２の左右両側及び上下両側にある近傍画素（Ｐ−１，０）（Ｐ１，０）（Ｐ０，−１）（Ｐ０，１）は図１０（ａ）に示すように非現像「０」である。一方、注目画素Ａ１２の対角線方向に隣接する４個の近傍画素（Ｐ−１，−１）（Ｐ１，１）（Ｐ１，−１）（Ｐ−１，１）に対応する係数加算値（Ｃ−１，−１）（Ｃ１，１）（Ｃ１，−１）（Ｃ−１，１）は共に「０．１２５」であり、これら近傍画素（Ｐ−１，−１）（Ｐ１，１）（Ｐ１，−１）（Ｐ−１，１）は図１０（ａ）に示すように、注目画素Ａ１２に対して左側に位置する２個の近傍画素（Ｐ−１，−１）及び（Ｐ−１，１）が現像「１」であり、右側に位置する２個の近傍画素（Ｐ１，−１）及び（Ｐ１，１）は上記仮定により非現像「０」である。従って、加算値生成回路２１２での加算値Ｓｉ，ｊは、Ｓ−１，−１＝０．１２５、Ｓ０，−１＝０、Ｓ１，０＝０、Ｓ−１，０＝０、Ｓ０，０＝０．５、Ｓ１，０＝０、Ｓ−１，１＝０．１２５、Ｓ０，１＝０、Ｓ１，１＝０となり、その結果、注目画素Ａ１２に対する加算回路２１３での全加算値Ｓ′は、Ｓ′＝０．１２５＋０＋０＋０＋０．５＋０＋０．１２５＋０＋０＝０．７５となる。この値は、加算値判定回路２１４での判定の結果、Ｓ′＞１に該当しないので、そのまま０．７５が計数回路２１５に入力され、それまでに記憶部２０５ａに記憶されている値に単純に加算される。

次に、例えば右上隅部に位置する画素１３を注目画素とした場合、図１０（ａ）に示す２５画素分の面積の外側に隣接する図示しない画素が全て非現像であったと仮定すると、この注目画素Ａ１３は、現像する画素でありＰ０，０は「１」である。このとき、図９に示す画素グループの対応関係から、注目画素Ａ１３に対応する係数加算値（Ｃ０，０）は「０．５」であり、その左右両側及び上下両側の４個の近傍画素（Ｐ−１，０）（Ｐ１，０）（Ｐ０，−１）（Ｐ０，１）に対応する係数加算値（Ｃ−１，０）（Ｃ１，０）（Ｃ０，−１）（Ｃ０，１）は共に「０．２５」であるが、注目画素Ａ１３の左右両側及び上下両側にある近傍画素（Ｐ−１，０）（Ｐ１，０）（Ｐ０，−１）（Ｐ０，１）は図１０（ａ）に示すように非現像「０」である。一方、注目画素Ａ１３の対角線方向に隣接する４個の近傍画素（Ｐ−１，−１）（Ｐ１，１）（Ｐ１，−１）（Ｐ−１，１）に対応する係数加算値（Ｃ−１，−１）（Ｃ１，１）（Ｃ１，−１）（Ｃ−１，１）は共に「０．１２５」であり、これら近傍画素（Ｐ−１，−１）（Ｐ１，１）（Ｐ１，−１）（Ｐ−１，１）は図１０（ａ）に示すように、注目画素Ａ１３に対して左下側に位置する近傍画素（Ｐ−１，１）のみが現像「１」であり、他の３個の近傍画素（Ｐ−１，−１）（Ｐ１，−１）（Ｐ１，１）は上記仮定により非現像「０」である。従って、加算値生成回路２１２での加算値Ｓｉ，ｊは、Ｓ−１，−１＝０、Ｓ０，−１＝０、Ｓ１，０＝０、Ｓ−１，０＝０、Ｓ０，０＝０．５、Ｓ１，０＝０、Ｓ−１，１＝０．１２５、Ｓ０，１＝０、Ｓ１，１＝０となり、その結果、注目画素Ａ１３に対する加算回路２１３での全加算値Ｓ′は、Ｓ′＝０＋０＋０＋０＋０．５＋０＋０．１２５＋０＋０＝０．６２５となる。この値は、加算値判定回路２１４での判定の結果、Ｓ′＞１に該当しないので、そのまま０．６２５が計数回路２１５に入力され、それまでに記憶部２０５ａに記憶されている値に単純に加算される。

次に、例えば最上部の左右方向中央部に位置する画素１４を注目画素とした場合、図１０（ａ）に示す２５画素分の面積の外側に隣接する図示しない画素が全て非現像であったと仮定すると、この注目画素Ａ１４は、現像する画素でありＰ０，０は「１」である。このとき、図９に示す画素グループの対応関係から、注目画素Ａ１４に対応する係数加算値（Ｃ０，０）は「０．５」であり、その左右両側及び上下両側の４個の近傍画素（Ｐ−１，０）（Ｐ１，０）（Ｐ０，−１）（Ｐ０，１）に対応する係数加算値（Ｃ−１，０）（Ｃ１，０）（Ｃ０，−１）（Ｃ０，１）は共に「０．２５」であるが、注目画素Ａ１４の左右両側及び上下両側にある近傍画素（Ｐ−１，０）（Ｐ１，０）（Ｐ０，−１）（Ｐ０，１）は図１０（ａ）及び上記仮定により非現像「０」である。一方、注目画素Ａ１４の対角線方向に隣接する４個の近傍画素（Ｐ−１，−１）（Ｐ１，１）（Ｐ１，−１）（Ｐ−１，１）に対応する係数加算値（Ｃ−１，−１）（Ｃ１，１）（Ｃ１，−１）（Ｃ−１，１）は共に「０．１２５」であり、これら近傍画素（Ｐ−１，−１）（Ｐ１，１）（Ｐ１，−１）（Ｐ−１，１）は図１０（ａ）に示すように、注目画素Ａ１３に対して左下側及び右下側に位置する近傍画素（Ｐ−１，１）（Ｐ１，１）が現像「１」であり、左上側及び右上側に位置する近傍画素（Ｐ−１，−１）（Ｐ１，−１）は上記仮定により非現像「０」である。従って、加算値生成回路２１２での加算値Ｓｉ，ｊは、Ｓ−１，−１＝０、Ｓ０，−１＝０、Ｓ１，０＝０、Ｓ−１，０＝０、Ｓ０，０＝０．５、Ｓ１，０＝０、Ｓ−１，１＝０．１２５、Ｓ０，１＝０、Ｓ１，１＝０．１２５となり、その結果、注目画素Ａ１４に対する加算回路２１３での全加算値Ｓ′は、Ｓ′＝０＋０＋０＋０＋０．５＋０＋０．１２５＋０＋０．１２５＝０．７５となる。この値は、加算値判定回路２１４での判定の結果、Ｓ′＞１に該当しないので、そのまま０．７５が計数回路２１５に入力され、それまでに記憶部２０５ａに記憶されている値に単純に加算される。

なお、上記の説明で省略した他の注目画素（図１０（ａ）中の他の黒丸の画素）については、画素Ａ１１を中心として上記各画素Ａ１２，Ａ１３，Ａ１４と対称の位置にある画素が同じ計数値となる。

以上の結果より、図１０（ａ）の画像データに対する画素計数結果は、１×５＋０．７５×４＋０．６２５×４＝１０．５となる。

一方、図１０（ｂ）については、上記図１０（ａ）で説明した計算手法と同様の計算手法で行うことができるため、ここでは具体的な計算処理についての説明を省略するが、図１０（ｂ）の画像データに対する計算計数結果は、１１．８７５となる。

以上の結果から分かるように、現像する画素が集中する場合（例えば図１０（ｂ）の場合）は、現像する画像を単純に１として合算した値１３に近づき、現像する画像が分散する場合（例えば図１０（ａ）の場合）は、現像する画像を単純に１として合算した値１３より小さな値となる。

なお、本実施例２では、上記実施例１の場合と比べ、注目画素に対して副走査方向に隣接する画素も考慮しているので、トナー消費量の計算精度（予測精度）をさらに向上させることができる。

本発明に係る画像形成装置の構成を示す説明図である。 画像形成装置に含まれている画像処理部のブロック構成図である。 本発明に係わる画素グループを利用した実施例１の画素数計数回路の回路構成図である。 実施例１のラインメモリの構成図である。 実施例１の画素グループの説明図である。 実施例１の画素数計数回路での計数処理を具体的に示す説明図である。 本発明に係わる画素グループを利用した実施例２の画素数計数回路の回路構成図である。 実施例２のラインメモリの構成図である。 実施例２の画素グループの説明図である。 実施例２の画素数計数回路での計数処理を具体的に示す説明図である。 （ａ）は、現像される注目画素に単独で光エネルギーを照射した場合のレーザのエネルギー分布と１画素当たりのトナー量との関係を示す説明図、（ｂ）は、注目画素に隣接してビームが照射された場合のレーザのエネルギー分布と１画素当たりのトナー量との関係を示す説明図である。

符号の説明

４０ 画像データ入力部
４１ 画像処理部
４２ 画像データ出力部
４２ｆ 画素数計数回路
４３ 画像メモリ
４４ 中央処理装置（ＣＰＵ）
４５ 画像編集部
４６，４７ 外部インターフェース部
１００ 画像形成装置
２０１ ラインメモリ
２１１ ラインメモリモジュール
２０２，２１２ 加算値生成回路
２０３，２１３ 加算回路
２０４，２１４ 加算値判定回路
２０５，２１５ 計数回路
２０５ａ，２１５ａ 加算器
２０５ｂ，２１５ｂ 記憶部

Claims (4)

1. 像担持体に複数の画素からなる静電潜像を形成する光書込み手段と、前記静電潜像を現像する現像手段と、現像される画素数を計数する画素数計数手段と、計数された画素数を基にトナー消費量を予測するトナー消費量予測手段とを備えた画像形成装置において、
   注目画素及びその近傍画素を組とした画素グループを有し、
   前記画素数計数手段は、前記注目画素が現像される画素であった場合に計数を行うとともに、前記画素グループに含まれる近傍画素が現像されるか否かにより前記注目画素の計数値に加算する加算値を補正する補正手段を有することを特徴とする画像形成装置。
2. 前記画素グループは、注目画素とこの注目画素に主走査方向に隣接する近傍画素とからなることを特徴とする請求項１に記載の画像形成装置。
3. 前記画素グループは、注目画素とこの注目画素に主走査方向及び副走査方向に隣接する近傍画素とからなることを特徴とする請求項１に記載の画像形成装置。
4. 前記画素数計数手段が、書き込みデータ出力装置の下流側かつ光書込み装置の上流側に配置されていることを特徴とする請求項１に記載の画像形成装置。

Images