JP2006079517A - 定電圧電源回路 - Google Patents

Abstract

【課題】より少ない消費電力でフの字型（フォールバック型）の過電流保護特性を実現できる定電圧電源回路を提供する。
【解決手段】過電流保護動作によって出力電圧Ｖｏｕｔが低下すると、これに応じてトランジスタＱ２の電流が小さくなるように制御され、トランジスタＱ２の両端間の電圧が大きくなる。これにより、ノードＮ１の電圧Ｖ１はしきい電圧Ｖｔｈより低くなる方向へ更に変化し、出力電流制限回路２によって出力電流Ｉｏｕｔが更に小さくなるように制御信号Ｓ３が調節される。出力電流Ｉｏｕｔが小さくなると、出力電圧Ｖｏｕｔが低下するため、出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔが更に小さくなるように帰還制御が働く。すなわち、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔが共に減少するフの字型（フォールバック型）の過電流保護特性が実現される。
【選択図】 図１

Description

本発明は、過電流に対する保護機能を有した定電圧電源回路に関するものである。

図９は、一般的な定電圧電源回路の構成の一例を示す図である。
図９に示す定電圧電源回路は、差動増幅器Ａ１と、ｐチャンネルＭＯＳ型の出力トランジスタＱｏｕｔと、抵抗Ｚ１およびＺ２と、基準電圧源ＢＲ１とを有する。

出力トランジスタＱｏｕｔは、電圧Ｖｉｎの入力端子Ｔｉｎと電圧Ｖｏｕｔの出力端子Ｔｏｕｔとの間に接続される。
抵抗Ｚ１およびＺ２は、出力端子ＴｏｕｔとグランドＧＮＤとの間に直列接続されており、出力電圧Ｖｏｕｔを分圧する。
差動増幅器Ａ１は、基準電圧源ＢＲ１において生成される基準電圧Ｖｒｅｆと、抵抗Ｚ１およびＺ２による分圧電圧ＶＺとの差を増幅し、この増幅した差電圧を出力トランジスタＱｏｕｔのゲートに入力する。
端子ＴｏｕｔとグランドＧＮＤとの間には、負荷Ｌと出力キャパシタＣｏが並列に接続される。

負荷Ｌ２の変動によって出力電圧Ｖｏｕｔが変動すると、この電圧変動が差動増幅器Ａ１に帰還される。電圧変動によって分圧電圧ＶＺと基準電圧Ｖｒｅｆとの差が大きくなると、この電圧差が差動増幅器Ａ１において増幅されて出力トランジスタＱｏｕｔのオン抵抗が変化する。出力トランジスタＱｏｕｔのオン抵抗は、分圧電圧ＶＺと基準電圧Ｖｒｅｆとの差が小さくなるように制御される。

誤差増幅器Ａ１のゲインが十分大きい場合、分圧電圧ＶＺが基準電圧Ｖｒｅｆとほぼ等しくなるように出力トランジスタＱｏｕｔのゲート電圧が制御される。
出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの関係は次式のように表される。

Ｖｏｕｔ ＝ Ｖｒｅｆ×｛（ｒ１＋ｒ２）／ｒ２｝ ・・・（１）

ただし、式（１）において、‘ｒ１’は抵抗Ｚ１の抵抗値を示し、‘ｒ２’は抵抗Ｚ２の抵抗値を示す。

また、出力トランジスタＱｏｕｔにおける電力損失Ｐｏｕｔは次式のように表される。

Ｐｏｕｔ ＝ （Ｖｉｎ−Ｖｏｕｔ）×Ｉｏｕｔ ・・・（２）

図１０は、この一般的な定電圧電源回路における出力電流Ｉｏｕｔ−出力電圧Ｖｏｕｔの特性の一例を示す図である。
電流値Ｉｓ１は、定電圧電源回路の最大規格電流値である。出力電流Ｉｏｕｔがこの電流値Ｉｓ１より大きなある電流値Ｉｌ１に達すると、出力電流Ｉｏｕｔが増加するに従って出力電圧Ｖｏｕｔはほぼ線形に降下し、出力電圧Ｖｏｕｔがほぼゼロの時、すなわち出力短絡時に、短絡電流値Ｉｔ１が流れる。この短絡電流値Ｉｔ１は、出力電流Ｉｏｕｔの最大値になる。

一般に短絡電流値Ｉｔ１は、定電圧電源回路の最大規格電流値Ｉｓ１に対して数倍程度の大きな値になるため、定電圧電源回路内の出力トランジスタや配線、出力につながる負荷への負担が非常に大きくなる。

こうした事態を防ぐため、定電圧電源回路には一般に過電流保護回路が設けられている。過電流保護回路とは、出力電流がある値以上になると、出力電圧を強制的に降下させて、出力電流を制限するものである。

過電流保護回路は、大きく分けて、垂下型とフの字型（フォールバック型）の２つに分けられる。

図１１は、垂下型の過電流保護回路における出力電流Ｉｏｕｔ−出力電圧Ｖｏｕｔの特性の一例を示す図である。
垂下型の過電流保護回路では、最大規格電流値Ｉｓ２より大きいある電流値Ｉｌ２を最大出力電流値とし、この値で出力電流Ｉｏｕｔに制限をかけ、最大出力電流値Ｉｌ２を保ったまま出力電圧Ｖｏｕｔを垂直に降下させる。従って、短絡電流値Ｉｔ２は最大出力電流値Ｉｌ２と等しくなる。

垂下型の過電流保護回路では、出力電圧をゼロにしても短絡電流として最大出力電流値Ｉｌ２が流れ続ける。一般に、最大出力電流値Ｉｌ２は、通常動作時の負荷変動特性からのマージンを考慮して、最大規格電流値Ｉｓ２の２倍以上にする必要がある。

式（２）より、垂下型の過電流保護回路において過電流保護機能が働いて、出力電圧がゼロになった場合における出力トランジスタの電力損失Ｐｏｕｔは、次式のように表される。

Ｐｏｕｔ ＝ （Ｖｉｎ−０）×Ｉｌ２ ・・・（３）

このように、垂下型の過電流保護回路では、短絡時にもっとも大きな損失が生じるため、負荷素子の保護には有効であるが、出力トランジスタの負担が大きいという問題がある。

これに対し、フの字型の過電流保護回路では、最大出力電流値Ｉｌ２を保ったまま出力電圧Ｖｏｕｔが垂下する特性とは異なり、過電流保護機能が動作し始めると、出力電圧とともに出力電流も小さくなる。そして、出力電圧がゼロになるときに流れる短絡電流値を、出力電流の最大値に比べて十分小さくすることができる。そのため、負荷のみならず出力トランジスタの負担も軽減することができる。

下記の特許文献１には、このようなフの字型の過電流保護を実現する定電圧電源回路が記載されている。

特開２００２−１６９６１８号公報

特許文献１に記載の定電圧電源回路は、出力電流の検出回路において発生する出力電流に応じた電圧と、出力電圧の検出回路から出力される検出結果の電圧とを電圧型のコンパレータで比較し、当該コンパレータの出力によって出力トランジスタに入力する制御信号を制御するものである。これにより、出力電圧の低下に合わせて出力電流を小さくするフの字特性が実現される。

ところで、過電流保護回路は、過負荷状態や出力短絡に備えて常時動作させておく必要がある。従って、特許文献１の定電圧電源回路においては、たとえ無負荷時であっても、出力電流と出力電圧の検出値とを比較する電圧型のコンパレータは常時動作させておく必要がある。そのため、この電圧型コンパレータにおいて定常的に電力が消費されることになり、電子機器を低消費電力化する上での障害になる。

携帯電話機やモバイルパソコン、ＰＤＡ（personal digital assistants）、デジタルスチルカメラ、ビデオカメラ、ポータブルオーディオ機器といった携帯型電子機器においては、特に低消費電力化への要求が厳しい。特に、本来の定電圧出力機能には関係のない付随的な過電流保護機能での電力は、可能な限り削減することが望まれている。

更に、特許文献１に記載の定電圧電源回路では、出力トランジスタとカレントミラー回路を構成する電流モニタ用のトランジスタから出力電流に比例したミラー電流を取り出し、これを抵抗に流して電圧に変換することにより、出力電流に比例した検出電圧を得ている。また、出力電圧の検出回路では、抵抗分圧回路によって出力電圧に比例した検出電圧を得ている。
従って、出力電圧の設定値を任意に変更可能にした場合、過電流検出の動作点が出力電圧に応じて変わってしまう。すなわち、出力電圧を大きくすると過電流検出動作が開始される電流値も大きくなってしまう。そのため、出力電圧が大きくなるほど負荷や出力トランジスタの負担が大きくなるという問題がある。

本発明はかかる事情に鑑みてなされたものであり、その目的は、より少ない消費電力でフの字型（フォールバック）の過電流保護特性を実現できる定電圧電源回路を提供することにある。

上記の目的を達成するため、本発明の定電圧電源回路は、負荷に出力される出力電圧および出力電流を、入力される制御信号に応じて制御する電圧電流制御回路と、第１の電圧が供給される配線と第１のノードとの間に接続され、上記出力電流に応じた電流が流れるように制御される第１のトランジスタと、第２の電圧が供給される配線と上記第１のノードとの間に接続され、上記出力電圧に応じた電流が流れるように制御される第２のトランジスタと、上記第２の電圧が供給される配線と上記第１のノードとの間に接続され、一定の電流が流れるように制御される第３のトランジスタと上記第１のノードの電圧が、上記第１の電圧と上記第２の電圧との間の所定のしきい電圧を越えて上記第１の電圧に近づくと、当該しきい電圧からの超過分の電圧に応じて上記出力電流が制限されるように上記制御信号を調節する出力電流制限回路とを有する。
また、好適に、上記電圧電流制御回路は、上記制御信号に応じて上記出力電流を制御する出力トランジスタを含んでも良い。この場合、上記本発明は、上記出力トランジスタに流れる電流のミラー電流を上記第１のトランジスタに流す、上記第１のトランジスタを含んだ第１のカレントミラー回路を有しても良い。

上記本発明の作用を説明する。
上記出力電流が十分小さい場合、上記第２のトランジスタに流れるべき上記出力電圧に応じた電流と、上記第３のトランジスタに流れるべき一定の電流との合成電流に比べて、上記第１のトランジスタに流れるべき上記出力電流に応じた電流が小さくなる。そのため、上記第１のトランジスタは飽和領域、上記第２のトランジスタおよび上記第３のトランジスタは非飽和領域で動作する。この場合、上記第１のノードの電圧は上記第２の電圧に近くなり、上記しきい電圧を越えて上記第１の電圧に近づく状態にはないため、上記出力電流制限回路による上記制御信号の調節は行われない。
一方、上記出力電流が大きくなり、上記合成電流と上記第１のトランジスタに流れるべき電流とが近似してくると、上記第２のトランジスタおよび上記第３のトランジスタも飽和領域で動作し始める。これにより、上記第２のトランジスタの両端間の電圧ならびに上記第３のトランジスタの両端間の電圧が大きくなり、上記第１のノードの電圧は上記しきい電圧を越える方向へ変化する。そして、上記第１のノードの電圧が上記しきい電圧を越えると、上記出力電流制限回路による上記制御信号の調節が始まり、上記出力電流が制限されて、上記出力電圧が低下し始める。
上記出力電圧が低下すると、これに応じて上記第２のトランジスタの電流が小さくなるように制御され、上記第２のトランジスタの両端間の電圧が大きくなる。これにより、上記第１のノードの電圧は上記しきい電圧を越えて上記第１の電圧に近づく方向へ更に変化し、上記出力電流制限回路において上記出力電流が更に小さくなるように上記制御信号が調節される。
上記出力電流が小さくなると、上記出力電圧が低下するため、上述と同様の動作によって、上記出力電流と上記出力電圧とが更に小さくなるように帰還制御が働く。
そして、上記出力電圧がゼロに近くなると、上記第３のトランジスタ）に流れる一定電流が上記第１のトランジスタに流れて、この２つのトランジスタが飽和領域で動作する。そのため、上記出力電流は、上記第３のトランジスタに流れる一定電流に応じたレベルに制限される。
このように、上記本発明によれば、過電流保護動作において上記出力電圧の低下とともに上記出力電流も減少させるフの字型（フォールバック型）の特性が実現される。
また、この過電流保護動作に係わる回路において消費される電力は、常に上記第１のトランジスタに対して設定される電流のみで決定される。そのため、上記出力電流が小さくなると、上記第１のトランジスタに流れる電流が小さくなり、過電流保護動作に係わる回路で消費される電力も小さくなる。例えば上記出力電流がゼロの場合、過電流保護動作に係わる回路で消費される電力をほぼゼロにすることが可能である。

上記本発明は、一定の電流を出力する電流源と、上記電流源に共通に接続され、上記出力電圧と基準電圧との差に応じてそれぞれに分流する電流の割合が制御されるトランジスタ対と、上記トランジスタ対の各トランジスタに流れる電流の差に応じて、上記出力電圧が上記基準電圧に近づくように調節した上記制御信号を生成する制御信号生成回路とを有しても良い。この場合、上記第２のトランジスタは、上記トランジスタ対の一方のトランジスタに流れる電流に応じた電流が流れるように制御されても良い。
好適には、上記制御信号生成回路は、上記トランジスタ対の一方のトランジスタに流れる電流のミラー電流と、上記トランジスタ対の他方のトランジスタに流れる電流のミラー電流とを、共通の第２のノードにそれぞれ出力する２つのカレントミラー回路を含んでも良く、当該第２のノードから上記制御信号を出力しても良い。この場合、上記第２のトランジスタは、上記制御信号生成回路の上記２つのカレントミラー回路の一方に含まれても良く、上記トランジスタ対の一方のトランジスタに流れる電流のミラー電流を流しても良い。

上記の構成によると、上記出力電圧の変化に応じて、上記出力電圧と上記基準電圧との差が変化し、上記電流源から上記トランジスタ対の各トランジスタに分流する電流の割合が変化する。そのため、上記トランジスタ対の一方のトランジスタに流れる電流に応じた電流が流れるよう上記第２のトランジスタを制御することで、上記出力電圧に応じた電流が流れるように上記第２のトランジスタを制御することができる。
一方、上記制御信号生成回路において、上記トランジスタ対の各トランジスタに流れる電流の差に応じて、上記出力電圧が上記基準電圧に近づくように上記制御信号が調節されるため、当該電流差は、上記出力電圧と上記基準電圧とが一致するときの所定の電流差に近づくように制御される。すなわち、上記トランジスタ対の一方のトランジスタに流れる電流は、上記出力電圧と上記基準電圧とが一致するときの所定の電流に近づくように制御され、上記第２のトランジスタに流れる電流は、当該所定の電流に応じた一定の電流に近づくように制御される。
従って、上記基準電圧を変化させて、これにより上記出力電圧の目標値を変化させる場合でも、上記第２のトランジスタに流れる電流は、上記出力端子の電圧と上記基準電圧とが一致する際に流れる一定の電流に近づくように制御される。すなわち、上記出力電圧の目標値を変化させても、過電流保護の動作点が一定に保たれる。

本発明によれば、より少ない消費電力でフの字型（フォールバック型）の過電流保護特性を実現することができる。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る定電圧電源回路の構成の一例を示す図である。

図１に示す定電圧電源回路は、ｎチャンネルＭＯＳ型のトランジスタＱ１と、ｐチャンネルＭＯＳ型のトランジスタＱ２およびＱ３と、電圧電流制御回路１と、出力電流制限回路２と、差動増幅器３と、ゲート制御回路４および５と、出力電圧検出回路６と、基準電圧源７とを有する。

なお、電圧電流制御回路１は、本発明の電流制御回路の一実施形態である。
出力電流制限回路２は、本発明の出力電流制限回路の一実施形態である。
トランジスタＱ１は、本発明の第１のトランジスタの一実施形態である。
トランジスタＱ２は、本発明の第２のトランジスタの一実施形態である。
トランジスタＱ３は、本発明の第３のトランジスタの一実施形態である。

電圧電流制御回路１は、負荷に出力される出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔを、入力される制御信号Ｓ３に応じて制御する。

電圧電流制御回路１は、例えばトランジスタで構成されており、電圧Ｖｉｎが入力される入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に接続される。そして、制御信号Ｓ３に応じてインピーダンスを変化させて、入力端子Ｔｉｎから出力端子Ｔｏｕｔへ流れる電流Ｉｏｕｔを変化させる。

出力電流制限回路２は、ノードＮ１の電圧Ｖ１に応じて制御信号Ｓ３を調節し、出力電流Ｉｏｕｔを制限する回路である。すなわち、電圧Ｖ１が電圧ＶｉｎとグランドレベルＶＳＳとの間の所定のしきい電圧Ｖｔｈを超えてグランドレベルＶＳＳに近づくと、このしきい電圧Ｖｔｈからの超過分の電圧に応じて出力電流Ｉｏｕｔが制限されるように制御信号Ｓ３を調節する。電圧Ｖ１がしきい電圧Ｖｔｈを越えない場合は、上述した調節を行わず、差動増幅器３から出力される制御信号Ｓ３をそのまま電圧電流制御回路１に入力する。

出力電圧検出回路６は、出力電圧Ｖｏｕｔを検出する回路であり、例えば図１に示すように、出力端子ＴｏｕｔとグランドレベルＶＳＳの供給線との間に直列接続された抵抗６１および６２の分圧回路を有する。この分圧回路は、出力電圧Ｖｏｕｔの分圧電圧ＶＺを出力する。

差動増幅器３は、出力電圧検出回路６において検出された出力電圧（図１の例では分圧電圧ＶＺ）と、基準電圧源７から出力される基準電圧Ｖｒｅｆとの差を増幅し、制御信号Ｓ３として出力する。すなわち、分圧電圧ＶＺと基準電圧Ｖｒｅｆとの差に応じて、分圧電圧ＶＺが基準電圧Ｖｒｅｆに近づくように調節した制御信号Ｓ３を出力する。

トランジスタＱ１は、グランドレベルＶＳＳの供給線とノードＮ１との間に接続されており、ゲート制御回路４によって出力電流Ｉｏｕｔに応じた電流Ｉ１が流れるように制御される。

トランジスタＱ２は、電圧Ｖｉｎが供給される入力端子ＴｉｎとノードＮ１との間に接続されており、ゲート制御回路５によって出力電圧Ｖｏｕｔに応じた電流Ｉ２が流れるように制御される。

トランジスタＱ３は、電圧Ｖｉｎが供給される入力端子ＴｉｎとノードＮ１との間に接続されており、一定のオフセット電流Ｉ３が流れるようにゲート電圧が制御される。例えばカレントミラー回路などによって、ゲートに一定のバイアス電圧Ｖｂが供給される。

図２は、トランジスタＱ１の電流Ｉ１とノードＮ１の電圧Ｖ１との関係の一例を示す図である。
図２に示すように、ノードＮ１の電圧Ｖ１が低い場合、すなわちドレイン−ソース間電圧が小さい場合に、トランジスタＱ１は非飽和領域で動作する。この場合、電圧Ｖ１の低下に応じて電流Ｉ１が直線的に減少し、電圧Ｖ１がゼロになると電流Ｉ１もほぼゼロになる。
一方、ノードＮ１の電圧Ｖ１があるレベルより高くなる場合、トランジスタＱ１は飽和領域で動作する。この場合、電圧Ｖ１に依らず電流Ｉ１はほぼ一定になる。

また、図３は、トランジスタＱ２、Ｑ３の電流Ｉ２、Ｉ３の合成電流（Ｉ２＋Ｉ３）とノードＮ１の電圧Ｖ１との関係の一例を示す図である。
図３に示すように、ノードＮ１の電圧Ｖ１が入力の電圧Ｖｉｎに近い場合、すなわちドレイン−ソース間電圧が小さい場合に、トランジスタＱ２、Ｑ３は非飽和領域で動作する。この場合、電圧Ｖ１の上昇に応じて合成電流（Ｉ２＋Ｉ３）が直線的に減少し、電圧Ｖ１が電圧Ｖｉｎに等しくなると合成電流（Ｉ２＋Ｉ３）はほぼゼロになる。
一方、ノードＮ１の電圧Ｖ１があるレベルより低くなる場合、トランジスタＱ２、Ｑ３は飽和領域で動作する。この場合、電圧Ｖ１に依らず合成電流（Ｉ２＋Ｉ３）はほぼ一定になる。

ゲート制御回路４は、トランジスタＱ１に出力電流Ｉｏｕｔに応じた電流Ｉ１が流れるように、そのゲート電圧を制御する。すなわち、出力電流Ｉｏｕｔが大きくなる場合は電流Ｉ１も大きくなり、出力電流Ｉｏｕｔが小さくなる場合は電流Ｉ１も小さくなるように、トランジスタＱ１のゲート電圧を制御する。

ゲート制御回路４は、このゲート電圧の制御を、例えば電圧電流制御回路１に入力される制御信号Ｓ３に基づいて行う。すなわち、出力電流Ｉｏｕｔが大きくなるように制御信号Ｓ３が調節される場合、トランジスタＱ１のゲート電圧を上昇させて電流Ｉ１を大きくし、出力電流Ｉｏｕｔが小さくなるように制御信号Ｓ３が調節される場合、トランジスタＱ１のゲート電圧を低下させて電流Ｉ１を小さくする。

ゲート制御回路５は、トランジスタＱ２に出力電圧Ｖｏｕｔに応じた電流が流れるように、そのゲート電圧を制御する。すなわち、出力電圧Ｖｏｕｔが大きくなる場合は電流Ｉ２も大きくなり、出力電圧Ｖｏｕｔが小さくなる場合は電流Ｉ２も小さくなるように、トランジスタＱ２のゲート電圧を制御する。

ゲート制御回路５は、このゲート電圧の制御を、例えば出力電圧検出回路６の検出結果に基づいて行う。すなわち、分圧電圧ＶＺが大きくなる場合、トランジスタＱ２のゲート電圧を低下させて電流Ｉ２を大きくし、分圧電圧ＶＺが小さくなる場合、トランジスタＱ２のゲート電圧を上昇させて電流Ｉ２を小さくする。

なお、図１の例において、出力端子ＴｏｕｔとグランドレベルＶＳＳの供給線との間にはキャパシタＣｏと負荷Ｌが並列に接続されている。

ここで、上述した構成を有する図１に示す定電圧電源回路の動作を説明する。

まず、通常の定電圧動作について説明する。
負荷Ｌの変動によって出力電圧Ｖｏｕｔが変動すると、この電圧変動が差動増幅器３に帰還される。電圧変動によって分圧電圧ＶＺと基準電圧Ｖｒｅｆとの差が大きくなると、この電圧差が差動増幅器３において増幅されて電圧電流制御回路１に流れる出力電流Ｉｏｕｔが変化する。出力電流Ｉｏｕｔは、分圧電圧ＶＺと基準電圧Ｖｒｅｆとの差が小さくなるように制御される。

誤差増幅器３のゲインが十分大きい場合、分圧電圧ＶＺが基準電圧Ｖｒｅｆとほぼ等しくなるように出力電流Ｉｏｕｔが制御される。
出力電圧検出回路６の分圧比を‘Ｋ’（＝ＶＺ／Ｖｏｕｔ）とすると、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの関係は次式のように表される。

Ｖｏｕｔ ＝ Ｖｒｅｆ／Ｋ ・・・（４）

次に、過電流保護動作について説明する。
トランジスタＱ１，Ｑ２，Ｑ３に流れる電流Ｉ１，Ｉ２，Ｉ３は、次式の関係を満たす。

Ｉ１ ＝ Ｉ２＋Ｉ３ ・・・（５）

従って、ノードＮ１の電圧Ｖ１とトランジスタＱ１の電流Ｉ１は、図２に示すトランジスタＱ１の電圧−電流特性曲線と、図３に示すトランジスタＱ２およびＱ３の電圧−電流特性曲線との交点より求めることができる。
図４は、過電流保護動作に伴う電圧Ｖ１および電流Ｉ１の変化の一例を、これらの特性曲線の交点によって表した図である。

出力電流Ｉｏｕｔが十分小さい場合、トランジスタＱ２に流れるべき出力電圧Ｖｏｕｔに応じた電流Ｉ２と、トランジスタＱ３に流れるべき一定のオフセット電流Ｉ３との合成電流（Ｉ２＋Ｉ３）に比べて、トランジスタＱ１に流れるべき出力電流Ｉｏｕｔに応じた電流Ｉ１が小さくなる。
そのため、図４（Ａ）に示すように、トランジスタＱ１は飽和領域、トランジスタＱ２およびＱ３は非飽和領域で動作し、特性曲線の交点Ｐ１におけるノードＮ１の電圧Ｖ１は、入力電圧Ｖｉｎに近い電圧となる。その結果、ノードＮ１の電圧Ｖ１はしきい電圧Ｖｔｈより高い電圧となり、出力電流制限回路２による制御信号Ｓ３の調節は行われない。

図５および図６は、出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔとの関係の一例を示す図である。図５はフの字型の過電流保護特性を示し、図６はフォールバック型の過電流保護特性を示す。
出力電流Ｉｏｕｔが最大出力電流値Ｉｌ３を越えない範囲（点ＰＡからＰＢの範囲）において、ノードＮ１の電圧Ｖ１はしきい電圧Ｖｔｈより高い電圧となり、出力電流制限回路２による制御信号Ｓ３の調節が行われないため、定電圧電源回路は通常の定電圧出力動作を行う。

次に、出力電流Ｉｏｕｔが大きくなり、トランジスタＱ２，Ｑ３に流れるべき合成電流（Ｉ２＋Ｉ３）とトランジスタＱ１に流れるべき電流Ｉ１とが近似してくると、トランジスタＱ２，Ｑ３も飽和領域で動作する。これにより、トランジスタＱ２の両端間の電圧ならびにトランジスタＱ３の両端間の電圧が大きくなり、ノードＮ１の電圧はグランドレベルＶＳＳに近づく方向へ変化する。そして、ノードＮ１の電圧Ｖ１がしきい電圧Ｖｔｈに達すると（図４（Ｂ））、出力電流制限回路２による制御信号Ｓ３の調節が始まり、出力電流Ｉｏｕｔが制限されて、出力電圧Ｖｏｕｔが低下し始める。

出力電圧Ｖｏｕｔが低下すると、これに応じてトランジスタＱ２の電流が小さくなるように制御され、トランジスタＱ２の両端間の電圧が更に大きくなる。これにより、ノードＮ１の電圧Ｖ１は、しきい電圧Ｖｔｈを超えてグランドレベルＶＳＳに近づく方向へ更に変化するため、出力電流制限回路２において出力電流Ｉｏｕｔが更に小さくなるように制御信号Ｓ３が調節される。
出力電流Ｉｏｕｔが小さくなると、出力電圧Ｖｏｕｔが低下するため、上述と同様の動作によって、出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔが更に小さくなるように帰還制御が働く。
すなわち、図５もしくは図６の点ＰＢからＰＣに示すように、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔが共に減少する。

そして、出力電圧Ｖｏｕｔがほぼゼロになるとき、仮にトランジスタＱ２の電流もゼロになるものとすると、トランジスタＱ３に流れる一定のオフセット電流Ｉ３がトランジスタＱ１に流れて、この２つのトランジスタが飽和領域で動作する（図４（Ｃ））。このとき出力電流Ｉｏｕｔは、トランジスタＱ３のオフセット電流Ｉ３に応じた一定の値（短絡電流値Ｉｔ３）に制限される。

この短絡状態において、負荷Ｌが取り除かれる、あるいは負荷Ｌに流れる電流が短絡電流値Ｉｔ３より小さくなると、キャパシタＣｏが出力電流Ｉｏｕｔによって充電されて、出力電圧Ｖｏｕｔが上昇し始める。

出力電圧Ｖｏｕｔが上昇すると、これに応じてトランジスタＱ２の電流Ｉ２が大きくなるため、ノードＮ１の電圧Ｖ１が高くなり、出力電流制限回路２による出力電流Ｉｏｕｔの制限が緩和されて、出力電流Ｉｏｕｔが大きくなる。
出力電流Ｉｏｕｔが大きくなることによって、キャパシタＣｏの充電が加速されるため、更に出力電圧Ｖｏｕｔが上昇する。
このようにして、出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔが共に大きくなるように帰還制御が働く。

そして、出力電圧Ｖｏｕｔが式（４）に示す目標値に達すると、出力電圧Ｖｏｕｔの上昇が止まり、キャパシタＣｏへの充電が止まるため、出力電流Ｉｏｕｔはゼロ、もしくは負荷Ｌの電流のみになる。これにより、トランジスタＱ２，Ｑ３に流れるべき合成電流（Ｉ２＋Ｉ３）に比べてトランジスタＱ１に流れるべき電流Ｉ１が小さくなるため、ノードＮ１の電圧Ｖ１がしきい電圧Ｖｔｈより高くなって、図４（Ａ）に示す通常の定電圧出力動作に戻る。

以上説明したように、図１に示す定電圧電源回路によれば、過電流保護動作において出力電圧Ｖｏｕｔの低下とともに出力電流Ｉｏｕｔも減少させるフの字型（フォールバック型）の過電流保護特性を実現することができる。これにより、過電流保護動作時における出力制御回路の電力損失を軽減し、回路素子の発熱を抑えることができる。

また、図１に示す定電圧電源回路によれば、過電流保護動作の起動によって出力電圧Ｖｏｕｔがゼロ近くに低下した状態において、負荷Ｌを取り除く、あるいは負荷Ｌに流れる電流を短絡電流値Ｉｔ３より小さく設定することにより、自動的に通常の定電圧出力動作に復帰することができる。そのため、過電流保護動作を解除するために外部の制御信号を必要とする定電圧電源回路に比べて、取り扱いが容易になる。

しかも、図１に示す定電圧電源回路によれば、出力電流Ｉｏｕｔが十分小さい場合、トランジスタＱ１が飽和領域、トランジスタＱ２およびＱ３が非飽和領域で動作するため、トランジスタＱ２，Ｑ３からトランジスタＱ１へ流れる電流を非常に小さくすることができる。例えば、出力電流ＩｏｕｔがゼロのときにトランジスタＱ１の電流Ｉ１がゼロになるようトランジスタＱ１のゲート電圧を制御した場合、無負荷時においてトランジスタＱ２，Ｑ３からトランジスタＱ１に流れる電流はゼロになる。従って、電圧コンパレータの消費電流が定常的に流れる先に述べた従来の定電圧電源回路と比較して、過電流保護動作に係わる回路の消費電力を大きく削減することができる。
そのため、本実施形態に係る定電圧電源回路は、携帯電話機やモバイルパソコン、ＰＤＡ、デジタルスチルカメラ、ビデオカメラ、ポータブルオーディオ機器といった、低消費電力化への要求が厳しい携帯型電子機器に搭載する定電圧電源回路に有用である。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
図７は、本発明の第２の実施形態に係る定電圧電源回路の構成の一例を示す図である。

図７に示す定電圧電源回路は、ｎチャンネルＭＯＳ型のトランジスタＱ１，Ｑ６と、ｐチャンネルＭＯＳ型のトランジスタＱ２，…，Ｑ５，Ｑ７と、差動増幅器３Ａと、基準電圧源７と、出力電圧検出回路６とを有する。
また図７の例において、差動増幅器３Ａは、ｎチャンネルＭＯＳ型のトランジスタＱ１０，…，Ｑ１３と、ｐチャンネルＭＯＳ型のトランジスタＱ８，Ｑ９，Ｑ１４，Ｑ１５と、電流源ＳＣ１とを有する。

なお、トランジスタＱ４は、本発明の電流制御回路の一実施形態である。
トランジスタＱ７は、本発明の出力電流制限回路の一実施形態である。
トランジスタＱ１は、本発明の第１のトランジスタの一実施形態である。
トランジスタＱ２は、本発明の第２のトランジスタの一実施形態である。
トランジスタＱ３は、本発明の第３のトランジスタの一実施形態である。
トランジスタＱ１，Ｑ５，Ｑ６を含む回路は、本発明の第１のカレントミラー回路の一実施形態である。
電流源ＳＣ１は、本発明の電流源の一実施形態である。
トランジスタＱ８およびＱ９は、本発明のトランジスタ対の一実施形態である。
トランジスタＱ１０，…，Ｑ１５を含む回路は、本発明の制御信号生成回路の一実施形態である。

トランジスタＱ４のソースは、電圧Ｖｉｎの入力端子Ｔｉｎに接続され、ドレインは出力端子Ｔｏｕｔに接続され、ゲートは差動増幅器３Ａの出力であるノードＮ２に接続される。

トランジスタＱ７は、トランジスタＱ４のゲート−ソース間に接続されており、ノードＮ１の電圧Ｖ１をゲートに入力する。
図８は、トランジスタＱ７の抵抗とノードＮ１の電圧Ｖ１との関係の一例を示す図である。図８に示すように、トランジスタＱ７は、ノードＮ１の電圧Ｖ１がしきい電圧Ｖｔｈより高い場合に高インピーダンスとなり、しきい電圧Ｖｔｈを境として急激に低インピーダンスとなる。

トランジスタＱ１，Ｑ５，Ｑ６は、トランジスタＱ４に流れる出力電流Ｉｏｕｔのミラー電流をトランジスタＱ１に流すカレントミラー回路を構成している。

トランジスタＱ５は、トランジスタＱ４と同一のゲート−ソース間電圧を入力する。すなわち、ソースが入力端子Ｔｉｎに接続され、ゲートがノードＮ２に接続される。
トランジスタＱ６のドレインとゲートは、トランジスタＱ５のドレインに共通に接続され、ソースはグランドレベルＶＳＳの供給線に接続される。
トランジスタＱ１は、トランジスタＱ６と同一のゲート−ソース間電圧を入力する。すなわち、トランジスタＱ１のゲートはトランジスタＱ６のゲートと共通に接続され、ソースはグランドレベルＶＳＳの供給線に接続される。また、トランジスタＱ１のドレインは、ノードＮ１に接続される。

トランジスタＱ５とＱ４には同一のゲート−ソース間電圧が入力されるため、トランジスタＱ５には、トランジスタＱ４の出力電流Ｉｏｕｔに比例するミラー電流が流れる。このトランジスタＱ５の電流は、トランジスタＱ６に入力されて、トランジスタＱ６のゲート−ソース間に当該入力電流に応じた電圧が発生する。トランジスタＱ１およびＱ６には同じゲート−ソース間電圧が入力されるため、トランジスタＱ１はトランジスタＱ６の電流に比例するミラー電流が流れるように制御される。
このようにして、トランジスタＱ１は、トランジスタＱ４の出力電流Ｉｏｕｔに比例するミラー電流が流れるように制御される。

トランジスタＱ２は、入力端子ＴｉｎとノードＮ１との間に接続されており、後述する差動増幅器３Ａ内部のトランジスタＱ１４のゲート電圧をゲートに入力する。

トランジスタＱ３は、入力端子ＴｉｎとノードＮ１との間に接続されており、一定のオフセット電流Ｉ３が流れるようにゲート電圧が制御される。例えばカレントミラー回路などによって、ゲートに一定のバイアス電圧Ｖｂが供給される。

出力電圧検出回路６は、出力電圧Ｖｏｕｔを検出する回路であり、例えば図７に示すように、出力端子ＴｏｕｔとグランドレベルＶＳＳの供給線との間に直列接続された抵抗６１および６２の分圧回路を有する。この分圧回路は、出力電圧Ｖｏｕｔの分圧電圧ＶＺを出力する。

差動増幅器３Ａは、出力電圧検出回路６において検出された出力電圧（図７の例では分圧電圧ＶＺ）と、基準電圧源７から出力される基準電圧Ｖｒｅｆとの差を増幅する。すなわち、分圧電圧ＶＺと基準電圧Ｖｒｅｆとの差に応じて、分圧電圧ＶＺが基準電圧Ｖｒｅｆに近づくようにノードＮ２の電圧を調節する。

電流源ＳＣ１は、一定の電流Ｉｂを出力する。図７の例では、入力端子ＴｉｎからノードＮ３へ一定の電流Ｉｂを流す。

トランジスタＱ８およびＱ９は、互いのエミッタがノードＮ３に共通接続されたトランジスタ対を構成する。
トランジスタＱ８のゲートには基準電圧Ｖｒｅｆが入力され、トランジスタＱ９のゲートには出力電圧検出回路６の分圧電圧ＶＺが入力される。

分圧電圧ＶＺが基準電圧Ｖｒｅｆより低くなると、その低下分の電圧に応じて電流源ＳＣ１からトランジスタＱ９に分流する電流の割合が多くなり、逆に、分圧電圧ＶＺが基準電圧Ｖｒｅｆより高くなると、その上昇分の電圧に応じて電流源ＳＣ１からトランジスタＱ８に分流する電流の割合が多くなる。
すなわち、トランジスタ対（Ｑ８、Ｑ９）では、分圧電圧ＶＺと基準電圧Ｖｒｅｆとの差に応じて、電流源ＳＣ１から各トランジスタに分流する電流の割合が制御される。

ここで、トランジスタＱ８およびＱ９は、互いに等価な特性を有する同一構造のトランジスタとする。この場合、分圧電圧ＶＺと基準電圧Ｖｒｅｆとが等しいとき、それぞれに流れる電流はほぼ等しくなる。すなわち、ぞれぞれのトランジスタの電流は概ね‘Ｉｂ／２’となる。

トランジスタＱ１０およびＱ１１は、トランジスタＱ９に流れる電流のミラー電流をノードＮ２に出力するカレントミラー回路を構成している。

トランジスタＱ１０のドレインとゲートは、トランジスタＱ９のドレインに共通に接続され、そのソースはグランドレベルＶＳＳの供給線に接続される。
トランジスタＱ１１は、トランジスタＱ１０と同一のゲート−ソース間電圧を入力する。すなわち、トランジスタＱ１１のゲートはトランジスタＱ１０のゲートと共通に接続され、ソースはグランドレベルＶＳＳの供給線に接続される。また、トランジスタＱ１１のドレインは、ノードＮ２に接続される。

トランジスタＱ９の電流は、トランジスタＱ１０に入力されて、トランジスタＱ１０のゲート−ソース間に当該入力電流に応じた電圧が発生する。トランジスタＱ１０とＱ１１には同一のゲート−ソース間電圧が入力されるため、トランジスタＱ１１には、トランジスタＱ１０に流れる電流に比例したミラー電流が流れる。
従って、トランジスタＱ１１は、トランジスタＱ９の電流に比例するミラー電流が流れるように制御される。

トランジスタＱ１２，Ｑ１３，Ｑ１４およびＱ１５は、トランジスタＱ８に流れる電流のミラー電流をノードＮ２に出力するカレントミラー回路を構成している。

トランジスタＱ１２のドレインとゲートは、トランジスタＱ８のドレインに共通に接続され、そのソースはグランドレベルＶＳＳの供給線に接続される。
トランジスタＱ１３は、トランジスタＱ１２と同一のゲート−ソース間電圧を入力する。すなわち、トランジスタＱ１３のゲートはトランジスタＱ１２のゲートと共通に接続され、ソースはグランドレベルＶＳＳの供給線に接続される。
トランジスタＱ１４のドレインとゲートは、トランジスタＱ１３のドレインに共通に接続され、そのソースは入力端子Ｔｉｎに接続される。
トランジスタＱ１５は、トランジスタＱ１４と同一のゲート−ソース間電圧を入力する。すなわち、トランジスタＱ１５のゲートはトランジスタＱ１４のゲートと共通に接続され、ソースは入力端子Ｔｉｎに接続される。また、トランジスタＱ１５のドレインは、ノードＮ２に接続される。

トランジスタＱ８の電流は、トランジスタＱ１２に入力されて、トランジスタＱ１２のゲート−ソース間に当該入力電流に応じた電圧が発生する。トランジスタＱ１３とＱ１２には同一のゲート−ソース間電圧が入力されるため、トランジスタＱ１３には、トランジスタＱ１２に流れる電流に比例したミラー電流が流れる。トランジスタＱ１３のミラー電流は、トランジスタＱ１４に入力されて、トランジスタＱ１４のゲート−ソース間に当該入力のミラー電流に応じた電圧が発生する。トランジスタＱ１５とＱ１４には同一のゲート−ソース間電圧が入力されるため、トランジスタＱ１５には、トランジスタＱ１４に流れる電流に比例したミラー電流が流れる。
従って、トランジスタＱ１５は、トランジスタＱ８の電流に比例するミラー電流が流れるように制御される。

トランジスタＱ２のゲートには、トランジスタＱ１４のゲート電圧が入力される。すなわち、トランジスタＱ２とＱ１４には同一のゲート−ソース電圧が入力される。そのため、トランジスタＱ２は、トランジスタＱ８の電流に比例するミラー電流が流れるように制御される。

ここで、上述した構成を有する図７に示す定電圧電源回路の動作を説明する。

まず、通常の定電圧動作について説明する。
負荷Ｌの変動によって出力電圧Ｖｏｕｔが変動すると、この電圧変動が差動増幅器３ＡのトランジスタＱ９のゲートに帰還される。
電圧変動によって分圧電圧ＶＺが基準電圧Ｖｒｅｆより小さくなると、トランジスタＱ９のゲート−ソース間電圧が大きくなるため、電流源ＳＣ１からトランジスタＱ９へ分流する電流が増大するとともに、トランジスタＱ８へ分流する電流が減少する。これにより、トランジスタＱ１１はトランジスタＱ９のミラー電流を増大させるように制御され、トランジスタＱ１５はトランジスタＱ８のミラー電流を減少させるように制御される。その結果、ノードＮ２の電圧が低下して、トランジスタＱ４のインピーダンスが低下し、出力電流Ｉｏｕｔおよび出力電圧Ｖｏｕｔが大きくなる。
上述とは逆に、分圧電圧ＶＺが基準電圧Ｖｒｅｆより大きくなると、ノードＮ２の電圧が上昇して、出力電流Ｉｏｕｔおよび出力電圧Ｖｏｕｔが小さくなる。
このような帰還制御の働きによって、分圧電圧ＶＺと基準電圧Ｖｒｅｆとがほぼ等しくなるように出力電流Ｉｏｕｔが制御される。
出力電圧検出回路６の分圧比を‘Ｋ’（＝ＶＺ／Ｖｏｕｔ）とすると、出力電圧Ｖｏｕｔは先に説明した式（４）と同様に表される。

次に、過電流保護動作について説明する。
トランジスタＱ１は、トランジスタＱ１，Ｑ５，Ｑ６で構成されるカレントミラー回路によって、トランジスタＱ４の出力電流Ｉｏｕｔに比例したミラー電流が流れるように制御される。
トランジスタＱ２は、トランジスタＱ１２，Ｑ１３，Ｑ１４，Ｑ２で構成されるカレントミラー回路によって、トランジスタＱ８の電流に比例するミラー電流が流れるように制御される。トランジスタＱ８の電流は、分圧電圧ＶＺが高くなると増大し、逆に分圧電圧ＶＺが低くなると減少することから、トランジスタＱ２の電流Ｉ２も、分圧電圧ＶＺが高くなると増大し、分圧電圧ＶＺが低くなると減少する。
トランジスタＱ３は、図１に示す定電圧電源回路と同様に、一定のベースバイアス電圧Ｖｂによって一定のオフセット電流Ｉ３が流れるように制御される。
このように、トランジスタＱ１，Ｑ２，Ｑ３は何れも図１に示す定電圧電源回路と同様に制御されるため、これと同様な過電流保護動作を実現することができる。

詳しく述べると、出力電流Ｉｏｕｔが十分小さい場合、トランジスタＱ２に流れるべき出力電圧Ｖｏｕｔに比例したミラー電流Ｉ２と、トランジスタＱ３に流れるべき一定のオフセット電流Ｉ３との合成電流（Ｉ２＋Ｉ３）に比べて、トランジスタＱ１に流れるべき出力電流Ｉｏｕｔに比例したミラー電流Ｉ１が小さくなる。
そのため、図４（Ａ）に示すように、トランジスタＱ１は飽和領域、トランジスタＱ２およびＱ３は非飽和領域で動作し、特性曲線の交点Ｐ１におけるノードＮ１の電圧Ｖ１は、入力の電圧Ｖｉｎに近い電圧となる。その結果、ノードＮ１の電圧Ｖ１はしきい電圧Ｖｔｈより高い電圧となり、トランジスタＱ７がオフ状態になる。ノードＮ１に発生する差動増幅器３Ａの出力電圧は、トランジスタＱ７によって減衰されることなくトランジスタＱ４のゲートに入力される。

次に、出力電流Ｉｏｕｔが大きくなり、トランジスタＱ２，Ｑ３に流れるべき合成電流（Ｉ２＋Ｉ３）とトランジスタＱ１に流れるべきミラー電流Ｉ１とが近似してくると、トランジスタＱ２，Ｑ３も飽和領域で動作する。これにより、トランジスタＱ２，Ｑ３の両端間の電圧が大きくなり、ノードＮ１の電圧はグランドレベルＶＳＳに近づく方向へ変化する。そして、ノードＮ１の電圧Ｖ１がしきい電圧Ｖｔｈに達すると（図４（Ｂ））、トランジスタＱ７のインピーダンスが急激に小さくなり、ノードＮ２の電圧が入力電圧Ｖｉｎの方向へ引き上げられる。これにより、トランジスタＱ４のインピーダンスが増大し、出力電流Ｉｏｕｔが制限されて、出力電圧Ｖｏｕｔが低下し始める。

出力電圧Ｖｏｕｔが低下すると、これに応じてトランジスタＱ２のミラー電流Ｉ２が小さくなるように制御され、トランジスタＱ２の両端間の電圧が更に大きくなる。これにより、ノードＮ１の電圧Ｖ１は、しきい電圧Ｔｔｈを超えてグランドレベルＶＳＳに近づく方向へ更に変化するため、ノードＮ２の電圧は、入力電圧Ｖｉｎの方向へ更に引き上げられる。その結果、トランジスタＱ４のインピーダンスが大きくなり、出力電流Ｉｏｕｔが更に小さくなる。

出力電流Ｉｏｕｔが小さくなると、出力電圧Ｖｏｕｔが低下するため、上述と同様の動作によって、出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔが更に小さくなるように帰還制御が働く。
すなわち、図６の点ＰＢからＰＣに示すように、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔが共に減少する。

そして、出力電圧Ｖｏｕｔがほぼゼロになると、電流源ＳＣ１の電流ＩｂはトランジスタＱ９にほとんど流れ込み、トランジスタＱ８の電流はゼロに近くなるため、トランジスタＱ２の電流もゼロに近くなる。従って、トランジスタＱ１には、トランジスタＱ３に流れる一定のオフセット電流Ｉ３が流れて、この２つのトランジスタが飽和領域で動作する（図４（Ｃ））。このとき出力電流Ｉｏｕｔは、トランジスタＱ３のオフセット電流Ｉ３に応じた一定の短絡電流値Ｉｔ３に制限される。

出力電流Ｉｏｕｔが最大出力電流値Ｉｌ３に達するとき、トランジスタＱ１のミラー電流Ｉ１は、トランジスタＱ２およびＱ３の合成電流（Ｉ２＋Ｉ３）とほぼ等しくなる。また、過電流保護動作によって出力電流Ｉｏｕｔが短絡電流値Ｉｔ３に達するとき、トランジスタＱ１のミラー電流Ｉ１はトランジスタＱ３のオフセット電流Ｉ３とほぼ等しくなる。従って、次式に示す関係が成立する。

（Ｉ２＋Ｉ３）：Ｉ３ ＝ Ｉｌ３：Ｉｔ３ ・・・（６）

この短絡状態において、負荷Ｌが取り除かれる、あるいは負荷Ｌに流れる電流が短絡電流値Ｉｔ３より小さくなると、キャパシタＣｏが出力電流Ｉｏｕｔによって充電されて、出力電圧Ｖｏｕｔが上昇し始める。
このとき、キャパシタＣｏを充電する出力電流Ｉｏｕｔは、出力電圧Ｖｏｕｔを目標値に近づけるように増大するが、過電流保護動作によって過大な電流とはならず、短絡電流値Ｉｔ３に制限される。

またこのとき、差動増幅器３Ａでは、入力電圧の差、すなわち基準電圧Ｖｒｅｆと分圧電圧ＶＺとの差が大きいため、大振幅特性に従って動作する。差動増幅器３Ａが大振幅特性で動作する間、電流源ＳＣ１の電流ＩｂのほとんどがトランジスタＱ９に流れ込み、トランジスタＱ８の電流はゼロに近くなっているため、トランジスタＱ２のミラー電流Ｉ２もゼロのままになる。従って、出力電流Ｉｏｕｔは、短絡電流値Ｉｔ３に制限されたままとなる。

その後、出力電圧Ｖｏｕｔが式（４）に示す目標値に近づいてくると、差動増幅器３Ａが徐々に小振幅特性で動作し始め、トランジスタＱ２には出力電圧Ｖｏｕｔに応じたミラー電流Ｉ２が流れる。これにより、トランジスタＱ７による出力電流Ｉｏｕｔの制限が緩和されて、最大出力電流値Ｉｌ３より小さい値に制限されつつ出力電流Ｉｏｕｔが増大する。
そして、出力電圧Ｖｏｕｔが目標値に達すると、出力電圧Ｖｏｕｔの上昇が止まり、キャパシタＣｏへの充電が止まるため、出力電流Ｉｏｕｔはゼロ、もしくは負荷Ｌの電流のみになる。これにより、トランジスタＱ２，Ｑ３に流れるべき合成電流（Ｉ２＋Ｉ３）に比べてトランジスタＱ１に流れるべきミラー電流Ｉ１が小さくなるため、ノードＮ１の電圧Ｖ１がしきい電圧Ｖｔｈより高くなって、図４（Ａ）に示す通常の定電圧出力動作に戻る。

以上説明したように、図７に示す定電圧電源回路においても、図１に示す定電圧電源回路と同様な過電流保護動作を実現することができるとともに、外部から特別な制御信号を与えることなく、自動的に過電流保護動作から通常の動作へ復帰することができる。

また、図１に示す定電圧電源回路と同様に、通常動作時においてトランジスタＱ１が飽和領域、トランジスタＱ２およびＱ３が非飽和領域で動作するため、トランジスタＱ２，Ｑ３からトランジスタＱ１へ流れる電流を非常に小さくすることができる。特に無負荷の状態においてトランジスタＱ１のミラー電流Ｉ１がほぼゼロになるため、トランジスタＱ２，Ｑ３からトランジスタＱ１に流れる電流がほぼゼロになる。従って、電圧コンパレータの消費電流が定常的に流れる先に述べた従来技術の定電圧電源回路と比較して、過電流保護動作に関わる消費電力を大きく削減することができる。

更に、図７に示す定電圧電源回路によれば、出力電圧Ｖｏｕｔの変化に応じて、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差が変化し、電流源ＳＣ１からトランジスタＱ８、Ｑ９に分流する電流の割合が変化する。そのため、トランジスタＱ８のミラー電流が流れるようトランジスタＱ２を制御することで、出力電圧Ｖｏｕｔに応じた電流が流れるようにトランジスタＱ２を制御することができる。
一方、トランジスタＱ１０およびＱ１１によって構成されるカレントミラー回路と、トランジスタＱ１２，…，Ｑ１５によって構成されるカレントミラー回路とにおいてそれぞれ生成されるミラー電流は、共にノードＮ２に入力されるため、ノードＮ２には、トランジスタＱ８、Ｑ９に流れる電流の差に応じた電圧が発生する。このノードＮ２の電圧は、分圧電圧ＶＺが基準電圧Ｖｒｅｆに近づくように制御される。
分圧電圧ＶＺと基準電圧Ｖｒｅｆとが一致するとき、トランジスタＱ８には例えば電流‘Ｉｂ／２’の一定電流が流れるため、トランジスタＱ２に流れるトランジスタＱ８のミラー電流も、この電流‘Ｉｂ／２’に比例した一定の電流になる。
そのため、仮に基準電圧Ｖｒｅｆを変化させることによって出力電圧Ｖｏｕｔの目標値を変化させても（例えば可変電圧源として使用しても）、トランジスタＱ２に流れる電流Ｉ２は、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとが一致する際に流れる一定の電流に近づくように制御される。すなわち、出力電圧Ｖｏｕｔの目標値を変化させても、通常の動作状態から過電流保護動作へ移行する際のトランジスタＱ２の電流Ｉ２はほぼ一定に保たれる。
従って、図７に示す定電圧電源回路によれば、出力電圧Ｖｏｕｔの目標値を変更しても、最大出力電流値Ｉｌ３を一定に保つことができる。
先に説明した従来の定電圧電源回路では、出力電圧に応じて過電流保護の動作点が変化しまうため、可変電圧源として使用するためには動作点を調節する回路を別に設ける必要が生じるが、図７に示す定電圧電源回路によれば、そのような回路を設けることなく容易に可変電圧源として使用することが可能になる。

しかも、図７に示す定電圧電源回路によれば、トランジスタＱ４の電流を検出するためにカレントミラー回路を用いており、抵抗などの電流検出素子を出力電流Ｉｏｕｔの経路上に挿入していないため、電流検出に伴う損失を微小に抑えることができる。また、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの降下を小さくできるため、例えばバッテリから入力電圧Ｖｉｎが供給される場合に、低いバッテリ電圧で機器を長時間動作させることが可能になる。

以上、本発明の幾つかの実施形態について述べたが、本発明は上記の形態にのみ限定されるものではなく、種々のバリエーションを含んでいる。

例えば、図７に示す定電圧電源回路においては、図１に示す定電圧電源回路における電流制御回路に相当する構成としてｐチャンネルＭＯＳ型のトランジスタを用いているが、本発明はこれに限定されるものではない。例えばｎチャンネルＭＯＳ型のトランジスタや、バイポーラトランジスタなど、制御信号に応じて電流を制御することができる他の種々の構成を用いても良い。

また、図１，図７に示す具体的な回路構成（例えば差動増幅器３Ａの内部構成や、トランジスタの極性など）は説明上の一例であり、同様な機能を持つ他の回路に置き換え可能である。

第１の実施形態に係る定電圧電源回路の構成の一例を示す図である。 第１のトランジスタに流れる電流と第１のノードの電圧との関係の一例を示す図である。 第２のトランジスタおよび第３のトランジスタの合成電流と第１のノードの電圧との関係の一例を示す図である。 過電流保護動作に伴う、第１のノードの電圧および第１のトランジスタの電流の変化の一例を示す図である。 図１に示す定電圧電源回路における出力電流と出力電圧との関係の一例を示す第１の図である。 図１に示す定電圧電源回路における出力電流と出力電圧との関係の一例を示す第２の図である。 第２の実施形態に係る定電圧電源回路の構成の一例を示す図である。 出力電流制限用のトランジスタの抵抗と、第１のノードの電圧との関係の一例を示す図である。 一般的な定電圧電源回路の構成の一例を示す図である。 一般的な定電圧電源回路における出力電流−出力電圧の特性の一例を示す図である。 垂下型の過電流保護回路における出力電流−出力電圧の特性の一例を示す図である。

符号の説明

Ｑ１，Ｑ６，Ｑ１０〜Ｑ１３…ｎチャンネルＭＯＳ型トランジスタ、Ｑ２〜Ｑ５，Ｑ７〜Ｑ９，Ｑ１４，Ｑ１５…ｐチャンネルＭＯＳ型トランジスタ、１…電流制御回路、２…出力電流制限回路、３，３Ａ…差動増幅器、４，５…ゲート制御回路、６…出力電圧検出回路、７…基準電圧源、ＳＣ１…電流源

Claims (4)

1. 負荷に出力される出力電圧および出力電流を、入力される制御信号に応じて制御する電圧電流制御回路と、
   第１の電圧が供給される配線と第１のノードとの間に接続され、上記出力電流に応じた電流が流れるように制御される第１のトランジスタと、
   第２の電圧が供給される配線と上記第１のノードとの間に接続され、上記出力電圧に応じた電流が流れるように制御される第２のトランジスタと、
   上記第２の電圧が供給される配線と上記第１のノードとの間に接続され、一定の電流が流れるように制御される第３のトランジスタと、
   上記第１のノードの電圧が、上記第１の電圧と上記第２の電圧との間の所定のしきい電圧を越えて上記第１の電圧に近づくと、当該しきい電圧からの超過分の電圧に応じて上記出力電流が制限されるように上記制御信号を調節する出力電流制限回路と、
   を有する定電圧電源回路。
2. 上記電圧電流制御回路は、上記制御信号に応じて上記出力電流を制御する出力トランジスタを含んでおり、
   上記出力トランジスタに流れる電流のミラー電流を上記第１のトランジスタに流す、上記第１のトランジスタを含んだ第１のカレントミラー回路を有する、
   請求項１に記載の定電圧電源回路。
3. 一定の電流を出力する電流源と、
   上記電流源に共通に接続され、上記出力電圧と基準電圧との差に応じてそれぞれに分流する電流の割合が制御されるトランジスタ対と、
   上記トランジスタ対の各トランジスタに流れる電流の差に応じて、上記出力電圧が上記基準電圧に近づくように調節した上記制御信号を生成する制御信号生成回路と、
   を有し、
   上記第２のトランジスタは、上記トランジスタ対の一方のトランジスタに流れる電流に応じた電流が流れるように制御される、
   請求項１に記載の定電圧電源回路。
4. 上記制御信号生成回路は、上記トランジスタ対の一方のトランジスタに流れる電流のミラー電流と、上記トランジスタ対の他方のトランジスタに流れる電流のミラー電流とを、共通の第２のノードにそれぞれ出力する２つのカレントミラー回路を含んでおり、当該第２のノードから上記制御信号を出力し、
   上記第２のトランジスタは、上記制御信号生成回路の上記２つのカレントミラー回路の一方に含まれており、上記トランジスタ対の一方のトランジスタに流れる電流のミラー電流を流す、
   請求項３に記載の定電圧電源回路。
   
   

Images