JP2006074189A - Ccd制御信号生成装置、および画像読取装置 - Google Patents
Ccd制御信号生成装置、および画像読取装置 Download PDFInfo
- Publication number
- JP2006074189A JP2006074189A JP2004252539A JP2004252539A JP2006074189A JP 2006074189 A JP2006074189 A JP 2006074189A JP 2004252539 A JP2004252539 A JP 2004252539A JP 2004252539 A JP2004252539 A JP 2004252539A JP 2006074189 A JP2006074189 A JP 2006074189A
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- signal
- clock signal
- clock
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】 EMI対策を安価に行え、高画質な画像データを得られるCCD制御信号生成装置、およびこのCCD制御信号生成装置を備える画像読取装置を提供する。
【解決手段】 基本クロックを発生するPLL22と、基本クロックを入力とし、基本クロックの一定でない所定クロック数ごとに内部基準クロックを発生する内部基準クロック生成回路23と、基本クロックと内部基準クロックとを入力とし、内部基準クロックが入力されてから、基本クロックの一定の所定クロック数後に、電荷結合素子の駆動タイミングを与えるCCDクロックを発生するCCDクロック生成回路25と、基本クロックとCCDクロックとを入力とし、CCDクロックが入力されてから、基本クロックの一定の所定クロック数後に、画像データのサンプリング期間を与えるサンプルホールド信号を発生するサンプルホールド信号生成回路26とをCCD制御信号生成回路2に備える。
【選択図】 図2
【解決手段】 基本クロックを発生するPLL22と、基本クロックを入力とし、基本クロックの一定でない所定クロック数ごとに内部基準クロックを発生する内部基準クロック生成回路23と、基本クロックと内部基準クロックとを入力とし、内部基準クロックが入力されてから、基本クロックの一定の所定クロック数後に、電荷結合素子の駆動タイミングを与えるCCDクロックを発生するCCDクロック生成回路25と、基本クロックとCCDクロックとを入力とし、CCDクロックが入力されてから、基本クロックの一定の所定クロック数後に、画像データのサンプリング期間を与えるサンプルホールド信号を発生するサンプルホールド信号生成回路26とをCCD制御信号生成回路2に備える。
【選択図】 図2
Description
本発明は、CCD(電荷結合素子)を制御するための制御信号を生成するCCD制御信号生成装置、およびそのCCD制御信号生成装置を備える画像読取装置に関する。
従来、デジタル複写機等の画像読取装置において、原稿画像の読み取りにCCD(電荷結合素子)を用いたシステムが採用されている。このCCDを動作させるために、CCDの動作を制御するための各種制御信号(制御クロック、サンプルホールド信号等)を専用回路で生成してCCDに供給している。
通常、上記の各種制御信号は電線等のケーブルにより専用回路からCCDに対して出力されている。そして近年、このケーブルからの輻射ノイズがEMI(Electromagnetic Interference)の問題として取り上げられている。このEMI対策として、上記信号を出力するための電線をシールドすることや、SSCG(Spread Spectrum Clock Generator)デバイスを用いることによりクロックの周波数を分散させることが通常行われている(特許文献1)。
特開2003−332908号公報
しかしながら、上記のように、電線をシールドしたり、SSCGデバイスを用いることは、共にコストアップの要因となる。また、SSCGデバイスを用いた場合には、CCDにおいて、CCDクロックの入力されてから画像読み取りまでの時間が一定でなくなるため、画像の読み取りタイミングが画素ごとに異なり、所望のタイミングからずれてしまうので、画像にノイズが載ってしまい、このための調整や確認実験等に多大な時間を要することとなるという問題があった。
本発明は、上記問題点に鑑みて成されたもので、EMI対策を安価に行え、高画質な画像データを得ることができるCCD制御信号生成装置、およびこのCCD制御信号生成装置を備える画像読取装置を提供することを目的とする。
請求項1に係るCCD制御信号生成装置は、基本クロック信号を発生する基本クロック発生手段と、前記基本クロック信号を入力とし、予め保有している一定でない前記基本クロック信号のクロック数ごとに内部基準クロック信号を発生する内部基準クロック発生手段と、前記基本クロック信号と前記内部基準クロック信号とを入力とし、前記内部基準クロック信号が入力されてから、前記基本クロック信号の予め定められた一定のクロック数後に、電荷結合素子の駆動タイミングを与えるCCDクロック信号を発生するCCDクロック発生手段と、前記基本クロック信号と前記CCDクロック信号とを入力とし、前記CCDクロック信号が入力されてから、前記基本クロック信号の予め定められた一定のクロック数後に、画像データのサンプリング期間を与えるサンプルホールド信号を発生するサンプルホールド信号発生手段とを備えるものである。
この構成によれば、一定周波数(一定波長)の基本クロック信号の毎回異なるクロック数ごとに内部基準クロック信号が発生されるので、内部基準クロック信号の周波数が分散され、安価にEMIを抑えることができる。また、CCDクロック信号及びサンプルホールド信号が内部基準クロック信号が発生されてから一定の時間後に発生されるので、電荷結合素子の検出する画像データのサンプリング期間を電荷結合素子の駆動タイミングに対して一定にすることができ、安定した画像データがサンプリングできることで、画像へのノイズを防いで高画質のデータを得ることができる。
請求項2に係るCCD制御信号生成装置は、請求項1に記載のCCD制御信号生成装置であって、前記内部基準クロック発生手段は、前記予め保有している一定でないクロック数を定義したテーブルを保持するものである。
この構成によれば、内部基準クロックを発生する、前記予め保有している一定でないクロック数の定義(周期パターン)を予め定めてテーブルとして記憶しておくので、より複雑な周期パターンを設定することが容易になり、EMI対策のより高い効果を得ることができる。
請求項3に係るCCD制御信号生成装置は、請求項1又は2に記載のCCD制御信号生成装置であって、前記予め保有している一定でないクロック数は、予め定められた基準となるクロック数から、予め定められた最大クロック数まで1ずつ増加した後、予め定められた最小クロック数まで1ずつ減少することを繰り返してなるものである。
この構成によれば、EMI対策効果の高い適切なクロック数を容易に取得することができる。
請求項4に係る画像読取装置は、請求項1〜3のいずれかに記載のCCD制御信号生成装置と、前記CCDクロック信号と前記サンプルホールド信号とを入力とし、前記CCDクロック信号により与えられた時期に駆動され、電荷結合素子により検出されている画像データを前記サンプルホールド信号により与えられた期間にサンプリングするCCDセンシング手段とを備えるものである。
この構成によれば、請求項1〜3の効果を奏する画像読取装置を提供することができる。
請求項1に記載の発明によれば、毎回異なる基本クロック信号のクロック数ごとに内部基準クロック信号が発生されるので、内部基準クロック信号の周波数が分散され、安価にEMIを抑えることができる。また、CCDクロック信号及びサンプルホールド信号が内部基準クロック信号が発生されてから一定の時間後に発生されるので、電荷結合素子の検出する画像データのサンプリング期間を電荷結合素子の駆動タイミングに対して一定にすることができ、安定した画像データがサンプリングできることで、画像へのノイズを防いで高画質のデータを得ることができる。
請求項2に記載の発明によれば、内部基準クロックを発生する、前記予め保有している一定でないクロック数の定義(周期パターン)を予め定めてテーブルとして記憶しておくので、より複雑な周期パターンを設定することが容易になり、EMI対策のより高い効果を得ることができる。
請求項3に記載の発明によれば、EMI対策効果の高い適切なクロック数を容易に取得することができる。
請求項4に記載の発明によれば、請求項1〜3の効果を奏する画像読取装置を提供することができる。
以下、本発明の一実施形態における画像読取装置について図面を参照しながら説明する。図1は、本発明の一実施形態に係る画像読取装置の一例である複写機の内部構成を概略的に示す側面図である。複写機1は、本体部1aと、本体部1aの左方に配設されたスタックトレイ1bと、本体部1aの上部に配設された原稿読取部1cと、原稿読取部1cの上方に配設された原稿給送部1dとを有している。
原稿読取部1cは、CCDセンサ511(図2参照)及び露光ランプ等からなるスキャナ部51と、ガラス等の透明部材により構成された原稿台52及び原稿読取スリット53とを備える。スキャナ部51は、図略の駆動部によって移動可能に構成され、原稿台52に載置された原稿を読み取るときは、原稿台52に対向する位置で原稿面に沿って移動され、原稿画像を走査しつつ取得した画像データを画像形成制御部(図示省略)へ出力する。また、原稿給送部1dにより給送された原稿を読み取るときは、原稿読取スリット53と対向する位置に移動され、原稿読取スリット53を介して原稿給送部1dによる原稿の搬送動作と同期して原稿の画像を取得し、その画像データを画像形成制御部へ出力する。
原稿給送部1dは、原稿を載置するための原稿載置部61と、画像読み取り済みの原稿を排出するための原稿排出部62と、原稿載置部61に載置された原稿を1枚ずつ繰り出して原稿読取スリット53に対向する位置へ搬送し、原稿排出部62へ排出するための給紙ローラ(図略)、搬送ローラ(図略)等からなる原稿搬送機構63を備える。原稿搬送機構63は、さらに原稿を表裏反転させて原稿読取スリット53と対向する位置へ再搬送する用紙反転機構(図略)を備え、原稿の両面の画像を原稿読取スリット53を介してスキャナ部51から読取可能にしている。
また、原稿給送部1dは、その前面側が上方に移動可能となるように本体部1aに対して回動自在に設けられている。原稿給送部1dの前面側を上方に移動させて原稿台52上面を開放することにより、原稿台52の上面に読み取り原稿、例えば見開き状態にされた書籍等を操作者が載置できるようになっている。
本体部1aは、それぞれ用紙種(両面に印刷が可能な普通紙、片面のみに印刷が可能な再利用紙等)やサイズが異なる記録紙を収納する複数の給紙カセット461と、給紙カセット461から記録紙を1枚ずつ繰り出して記録部40へ搬送する給紙ローラ462と、給紙カセット461から搬送されてきた記録紙に画像を形成する記録部40とを備える。なお、各給紙カセット461に収容されている用紙種及び用紙サイズは画像形成制御部に記憶されており、操作者が印刷に用いる用紙種を設定すると、その用紙種が収容されている給紙カセット461から記録紙が給紙されるようになっている。
記録部40は、スキャナ部51で取得された画像データに基づきレーザ光等を出力して感光体ドラム43を露光する光学ユニット42と、感光体ドラム43上にトナー像を形成する現像部44と、感光体ドラム43上のトナー像を記録紙に転写する転写部41と、トナー像が転写された記録紙を加熱してトナー像を記録紙に定着させる定着部45と、記録部40内の用紙搬送路中に設けられ、記録紙をスタックトレイ1b又は排出トレイ48まで搬送する搬送ローラ463,464等とを備える。
図2は、本実施形態における複写機1のスキャナ部51の備えるCCDセンサ511及びCCD制御信号生成回路2の構成を示すブロック図である。CCDセンサ511は、CCDを用いた画像読取装置で、1画素ごとに原稿の画像を読み取る。CCDセンサ511は、AFE(アナログフロントエンド)512を備える。AFE512は、アナログ信号を入力とし、A/D変換を行う例えばIC(集積回路)である。CCD制御信号生成回路2は、CCDセンサ511の動作のタイミング制御のための制御信号、及びAFE512へ入力する制御信号を生成し、CCDセンサ511及びAFE512へ出力するものである。CCD制御信号生成回路2は、水晶発振器21、PLL(Phase Locked Loop)22、内部基準クロック生成回路23、周期パターンテーブル24、CCDクロック生成回路25、サンプルホールド信号生成回路26、リセット信号生成回路27、及びA/D変換タイミング信号生成回路28を備える。
信号線C1は、水晶発振器21がクロック信号を出力する信号線である。信号線C2は、PLL22が基本クロック信号を出力する信号線である。信号線C3は、内部基準クロック生成回路23が内部基準クロック信号を出力する信号線である。信号線C4は、CCDクロック生成回路25がCCDクロック信号を出力する信号線である。信号線C5は、サンプルホールド信号生成回路26がサンプルホールド信号を出力する信号線である。信号線C6は、リセット信号生成回路27がリセット信号を出力する信号線である。信号線C7は、A/D変換タイミング信号生成回路28がA/D変換タイミング信号を出力する信号線である。
CCDクロック信号はCCDセンサ511を駆動する契機を与えるもので、例えばCCDクロック信号の立ち上がりがCCDセンサ511に入力されたときにCCDセンサ511が駆動される。リセット信号はCCDセンサ511をリセットする契機を与えるもので、例えばリセット信号の立ち上がりがCCDセンサ511に入力されたときにCCDセンサ511がリセットされる。サンプルホールド信号はCCDセンサ511において画像データをサンプリングする期間を与えるもので、例えばサンプルホールド信号の立ち上がりから立ち下がりまでの期間、サンプリングを行う。A/D変換タイミング信号はCCDセンサ511でサンプリングした画像データをA/D変換するタイミングを与えるもので、例えばA/D変換タイミング信号の立ち上がりから立ち下がりまでの期間、サンプリングしたアナログ画像データをデジタルに変換する。
水晶発振器21は、水晶振動子と水晶発振回路とを備えたもので、特定周波数のクロックを信号線C1に出力するものである。PLL22は、水晶発振器21から出力される特定周波数のクロック信号(信号線C1)を入力として、この特定周波数のクロック信号をベースに任意の(一定の)出力周波数を作り出し、信号線C2に出力するものである。本実施形態においては、PLL22の生成するクロック信号を基本クロック信号とする。
周期パターンテーブル24は、後述する内部基準クロックを生成する、基本クロックのクロック数(周期)の定義を記憶するものである。周期パターンテーブル24は、例えば、所定の基準クロック周期からの1サイクル(基の基準クロック周期に戻るまで)分の変位データとしての周期パターン「0,+1,+2,・・・,+N,+(N−1),・・・,+1,0,・・・,−N,−(N−1),・・・,−2,−1」をテーブルとして保持する。この場合、Nが「5」で基準クロック周期が「10」の場合には、基本クロック数が、順に「10,11,12,13,14,15,14,13,12,11,10,9,8,7,6,5,6,7,8,9」となるごとに内部基準クロックを発生する。つまり、最初の内部基準クロックは基本クロックが10入力されたときに発生し、次の内部基準クロックは基本クロックが次に11入力されたときに発生するという具合にする。周期パターンテーブル24には、必ずしも基準クロック周期からの変位データを記憶しておく必要はなく、変動させる基本クロックの周期自体を記憶しておいてもよい。
内部基準クロック生成回路23は、周期パターンテーブル24から周期パターンを順次読み出して、この周期パターンを自身の保持する基準クロック周期と加え合わせて、内部基準クロックを発生するクロック数(周期)を作成し、PLL22から入力される基本クロック信号(信号線C2)をこのクロック数分カウントして、内部基準クロックを発生するクロック数(周期)がきたならば、信号線C3から出力する内部基準クロック信号を立ち上げ、内部基準クロック信号を立ち上げてから所定基本クロック、例えば9基本クロック後に内部基準クロック信号を立ち下げる。
CCDクロック生成回路25は、内部基準クロック信号(信号線C3)と基本クロック信号(信号線C2)を入力とし、内部基準クロック信号の立ち上がりが入力されてから所定基本クロック、例えば4基本クロック後に、信号線C4から出力するCCDクロック信号を立ち上げ、CCDクロック信号を立ち上げてから所定基本クロック、例えば9基本クロック後にCCDクロック信号を立ち下げる。
サンプルホールド信号生成回路26は、CCDクロック信号(信号線C4)と基本クロック信号(信号線C2)とを入力とし、CCDクロック信号の立ち上がりが入力されてから所定基本クロック、例えば11基本クロック後に信号線C5から出力するサンプルホールド信号を立ち上げ、サンプルホールド信号を立ち上げてから所定基本クロック、例えば4基本クロック後にサンプルホールド信号を立ち下げる。
リセット信号生成回路27は、CCDクロック信号と基本クロック信号とを入力とし、CCDクロック信号の立ち上がりが入力されてから所定基本クロック、例えば2基本クロック後に信号線C6から出力されるリセット信号を立ち上げ、リセット信号を立ち上げてから所定基本クロック、例えば4基本クロック後にリセット信号を立ち下げる。
A/D変換タイミング信号生成回路28は、CCDクロック信号と基本クロック信号とを入力とし、CCDクロック信号の立ち上がりが入力されてから所定基本クロック、例えば14基本クロック後に信号線C7から出力されるA/D変換タイミング信号を立ち上げ、A/D変換タイミング信号を立ち上げてから所定基本クロック、例えば4基本クロック後にA/D変換タイミング信号を立ち下げる。
図3は、本実施形態におけるCCD制御信号生成回路2の信号のタイミングを表すタイミングチャートである。波形W1は、PLL22から出力される基本クロック信号の信号レベルを表すものである。基本クロック信号W1は、所定の単一周波数を持つクロック信号で、一定の所定時間ごとに信号が立ち上がり、この立ち上がりから一定の所定時間後に信号が立ち下がる。波形W2は、内部基準クロック生成回路23から出力される内部基準クロック信号の信号レベルを表すものである。内部基準クロック信号W2は、一定でない所定の基本クロック数ごと(例えば図3においては、1つ目の内部基準クロックの立ち上がりから2つ目の内部基準クロックの立ち上がりまでの基本クロック数が18で、2つ目の内部基準クロックの立ち上がりから3つ目の内部基準クロックの立ち上がりまでの基本クロック数が19)に信号が立ち上がり、この立ち上がりから一定の所定の基本クロック数後(例えば9基本クロック)に信号が立ち下がる。
波形W3は、CCDクロック生成回路25から出力されるCCDクロック信号の信号レベルを表すものである。CCDクロック信号W3は、内部基準クロック信号W2の立ち上がりから一定の所定の基本クロック数後(例えば4基本クロック後)に信号が立ち上がり、この立ち上がりから一定の所定の基本クロック数後(例えば9基本クロック後)に信号が立ち下がる。波形W4は、リセット信号生成回路27から出力されるリセット信号の信号レベルを表すものである。リセット信号W4は、CCDクロック信号W3の立ち上がりから一定の所定の基本クロック数後(例えば2基本クロック後)に信号が立ち上がり、この立ち上がりから一定の所定の基本クロック数後(例えば4基本クロック後)に信号が立ち下がる。
波形W5は、サンプルホールド信号生成回路26から出力されるサンプルホールド信号の信号レベルを表すものである。サンプルホールド信号W5は、CCDクロック信号W3の立ち上がりから一定の所定の基本クロック数後(例えば11基本クロック後)に信号が立ち上がり、この立ち上がりから一定の所定の基本クロック数後(例えば4基本クロック後)に信号が立ち下がる。波形W6は、A/D変換タイミング信号生成回路28から出力されるA/D変換タイミング信号の信号レベルを表すものである。A/D変換タイミング信号W6は、CCDクロック信号W3の立ち上がりから一定の所定の基本クロック数後(例えば14基本クロック後)に信号が立ち上がり、この立ち上がりから一定の所定の基本クロック数後(例えば4基本クロック後)に信号が立ち下がる。
波形W7は、CCDセンサ511が画像を検出して出力するCCDデータ信号である。CCDクロック信号W3の立ち上がりから次のCCDクロック信号W3の立ち上がりまでが1画素に対して検出されるCCDデータ信号で、このCCDデータ信号は、CCDクロック信号W3の立ち上がりからほぼ一定の時期に安定する。この安定期にサンプルホールド信号をハイ状態にしてCCDデータをサンプリングする。
このように本実施形態によれば、リセット信号W4、サンプルホールド信号W5、及びA/D変換タイミング信号W6のそれぞれを、CCDクロック信号W3の立ち上がりから一定の所定時間後に立ち上げ、及び立ち下げるようにしたので、各画素に対するCCDデータのサンプリング時期がCCDクロック信号W3の立ち上がりから同じ時間経過した後の同じ長さの期間で行われる。CCDデータ信号W7は、各画素の読み取りに対しCCDクロック信号W3の立ち上がりからほぼ一定の時期に安定するので、CCDクロック信号W3の立ち上がりから一定の時期にデータをサンプリングすることによりノイズの少ないデータを取得することができる。また、内部基準クロック信号W2(CCDクロック信号W3)は、一定を周波数を有する基本クロック信号W1の一定でないクロック数ごとに立ち上げられるので、内部基準クロック信号W2(CCDクロック信号W3)の周波数が分散され、これにより安価にEMI対策が行われる。
なお、本発明は、上記実施形態のものに限定されるものではなく、以下に述べる態様を採用することができる。本実施形態においては、画像読取装置として複写機を用いて説明したが、ファクシミリ装置またはスキャナ装置等やこれらの機能を統合した複合機、或いはデジタルカメラ等、画像を読み取る装置であればどのような装置であってもよい。また、これらの装置のスキャナ(画像読取)部のみを画像読取装置としてもよい。
また、本実施形態においては、内部基準クロックを発生させる周期パターンの定義をテーブルに記憶させておき、それを読み込んで内部基準クロックを生成するようにしたが、変化させるロジックを回路に組み込んでおいてもよい。
本実施形態においては、専用回路(内部基準クロック生成回路23)により内部基準クロックの発生制御を行ったが、CPUを備えてソフトウェアにより内部基準クロックの発生制御を行うようにしてもよい。また、本実施形態においては、内部基準クロック生成回路23とCCDクロック生成回路25を備えたが、CCDクロック生成回路25を備えず、内部基準クロック信号をCCDクロック信号として用いてもよい。
1 複写機(画像読取装置)
2 CCD制御信号生成回路(CCD制御信号生成装置)
22 PLL(基本クロック発生手段)
23 内部基準クロック生成回路(内部基準クロック発生手段)
24 周期パターンテーブル(テーブル)
25 CCDクロック生成回路(CCDクロック発生手段)
26 サンプルホールド信号生成回路(サンプルホールド信号発生手段)
511 CCDセンサ(CCDセンシング手段)
2 CCD制御信号生成回路(CCD制御信号生成装置)
22 PLL(基本クロック発生手段)
23 内部基準クロック生成回路(内部基準クロック発生手段)
24 周期パターンテーブル(テーブル)
25 CCDクロック生成回路(CCDクロック発生手段)
26 サンプルホールド信号生成回路(サンプルホールド信号発生手段)
511 CCDセンサ(CCDセンシング手段)
Claims (4)
- 基本クロック信号を発生する基本クロック発生手段と、
前記基本クロック信号を入力とし、前記基本クロック信号の予め保有している一定でないクロック数ごとに内部基準クロック信号を発生する内部基準クロック発生手段と、
前記基本クロック信号と前記内部基準クロック信号とを入力とし、前記内部基準クロック信号が入力されてから、前記基本クロック信号の予め定められた一定のクロック数後に、電荷結合素子の駆動タイミングを与えるCCDクロック信号を発生するCCDクロック発生手段と、
前記基本クロック信号と前記CCDクロック信号とを入力とし、前記CCDクロック信号が入力されてから、前記基本クロック信号の予め定められた一定のクロック数後に、画像データのサンプリング期間を与えるサンプルホールド信号を発生するサンプルホールド信号発生手段と
を備えるCCD制御信号生成装置。 - 前記内部基準クロック発生手段は、前記予め保有している一定でないクロック数を定義したテーブルを保持する請求項1に記載のCCD制御信号生成装置。
- 前記予め保有している一定でないクロック数は、予め定められた基準となるクロック数から、予め定められた最大クロック数まで1ずつ増加した後、予め定められた最小クロック数まで1ずつ減少することを繰り返してなる請求項1又は2に記載のCCD制御信号生成装置。
- 請求項1〜3のいずれかに記載のCCD制御信号生成装置と、
前記CCDクロック信号と前記サンプルホールド信号とを入力とし、前記CCDクロック信号により与えられた時期に駆動され、電荷結合素子により検出されている画像データを前記サンプルホールド信号により与えられた期間にサンプリングするCCDセンシング手段と
を備える画像読取装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004252539A JP2006074189A (ja) | 2004-08-31 | 2004-08-31 | Ccd制御信号生成装置、および画像読取装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004252539A JP2006074189A (ja) | 2004-08-31 | 2004-08-31 | Ccd制御信号生成装置、および画像読取装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006074189A true JP2006074189A (ja) | 2006-03-16 |
Family
ID=36154369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004252539A Pending JP2006074189A (ja) | 2004-08-31 | 2004-08-31 | Ccd制御信号生成装置、および画像読取装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006074189A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111815635A (zh) * | 2020-09-11 | 2020-10-23 | 安翰科技(武汉)股份有限公司 | 一种胶囊内窥镜图像质量判断方法和系统 |
-
2004
- 2004-08-31 JP JP2004252539A patent/JP2006074189A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111815635A (zh) * | 2020-09-11 | 2020-10-23 | 安翰科技(武汉)股份有限公司 | 一种胶囊内窥镜图像质量判断方法和系统 |
CN111815635B (zh) * | 2020-09-11 | 2020-12-11 | 安翰科技(武汉)股份有限公司 | 一种胶囊内窥镜图像质量判断方法和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5830837B2 (ja) | 画像読取装置および画像形成装置 | |
JP2014027545A (ja) | 画像読取装置及び画像形成装置 | |
JP5533230B2 (ja) | 画像読取装置と画像形成装置 | |
JP2006074189A (ja) | Ccd制御信号生成装置、および画像読取装置 | |
JP2001255958A (ja) | クロック発生装置、基板および画像形成装置ならびにクロック発生方法 | |
EP1133144B1 (en) | Image forming apparatus and image reading device for use in the apparatus | |
US6473110B1 (en) | Image recording apparatus simultaneously recording a plurality of line images with a plurality of light beams | |
JP2005028871A (ja) | ビーム光走査装置及び画像形成装置 | |
JP2011040941A (ja) | スペクトル拡散クロック生成装置、画像読取装置、画像形成装置、及びスペクトル拡散クロック生成方法 | |
JP2004349792A (ja) | 光書込制御装置 | |
JP6197412B2 (ja) | 撮像装置、画像読取装置、画像形成装置、および撮像装置の駆動方法 | |
JP2011035611A (ja) | クロック供給システム及び画像形成装置 | |
JP6303408B2 (ja) | 画像読取装置、画像読取方法および画像形成装置 | |
JP7455035B2 (ja) | 画像形成装置 | |
JP3711840B2 (ja) | クロック発生装置、基板および画像形成装置ならびにクロック発生方法 | |
JP2005229407A (ja) | 画像読取り装置 | |
JP4065512B2 (ja) | データ処理装置 | |
JP2004040727A (ja) | 画像読取装置 | |
JP2017135572A (ja) | 画像処理装置 | |
JP5895336B2 (ja) | 画像読取装置及び画像形成装置 | |
JP6106987B2 (ja) | 画像読取装置及び画像形成装置 | |
JP2001211290A (ja) | 画像読取装置及び画像形成装置 | |
JP2014027536A (ja) | 画像読取装置、及び画像形成装置 | |
JP5807326B2 (ja) | 画像読取装置及び画像形成装置 | |
JP4463163B2 (ja) | 画像読取装置 |