JP2001255958A

JP2001255958A - クロック発生装置、基板および画像形成装置ならびにクロック発生方法

Info

Publication number: JP2001255958A
Application number: JP2000066805A
Authority: JP
Inventors: Koichi Takagi; 幸一高木
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2000-03-10
Filing date: 2000-03-10
Publication date: 2001-09-21
Also published as: EP1133056A2; US20010020862A1; EP1133056A3; US6448834B2; DE60141869D1; EP1133056B1

Abstract

(57)【要約】【課題】クロックの立ち上がりや立ち下がりに関し
て、１クロックごとに任意の位置に制御することを可能
にする。【解決手段】位相の異なる複数のクロックを生成する
クロック生成部４２０と、前記複数のクロックのうちか
ら何れかのクロックを選択して出力するセレクト部４５
０と、出力されるクロックの１周期以内に、異なるクロ
ックへ切り換えて出力するよう制御する切替制御部４４
０と、を有することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明はクロック発生装置、
基板および画像形成装置ならびにクロック発生方法に関
し、さらに詳しくは、任意のタイミングでクロックパル
スの立ち上がり・立ち下がりを制御することに関する。

【０００２】

【従来の技術】各種ディジタル回路において、回路動作
のためにクロックを必要としている。このクロックは、
各種方式のクロック発生回路によって生成されている。

【０００３】従来から存在しているクロック発生回路で
は、クロックの周期（周波数）は一定であり、立ち上が
り・立ち下がりの位置は固定された状態になっていた。

【０００４】

【発明が解決しようとする課題】以上のようなクロック
では、クロックの周波数をピークとする電磁波が機器の
外部に放射されることが問題となっている。このため、
クロックを周波数変調すること（クロック・ディザリン
グ）で、放射される電磁波の周波数帯域を広げ、ピーク
となる部分のレベルを低下させる技術が開発されてい
る。

【０００５】このようなものとして、ＰＬＬ回路によっ
てクロックを周波数変調するＩＣが市販されている。

【０００６】ところで、以上のクロック・ディザリング
を行うことで、クロックの立ち上がりや立ち下がりが、
従来におけるクロック・ディザリングを施していないク
ロックより進むか遅れることになる。これはクロック・
スリップと呼ばれる現象である。このクロック・スリッ
プは、正確に制御することも、正確に測定することも困
難である。このため、クロック・ディザリングを施した
クロックと施していないクロックとでは位相や極性が異
なるため、混用を避ける必要があった。

【０００７】本発明は、上記の課題を解決するためにな
されたものであって、その目的は、クロックの立ち上が
りや立ち下がりに関して、１クロックごとに任意の位置
に制御することが可能なクロック発生装置、基板および
画像形成装置ならびにクロック発生方法を提供すること
にある。

【０００８】

【課題を解決するための手段】上記課題は以下の手段に
より解決することができる。

【０００９】（１）位相の異なる複数のクロックを生成
するクロック生成部と、前記複数のクロックのうちから
何れかのクロックを選択して出力するとともに、出力さ
れるクロックの１周期以内に、異なるクロックへ切り換
えて出力するセレクト部と、を有することを特徴とする
クロック発生装置である。

【００１０】（２）位相の異なる複数のクロックを生成
するクロック生成部と、出力されるクロックの１周期以
内に、前記複数のクロックのうち少なくとも２つの互い
に位相の異なるクロックを合成して出力するセレクト部
と、を有することを特徴とするクロック発生装置であ
る。

【００１１】（３）位相の異なる複数のクロックを生成
するクロック生成部と、前記複数のクロックのうちから
何れかのクロックを選択して出力するセレクト部と、を
有し、前記セレクト部から出力されるクロックの１周期
以内に、何れのクロックを選択するかを判断することを
特徴とするクロック発生装置である。

【００１２】（４）位相の異なる複数のクロックを生成
するクロック生成部と、選択信号に基づいて前記複数の
クロックのうちから何れかのクロックを選択して出力す
るとともに、出力されるクロックの１周期内の立ち上が
り部に相当するクロックと立ち下がり部に相当するクロ
ックとは異なるクロックを選択するセレクト部と、を有
することを特徴とするクロック発生装置である。

【００１３】（５）位相の異なる複数のクロックを生成
するクロック生成部と、選択信号に基づいて前記複数の
クロックのうちから何れかのクロックを選択して出力す
るセレクト部と、前記セレクト部から出力されるクロッ
クの１周期以内に、前記セレクト部へ選択信号を出力す
る切替制御部と、を有することを特徴とするクロック発
生装置である。

【００１４】（６）前記切替制御部は、予め設定されて
いる出力クロック情報に基づいて、複数のクロックのう
ち何れのクロックを選択するかを示す選択信号を生成し
て前記セレクト部へ出力する、ことを特徴とする（５）
記載のクロック発生装置である。

【００１５】（７）前記クロック生成部から出力される
複数のクロックの位相差状態を検出する同期信号検出部
を有し、前記切替制御部は、予め設定されている出力ク
ロック情報と、前記同期信号検出部により検出された位
相差状態とに基づいて、複数のクロックのうち何れのク
ロックを選択するかを示す選択信号を生成して前記セレ
クト部へ出力する、ことを特徴とする（６）記載のクロ
ック発生装置である。

【００１６】（８）前記出力クロック情報は、予め記憶
部に記憶されている、または、演算回路により設定され
ている、ことを特徴とする（６）または（７）のいずれ
かに記載のクロック発生装置である。

【００１７】（９）前記セレクト部で、出力されるクロ
ックが、複数のクロックのうち１つのクロックから、他
のクロックへと切り換える際には、該１つのクロックと
該他のクロックの論理が同じであることを特徴とする
（１）乃至（８）のいずれかに記載のクロック発生装置
である。

【００１８】（１０）前記クロック生成部は、位相の異
なる複数の遅延クロックを生成するディレイチェーン部
を有する、ことを特徴とする（１）乃至（９）のいずれ
に記載のクロック発生装置である。

【００１９】（１１）同調された基準クロックを生成す
る基準クロック発生部を有し、前記クロック生成部は、
前記基準クロック発生部から出力される基準クロックを
遅延させて、位相の異なる複数の遅延クロックを生成す
るディレイチェーン部を有する、ことを特徴とする
（１）乃至（９）のいずれに記載のクロック発生装置で
ある。

【００２０】（１２）前記セレクト部は、前記基準クロ
ック発生部から出力される前記基準クロックと前記クロ
ック生成部から出力される前記複数の遅延クロックとの
うちから何れかのクロックを選択する、ことを特徴とす
る（１１）記載のクロック発生装置である。

【００２１】（１３）入力される基準クロックに対し
て、出力するクロックの周期を分散させることにより、
周波数帯域が拡散した状態のディザリング・クロックを
出力するクロック発生装置において、位相の異なる複数
のクロックを用いて、前記ディザリング・クロックを発
生することを特徴とするクロック発生装置である。

【００２２】（１４）同調された基準クロックを生成す
る基準クロック発生部を有し、前記位相の異なる複数の
クロックは、前記基準クロック発生部から出力される基
準クロックを遅延させて生成される、ことを特徴とする
（１３）記載のクロック発生装置である。

【００２３】（１５）集積回路で構成される（１）乃至
（１４）のいずれかに記載のクロック発生装置である。

【００２４】（１６）デジタル回路で構成される（１
５）記載のクロック発生装置である。

【００２５】（１７）以上の（１）乃至（１６）のいず
れか１つのクロック発生装置が設けられた、ことを特徴
とする基板である。

【００２６】（１８）以上の（１）乃至（１６）のいず
れか１つのクロック発生装置から出力されるクロックを
用いて制御される、ことを特徴とする画像形成装置であ
る。

【００２７】（１９）位相の異なる複数のクロックのう
ちから何れかのクロックを選択して出力するとともに、
出力されるクロックの１周期以内に、異なるクロックへ
切り換える、ことを特徴とするクロック発生方法であ
る。

【００２８】

【発明の実施の形態】以下、図面を参照して、本発明の
画像形成装置およびクロック発生装置の実施の形態例を
詳細に説明する。

【００２９】〈クロック発生装置の全体構成〉以下、本
発明のクロック発生装置の実施の形態例を詳細に説明す
る。

【００３０】この図１において、ＣＰＵ４０１はクロッ
ク発生装置全体を制御する制御手段として動作してい
る。なお、このＣＰＵ４０１が、クロックの１周期以内
に、何れのクロックを選択するかを判断する手段を構成
している。

【００３１】基準クロック発生部４１０は基準となるク
ロック（基準クロック：図１）を生成している。

【００３２】クロック生成部としてのディレイチェーン
部４２０は入力信号（基準クロック発生部４１０からの
基準クロック）を遅延させて位相が少しずつ異なる複数
の遅延クロック（複数のクロック：図１、図２参照）
を得るための、本発明の請求項におけるクロック生成部
を構成するディレイ素子群である。

【００３３】ここで、ディレイチェーン部４２０は、位
相が少しずつ異なる遅延クロックについて、基準クロッ
クの２周期分にわたって生成できる段数になるようにチ
ェーン状にディレイ素子が縦続接続されていることが好
ましい。

【００３４】なお、ここではディレイ素子を用いて遅延
クロックを生成したが、ディレイ素子を用いずに位相の
異なる複数のクロックを生成できるクロック生成部を設
けるようにしてもよい。

【００３５】なお、基準クロック発生部４１０は、個々
のクロック発生装置にそれぞれ内蔵されていてもよい
が、単一の基準クロック発生部４１０からそれぞれのク
ロック発生装置や基板に基準クロックを分配してもよ
い。

【００３６】同期信号検出部４３０は、複数のクロック
（図１）の中で基準クロック（所望の入力信号の先端
位置）に同期している遅延クロックの段数（同期ポイン
ト）を検出する同期検出手段であり、同期情報（図１
）を出力する。なお、この同期情報を位相差状態と呼
ぶこともでき、この位相差状態は同期ポイントや位相差
そのものの状態を含む。

【００３７】ここで、同期信号検出部４３０は、複数の
クロック（図１）の中で、最初に基準クロックに同期
している第１同期ポイント情報Ｖ1stと、２番目に基準
クロックに同期している第２同期ポイント情報Ｖ2nd
と、それらの間の遅延段数Ｖprdを出力できることが好
ましい。図２に示す例では、第１同期ポイント情報Ｖ1s
t＝２０，第２同期ポイント情報Ｖ2nd＝５０，遅延段数
Ｖprd＝３０，となっている。

【００３８】切替制御部４４０は、基準クロック発生部
４１０からの基準クロック（図１）と、同期信号検出
部４３０からの同期ポイント情報（図１）と、ＣＰＵ
４０１からのシフト情報（請求項における「出力クロッ
ク情報」：図１）とをもとにして、所望の時間にクロ
ックの立ち上がりと立ち下がりを生じさせるために、複
数のクロック（図１）の中からどの位相のクロックを
選択すべきかのセレクト段数情報（請求項における「選
択信号」：図１）を出力する。

【００３９】なお、この切替制御部４４０の構成は図３
のようになっている。すなわち、基準クロックや有効期
間信号（Ｈ＿ＶＡＬＩＤ、Ｖ＿ＶＡＬＩＤ）を受けてカ
ウンタデータを生成する切り替えカウンタ部４４１と、
このカウンタデータ，ＣＰＵ４０１からのシフト情報，
同期信号検出部４３０からの同期ポイント情報（Ｖ1s
t，Ｖ2nd，Ｖprd）を受けてセレクト段数情報（Ｆsyn
c）を生成するセレクト信号演算部４４２とから構成さ
れている。

【００４０】セレクト部４５０は、切替制御部４４０か
らのセレクト段数情報（図１）を受け、複数のクロッ
ク（図１）の中から、時間間隔が分散された状態にな
るようにクロックを選択し、ディザリング・クロック
（図１）として出力する選択手段である。ここで、時
間間隔が分散された状態は、所望の時間にクロックの立
ち上がりと立ち下がりを生じさせることにより実現す
る。

【００４１】なお、本願明細書において、出力するクロ
ックの立ち上がり，立ち下がりまたは周期を変更するこ
とで、周波数変調と同様な効果を得ることを「クロック
・ディザリング」と呼ぶ。また、このクロック・ディザ
リングによって得られたクロックを、「ディザリング・
クロック」と呼ぶことにする。

【００４２】以上の図１のクロック発生装置は、出力さ
れるクロックの１周期以内に、複数のクロックのうち少
なくとも２つの互いに位相の異なるクロックを選択・合
成して出力する、あるいは、選択・合成するために判断
することを特徴としている。この選択・合成について
は、以下の(a)〜(j)のような態様が考えられる。 (a)複数のクロックのうちから何れかのクロックを選択
して出力するとともに、出力されるクロックの１周期以
内に、異なるクロックへ切り換えて出力する，(b)出力
されるクロックの１周期以内に、複数のクロックのうち
少なくとも２つの互いに位相の異なるクロックを合成し
て出力する，(c)複数のクロックのうちから何れかのク
ロックを選択して出力する際に、出力されるクロックの
１周期以内に、何れのクロックを選択するかを判断す
る，(d)選択信号に基づいて複数のクロックのうちから
何れかのクロックを選択して出力するとともに、出力さ
れるクロックの１周期内の立ち上がり部に相当するクロ
ックと立ち下がり部に相当するクロックとは異なるクロ
ックを選択する，(e)選択信号に基づいて複数のクロッ
クのうちから何れかのクロックを選択して出力する際
に、出力されるクロックの１周期以内に、セレクト部へ
選択信号を出力する，(f)予め設定されている出力クロ
ック情報に基づいて、複数のクロックのうち何れのクロ
ックを選択するかを示す選択信号を生成してセレクト部
へ出力する，(g)予め設定されている出力クロック情報
と、同期信号検出部により検出された位相差状態とに基
づいて、複数のクロックのうち何れのクロックを選択す
るかを示す選択信号を生成してセレクト部へ出力する，
(h)以上の(f)、(g)の出力クロック情報は、予め記憶部
に記憶されている、または、演算回路により設定されて
いる，(i)出力されるクロックが、複数のクロックのう
ち１つのクロックから、他のクロックへと切り換える際
には、該１つのクロックと該他のクロックの論理が同じ
である，(j)基準クロックを遅延させて位相の異なる複
数の遅延クロックを生成し、基準クロックと複数の遅延
クロックとのうちから何れかのクロックを選択する，な
お、従来のクロック発生装置で生成されるクロックは図
４（ａ）に示すように、周期ｔ１は一定、かつｔ２＝ｔ
３（または、ｔ２とｔ３の比が一定）であった。これに
対し、本実施の形態例のクロック発生装置で生成される
クロックは図４（ｂ）に示すように、周期ｔ１は可変
（ｔ１’≠ｔ１”）とすることが可能であり、さらに、
ｔ２’≠ｔ３’（または、ｔ２’とｔ３’の比（デュー
ティ）が可変）とすることが可能である。

【００４３】なお、以上の選択・合成に関して、異なる
位相のクロックを選択するだけでなく、結果として同じ
位相のクロックを選択することもありうる。すなわち、
選択するに際して、判断を加えることも本実施の形態例
の特徴である。

【００４４】図５は本実施の形態例の特徴部分である動
作、すなわち、出力されるクロックの１周期以内に、複
数のクロックのうち少なくとも２つの互いに位相の異な
るクロックを選択・合成して出力する様子を模式的に簡
略化して示すタイムチャートである。

【００４５】ここでは、基準クロックＣＬＫ（図５
（ａ））、複数のクロックとしての遅延クロックＤＬn-
1（図５（ｂ））、複数のクロックとしての遅延クロッ
クＤＬｎ（図５（ｃ））、複数のクロックとしての遅延
クロックＤＬｎ+1（図５（ｄ））、および、複数のクロ
ックのうち少なくとも２つの互いに位相の異なるクロッ
クが選択・合成された出力クロック（図５（ｅ））を示
している。

【００４６】この図５では説明を簡単にするため、複数
のクロックとしてＤＬn-1〜ＤＬn+1の３クロックを示し
ている。そして、出力されるクロック（出力クロック）
の１周期以内に、複数のクロックのうち少なくとも２つ
の互いに位相の異なるクロックの立ち上がりと立ち下が
りとから選択し、選択結果を合成することで、図５
（ｅ）に示す出力クロックＣＬＫ’を生成している。

【００４７】この結果、図４（ｂ）に示したような状
態、すなわち、クロック周期ｔ１を可変にして、さら
に、クロックのデューティを可変にすることが可能にな
る。

【００４８】また、この実施の形態例では、出力クロッ
クの１周期以内に、複数のクロックのうち少なくとも２
つの互いに位相の異なるクロックを選択・合成している
ため、クロックの立ち上がりや立ち下がりに関して、１
クロックごとに任意の位置に制御することが可能にな
る。

【００４９】以上のように複数のクロックの選択によっ
て所望の立ち上がりや立ち下がりの出力クロックを生成
するため、ＣＰＵ４０１からのシフト情報として、シフ
ト量情報（セレクト段数の間隔の情報）、シフト回数情
報（動作を繰り返す情報）、シフトモード情報（周期を
増加（現象）させるための情報）などが、切替制御部４
４０に与えられる。なお、ＣＰＵ４０１は内蔵あるいは
外付けのＲＯＭやテーブルといった記憶部を参照して、
以上のシフト情報（出力クロック情報）を生成する。

【００５０】そして、切替制御部４４０は、以上のシフ
ト情報に従って、複数のクロック（図１）の中からど
の位相のクロックを選択すべきかのセレクト段数情報
（図１）をセレクト部４５０に対して出力する。そし
て、セレクト部４５０は、切替制御部４４０からのセレ
クト段数情報を受け、複数のクロックの中から、時間間
隔が分散された状態になるようにクロックを選択し、出
力クロック（ディザリング・クロック）を出力する。

【００５１】なお、図５において、具体的には、選択さ
れる双方のクロック間で論理が同じ（ＨとＨ（図５
）、あるいは、ＬとＬ（図５））のように、ディザ
リング・クロックを生成するための複数のクロックの選
択は、基準クロックの１／４付近のタイミング（図５
）あるいは基準クロックの３／４付近のタイミング
（図５）で行う。このようにすると、ノイズが発生せ
ず安定した動作が実現できる。図５の場合には、ＨとＨ
である付近で複数のクロックの選択を行った場合の例
を示している。すなわち、セレクト部４５０で、出力さ
れるクロックが、複数のクロックのうち１つのクロック
から、他のクロックへと切り換える際には、該１つのク
ロックと該他のクロックの論理が同じであることを特徴
としている。

【００５２】また、この図５で示したものでは３種類の
クロックから出力クロックの立ち上がりと立ち下がりと
を決定するようにしているが、実際にはディレイチェー
ン部４２０からの多数のクロックから選択するので、出
力クロックの立ち上がりや立ち下がりに関して、１クロ
ックごとに任意の位置に制御することが可能になる。

【００５３】また、図６は第１同期ポイント情報Ｖ1st
＝８，第２同期ポイント情報Ｖ2nd＝１９，遅延段数Ｖp
rd＝１１，の場合におけるシフト情報の各種の状態を示
したタイムチャートである。

【００５４】ここでは、信号制御が行われない場合のＦ
sync（図６（ｄ））、信号制御が＋方向に１回行われる
場合のＦsync（図６（ｅ））、信号制御が−方向に１回
行われる場合のＦsync（図６（ｆ））、信号制御が±方
向に１回行われる場合のＦsync（図６（ｇ））、信号制
御が＋方向に２回行われる場合のＦsync（図６
（ｈ））、信号制御が−方向に２回行われる場合のＦsy
nc（図６（ｉ））、信号制御がランダム方向に１回行わ
れる場合のＦsync（図６（ｊ））の様子を示している。

【００５５】以上のようにして、出力されるクロックの
１周期以内に、複数のクロックのうち少なくとも２つの
互いに位相の異なるクロックを選択・合成して出力する
ことにより、出力クロック（ディザリング・クロック）
の周波数をある程度変更することが可能である。

【００５６】この場合に、図７（ａ）のように、出力ク
ロックの周波数を正弦波の形に変化させ、周波数変調と
同様な結果を得ることが可能である。なお、実際には、
ディジタル回路で実行するため、細かくみると図７
（ｂ）のような状態で周波数偏差が変化している。な
お、ここでは正弦波の例を示したが、三角波，矩形波，
その他の任意の形状であってもよい。このような制御の
ため、ＣＰＵ４０１は内蔵あるいは外付けのＲＯＭやテ
ーブルといった記憶部を参照して、以上の正弦波や三角
波、あるいは、矩形波やその他の任意の波形を生成する
ためのシフト情報（出力クロック情報）を生成する。

【００５７】以上の場合に、周波数変調の場合と同様に
周波数偏差が生じているため、出力クロックの周波数帯
域が広がることになる。この結果、クロックもしくはそ
の高調波によって生じる電磁放射のスペクトルが広がる
と共に、ピークの電界強度が低下することになる（図８
参照）。これにより、本実施の形態例のクロック発生装
置を、各種の機器のクロック発生部にＥＭＩ対策として
用いると良好な結果が得られる。

【００５８】そして、本実施の形態例のクロック発生装
置、およびクロック発生装置を備えた回路基板は、全体
がディジタル回路で構成されているため、精度の管理が
容易である。また、ディジタル回路であるため、扱いが
容易になるという利点もある。

【００５９】また、以上の構成で、基準クロック発生部
だけ、ディレイチェーン部だけ、各制御部だけ、セレク
ト部だけ、あるいはＣＰＵだけというように、それぞれ
を独立して配置してもよいが、それぞれを組み合わせて
１チップの集積回路として配置することができる。この
場合には、集積回路としたことで小型化が実現でき、取
り扱いも容易になるという利点がある。さらに、以上の
それぞれの構成要素の一部を兼用したデバイスにより配
置することも可能である。また、本実施の形態例のクロ
ック発生装置を、他のディジタル回路と同一基板上に配
置することも可能である。

【００６０】〈その他の実施の形態例：画像形成装置
〉本発明のクロック発生装置を適用した画像形成装置
の実施の形態例について説明する。以下、図面に基づい
て本発明を説明するが、これに先立ち、画像形成装置と
画像読取装置とを有したディジタル複写機について、そ
の概略を説明する。

【００６１】図９はディジタル複写機（以下、単に複写
装置ともいう）１の側断面の構成を模式的に示す断面図
である。

【００６２】この図９において、複写装置１は、自動原
稿搬送装置（通称ＡＤＦ）Ａと、自動原稿搬送装置Ａに
より搬送される原稿の画像を読み取るための原稿画像読
取部Ｂと、原稿画像読取部Ｂで読み取られた画像を記録
紙に画像形成する画像形成部（符号なし）とを有し、画
像形成部の上方に原稿画像読取部Ｂが、原稿画像読取部
Ｂの上方に自動原稿搬送装置Ａが設けられている。

【００６３】画像形成部は、読み取られた画像データに
従って書き込みを行う書込部Ｄと、記録紙上に画像形成
を行うエンジン部Ｅと、記録紙（以下、シートという）
Ｐを収納するトレイ等の複数の給紙収納収納手段（以
下、給紙トレイ、または、単に、トレイという）２２、
２４等を有している。

【００６４】自動原稿搬送装置Ａは、原稿載置台２６
と、ローラＲ１を含むローラ群および原稿の移動通路を
適宜切り替えるための切換手段等（参照記号なし）を含
む原稿搬送処理部２８とを主要素とする。原稿画像読取
部Ｂは、天板ガラスＧの下にあり、光路長を保って往復
移動できる２つのミラーユニット３０、３１、固定の結
像レンズ（以下、単にレンズという）３３、ライン状の
撮像素子（以下、ＣＣＤという）３５等からなる。自動
原稿搬送装置Ａは、従来の自動原稿搬送装置と構成上の
相違はあるものの原理そのものは公知であり、また、原
稿読取部Ｂもよく知られているので、その辺の説明は簡
略に行うこととする。

【００６５】書込部Ｄは、レーザ光源（以下、ＬＤとも
いう）４０、ポリゴンミラー（偏光器であり、以下、ポ
リゴンともいう））４２等からなり、像担持体１０上
に、画像データに基づいた像露光を行う。エンジン部Ｅ
は、感光体ドラムからなる像担持体１０と、帯電電極１
４と、磁気ブラシ型現像装置からなる現像手段１６と、
転写電極１８と、分離電極２０と、クリーニング手段２
１と、定着手段Ｈ等から構成され、記録紙上に画像を形
成する手段である。このエンジン部Ｅは、像担持体１０
上にトナー像を形成し、かつ、シート上に当該トナー像
を転写させ、シート上にトナー像を定着させるものであ
り、その構成およびプロセスはよく知られているので、
その説明は簡略に行うこととする。

【００６６】上記構成において、像担持体１０上にトナ
ー像を形成し、シート上に転写させた後、排紙トレイに
排紙するプロセスは、概略、下記の通りである。

【００６７】原稿載置台２６上に載置される原稿（図示
せず）の１枚が原稿搬送処理部２８中で搬送され、ロー
ラＲ１の下を通過中に、露光手段Ｌによるスリット露光
が行われる。原稿からの反射光は、固定位置にある前記
ミラーユニット３０、３１およびレンズ３３を経て前記
ＣＣＤ上に結像され、読みとられる。原稿画像読取部Ｂ
で読みとられた画像情報（画像データ）は、画像処理処
理され、圧縮されて画像メモリーＺ３に格納される。

【００６８】そして、画像メモリＺ３に格納された画像
データは画像形成に応じて呼び出されて伸長され、当該
画像データに従って、書込部ＤにおけるＬＤ４０が駆動
され、像担持体１０上に露光が行われる。この露光に先
立ち、矢印方向（反時計方向）に回転する像担持体１０
は、帯電電極１４のコロナ放電作用により所定の表面電
位を付与されているが、前記露光により、露光部位の電
位が露光量に応じて減じ、結果として、画像データに応
じた静電潜像が像担持体１０上に形成される。静電潜像
は、前記現像手段１６により反転現像され、可視像（ト
ナー像）とされる。

【００６９】一方、像担持体１０上のトナー像の先端部
が転写領域に到達する前に、例えば、給紙トレイ２２内
の１枚のシートＰが給紙搬送されてレジストローラＲ１
０に到達し、先端規制されている。シートＰは、トナー
像、すなわち像担持体１０上の形成されたトナー像と画
像領域と重畳するように、同期を取って回転を開始する
レジストローラＲ１０により転写領域に向けて搬送され
る。転写領域において、像担持体１０上のトナー像は転
写電極の付勢によりシートＰ上に転写され、次いで、当
該シートＰは分離電極２０の付勢により像担持体１０か
ら分離される。

【００７０】その後、定着手段Ｈの加圧、加熱により、
前記トナー像を形成するトナー粉末はシートＰ上に溶融
定着され、当該シートＰは、排紙路７８および排紙手段
である排紙ローラ７９を介して排紙トレイＴ上に排紙さ
れる。なお、図９において、シートＰは給紙トレイ２２
にのみ示してある。

【００７１】ここで、給紙トレイ２４における参照記号
Ｓは、図示しないコイルバネ等の付勢手段により、常
時、自由端が上方向に付勢される可動板であり、この結
果、最上位紙が後述する送り出しローラに接触する様に
なっている。なお、給紙トレイ２２も上述の構成と同じ
構成を有している。給紙トレイ２２、２４は、シートを
収納する給紙収納手段であり、実施の態様において、上
下方向に２段に配設した形態にあるが、それ以上の数の
給紙トレイを備えることもできる。

【００７２】この給紙トレイ２４の底部と装置本体の底
壁との間に、所定の間隙を持った空間部２５を形成して
ある。この空間部２５は、シートＰの両面に画像を形成
する態様（モード）において使用するものであり、シー
トの表裏反転用の第２搬送路８０（後記）の一部であっ
て、シートの表裏を反転させるための反転路を構成す
る。

【００７３】給紙トレイ２２、２４のそれぞれの先端部
（給紙方向にみて、収納されるシートＰの先端に対応す
る）上部には、送り出しローラ５０、５３と、送り出し
ローラ５０、５３の下流に設けてあるフィードローラ５
１、５４と、フィードローラ５１，５４と圧接し、シー
トＰの複数枚送りを防止するための重送防止ローラ５
２、５５とが設けられており、これらは、給紙トレイ２
２、２４に収納されたシートを、１枚ずつ分離しながら
送り出す給紙手段である。

【００７４】６０は、画像形成装置本体外に少なくとも
一部が突出し、シートが載置される外部収納手段である
手差し給紙トレイで、画像形成装置の本体側壁に対して
下端を支点として開閉できるように構成してある。手差
し給紙トレイ６０上に載置されるシートＰを画像形成に
伴って送り出すために、送り出しローラ６１、送り出し
ローラ６１の下流に設けてあるフィードローラ６３、フ
ィードローラ６３と圧接し、シートＰの複数枚送りを防
止するための重送防止ローラ６５が、前述した給紙トレ
イ２２、２４に対応して設けた給紙手段と同じ機能を果
たすべく、実質的に同じ構成を有した外部給紙手段であ
る。

【００７５】シートの搬送路は、シートＰ上に画像形成
（画像記録）を行わせるための画像形成路７０（シート
の移動方向にみて、下方から上方に延びている）と、上
段の給紙トレイ２２に収納されるシートを搬送する上段
給紙路７２、下段の給紙トレイ２４に収納されるシート
を搬送する下段給紙路７４、画像形成がなされたシート
を排紙トレイＴ上に排紙するための排紙路７８を有して
いる。すなわち、各給紙トレイ２２、２４から、画像形
成手段Ｅを介して、排紙ローラ７９までのシートが搬送
される。このシートが搬送される搬送路を、本明細書に
おいては第１搬送路という。なお、この第１搬送路は、
シートの片面に画像を形成する際に、シートが搬送され
る搬送路である。

【００７６】（上側）分岐ガイド９０は、第１面に画像
形成されたシートＰあるいは両面に画像形成されたシー
トを排紙路７８に向かわせたり、または、後述する第２
搬送路８０に向かわせたりするように制御されるもので
ある。換言すれば、ユーザ設定の画像形成の形態（シー
トの片面のみに画像を形成するモードか、シートの両面
に画像を形成するモードか）に応じて制御され、図９に
おいて上側に向けて、画像形成路７０を搬送されている
シートＰの搬送路を、排紙路７８か、第2搬送路かを切
り替える切替手段である。具体的にいえば、シートの両
面に画像形成を行うモードが設定されている場合、分岐
ガイド９０は、第１面に画像形成され、転写トナー像を
有するに至ったシートＰを第２搬送路８０に送り込むよ
うに、図の破線位置に位置づけられるように図示しない
制御部を介して制御される。また、シートの片面に画像
形成を行うモードが設定されている場合、又は、シート
の両面に画像形成を行うモードが設定され、かつ、シー
トの両面に画像形成がなされたシートを搬送する場合、
分岐ガイド９０は、図の実線位置をとるように図示しな
い制御部を介して制御される。

【００７７】また、画像形成装置は、片面に画像が形成
されたシートに再度画像形成が可能なように、第２搬送
路８０を有している。シートの第２面に対する画像形成
プロセスは下記の通りである。

【００７８】前述した如く、第１面に画像形成されたシ
ートＰが第１搬送路（画像形成路７０）を上昇移動し、
その先端が分岐ガイド９０に達したとき、当該分岐ガイ
ド９０は図の破線位置に保たれているので、シートＰは
第２搬送路８０に進入し、移動を継続する。第２搬送路
８０の進入部は緩やかな円弧を描いており、シートＰの
スムーズな移動を保証する。そして、第2搬送路８０の
進入部で円弧を描いてＵターンしたシートＰは、第２搬
送路８０を反転路へと下降し、反転ローラＲ２０に挟持
され、分岐ガイド９３の方向に送り出される。このと
き、分岐ガイド９３は図示の実線位置にあるので、送り
出されてくる前記シートＰは下段の給紙トレイ２４の下
に形成してある前記空間部２５に導かれる。この空間部
２５に導かれたシートＰの画像形成された第１面は下側
にある。

【００７９】そして、反転ローラＲ２０がシートＰの後
端を挟持した状態で回転を停止し、その後、前記と逆方
向に回転を開始すると、シートＰは表裏を反転された状
態、すなわち、画像が形成されていない第２面が像担持
体１０側に向けられた状態で第１搬送路（下段給紙路７
４を介して、画像形成路７０）に送り込まれ、レジスト
ローラＲ１０で先端規制される。

【００８０】一方、像担持体１０上には、前述したプロ
セスにより第２のトナー画像（裏面のトナー画像）が形
成されており、当該像担持体１０の回転に同期してレジ
ストローラＲ１０が回転を始めると、第２のトナー画像
領域と重なる状態でシートＰが転写領域に進入する。以
後、転写処理、分離処理、定着処理がされて、裏面の画
像が形成されたシートＰの先端が分岐ガイド９０のある
部分に達したとき、分岐ガイド９０は図の実線位置に保
たれており、画像形成路７０と排紙路７８とを連通状態
とし、第２搬送路８０との連通を絶っているので、シー
トＰは排紙路７８に進入し、排紙ローラ７９を介して排
紙トレイＴ上に排出される。

【００８１】ところで、手差し給紙部に設けられた手差
し給紙トレイ６０であるが、実施の形態においては、図
１に示す如く、その外側面が装置本体の側壁となる開閉
扉１００上に設けてある。また、手差し給紙トレイ６０
を含め、手差し給紙トレイ６０上に載置されるシートを
送り出す給紙手段は、給紙トレイ２２用の給紙装置と略
同じ高さ位置を以て、開閉扉に取り付けてある。

【００８２】手差し給紙トレイ６０上から装置内に送り
込まれるシートＰの搬送路（以下、第３搬送路という）
６６は、記第２搬送路８０を横切って延び、第１搬送路
に連通するように構成してある。具体的には、画像形成
路７０のシート搬送方向上流側の転写電極１８のある画
像記録部よりも手前側、より具体的には、前記レジスト
ローラＲ１０の手前側（上流側）である合流部７６を終
端とするように構成してある。

【００８３】図１０は、複写機１の制御系をあらわした
ブロック図である。

【００８４】自動原稿搬送装置Ａは、上述したように、
原稿の搬送を行う装置であり、制御系としては、自動原
稿搬送装置Ａの駆動制御するための制御回路であるＡＤ
Ｆ制御回路Ａ１と、クロックを生成する発振器Ａ５とを
有している。この発振器Ａ５は、通常のクロックを生成
する回路である。そして、ＡＤＦ制御回路Ａ１は、ロー
ラ郡や切替手段等を含む原稿搬送処理部２８や原稿のサ
イズ検知を行うためのセンサ（不図示）などを駆動制御
するための回路であり、ゲートアレイのみで構成されて
もよく、あるいは、ゲートアレイの他に、ＲＯＭやＲＡ
ＭなどとともにＣＰＵを有していてもよい。このＡＤＦ
制御回路Ａ１は、発振器Ａ５で生成されたクロックで駆
動される。また、自動原稿搬送装置Ａは、後述する画像
処理＆エンジン制御基板（以下、エンジン制御基板とも
いう）Ｃとデータの授受を行い、エンジン制御基板Ｃに
管理されながら、原稿の搬送の制御が行われる。

【００８５】原稿画像読取部Ｂは、上述したように、原
稿の画像を光電変換する部であり、制御系としては、原
稿画像読取部Ｂのメカを駆動制御するための制御回路で
ある読取メカ制御回路Ｂ１と、クロックを生成する発振
器Ｂ５と、光電変換部であるＣＣＤ３５を制御する光電
変換制御回路であるＣＣＤ制御回路Ｂ２を有している。
このクロック発生装置Ｂ５は、上述した発振器Ａ５と同
様に通常のクロックの生成を行う回路である。そして、
読取メカ制御回路Ｂ１は、上述した２つのミラーユニッ
ト３０、３１の移動や、拡大・縮小に合わせたレンズ３
３の移動など、原稿画像読取部Ｂのメカ系の駆動を制御
するための回路であり、ゲートアレイのみで構成されて
もよく、あるいは、ゲートアレイの他に、ＲＯＭやＲＡ
ＭなどとともにＣＰＵを有していてもよい。この読取メ
カ制御回路Ｂ１は、クロック発生装置Ｂ５で生成された
クロックで駆動される。

【００８６】また、ＣＣＤ制御回路Ｂ２は、ＣＣＤ３５
を駆動するための制御回路である。このＣＣＤ制御回路
Ｂ２は、クロック発生装置Ｂ５からのクロックではな
く、後述するようにクロック発生装置ＣＲ６からのディ
ザリング・クロックで駆動される。また、原稿画像読取
部Ｂは、後述するエンジン制御基板Ｃとデータの授受を
行い、エンジン制御基板Ｃに管理されながら、制御を行
う。

【００８７】書込部Ｄは、上述したように、画像データ
に従って書き込みを行う部であり、制御系としては、画
像データに基づいてＬＤ４０から出射される光の変調を
制御する書込制御回路Ｄ１と、偏向器であるポリゴン４
２で偏向されたＬＤ４０から出射された光を検出してイ
ンデックス信号を出力する検出器（インデックスセン
サ）Ｄ２とを有している。ここで、検出器Ｄ２は、副走
査方向（像担持体１０の移動方向）の各ライン毎に、Ｌ
Ｄ４０の光を検出してインデックス信号を出力し、この
インデックス信号に基づいて、主走査方向の書込開始が
なされるものであって、この構成自体は、公知であるの
で、ここでは説明を省略する。書込制御回路Ｄ１は、画
像データに基づいたＬＤ４０の強度変調及び／又はパル
ス幅変調の制御を行うための回路であり、ゲートアレイ
のみで構成されてもよく、あるいは、ゲートアレイの他
に、ＲＯＭやＲＡＭなどとともにＣＰＵを有していても
よい。この書込制御回路Ｄ１は、後述する発振器ＣＷ１
で生成されたクロックで駆動される。また、書込部Ｄ
は、後述するエンジン部Ｅやエンジン制御基板Ｃとデー
タの授受を行い、エンジン部Ｅやエンジン制御基板Ｃに
管理されながら、画像データに基づいた露光（書込）を
行う。

【００８８】エンジン部Ｅは、上述したしたように、画
像をシート上に形成する部であり、制御系としては、エ
ンジン部Ｅの各部の動作やプロセス条件を制御するエン
ジン制御回路Ｅ１と、クロックを生成する発振器Ｅ５と
を有している。このクロック発生装置Ｅ５は、上述した
発振器Ａ５と同様に通常のクロックの生成を行う回路で
ある。そして、エンジン制御回路Ｅ１は、上述した像担
持体１０、帯電電極１４、現像手段１６、転写電極１
８、分離電極２０、定着手段Ｈなどの駆動を制御するた
めの回路であり、ゲートアレイのみで構成されてもよ
く、あるいは、ゲートアレイの他に、ＲＯＭやＲＡＭな
どとともにＣＰＵを有していてもよい。このエンジン制
御回路Ｅ１は、クロック発生装置Ｅ５で生成されたクロ
ックで駆動される。エンジン部Ｅは、後述するエンジン
制御基板Ｃとデータの授受を行い、エンジン制御基板Ｃ
に管理されながら、制御を行う。

【００８９】操作部Ｕは、複写機１の前面に設けられた
操作パネル（液晶などの表示部及びタッチパネルやキー
などの入力部を備えたパネル）に、複写機の動作の状態
やユーザーが動作の設定を行うための部であり、制御系
としては、操作パネルの表示の制御や押圧の検知を行う
操作制御回路Ｕ１と、クロックを生成する発振器Ｕ５と
を有している。この発振器Ｕ５は、上述した発振器Ａ５
と同様に通常のクロックの生成を行う回路である。そし
て、操作制御回路Ｕ１は、液晶への表示制御及びタッチ
パネルやキーの押圧検知などの制御をするための回路で
あり、ゲートアレイのみで構成されてもよいが、表示文
字等が多いため、ゲートアレイの他に、ＲＯＭやＲＡＭ
などとともにＣＰＵを有していることが好ましい。この
操作制御回路Ｕ１は、クロック発生装置Ｕ５で生成され
たクロックで駆動される。操作部Ｕは、後述する全体制
御基板Ｚとデータの授受を行い、全体制御基板Ｚに管理
されながら、制御を行うとともに、ユーザーにより設定
された情報を全体制御基板Ｚへと伝達する。

【００９０】インタフェース部（以下、Ｉ／Ｆ部とい
う）Ｖは、外部機器（例えば、ＦＡＸやプリントコント
ローラなど外部機器であり、この場合、複写機１に内蔵
されるものであってもよい）との通信（データの授受）
を行うためのインタフェース部であり、制御系として
は、外部機器とのインタフェースの制御を行うＩ／Ｆ制
御回路Ｖ１と、クロックを生成する発振器Ｖ５とを有し
ている。この発振器Ｖ５は、上述した発振器Ａ５と同様
に通常のクロックの生成を行う回路である。そして、Ｉ
／Ｆ制御回路Ｖ１は、インタフェースの制御を行う回路
であり、ゲートアレイのみで構成されてもよいが、ゲー
トアレイの他に、ＲＯＭやＲＡＭなどとともにＣＰＵを
有していてもよい。このＩ／Ｆ制御回路Ｖ１は、発振器
Ｖ５で生成された通常のクロックで駆動される。Ｉ／Ｆ
部Ｖは、後述する全体制御基板Ｚとデータの授受を行
い、全体制御基板Ｚに管理されながら、制御を行うとと
もに、外部機器からの情報を全体制御基板Ｚへと伝達す
る。

【００９１】エンジン制御基板Ｃは、自動原稿搬送装置
Ａ、原稿画像読取部Ｂ、書込部Ｄ、エンジン部Ｅなどを
管理するとともに、シートの搬送制御や画像処理を行う
ための基板であり、これら管理や制御を司るＣＰＵＣ１
と、クロックを生成する発振器Ｃ５と、読み取った画像
データの画像処理などを行う読取制御部ＣＲと、書き込
む画像データの画像処理を行う書込制御部ＣＷとを有し
ている。この発振器Ｃ５は、上述した発振器Ａ５と同様
に通常のクロックの生成を行う回路である。そして、Ｃ
ＰＵＣ１は、図示しないＲＯＭに格納されたプログラム
に基づいて、図示しないＲＡＭを作業領域として、種々
の制御を行う制御回路として機能する。このＣＰＵＣ１
は、発振器Ｃ５で生成されたクロックで駆動される。な
お、このエンジン制御基板Ｃは、自動原稿搬送装置Ａ、
原稿画像読取部Ｂ、書込部Ｄ、エンジン部Ｅおよび後述
する全体制御基板Ｚとデータの授受を行うよう構成さ
れ、全体制御基板Ｚによる管理下のもとで、自動原稿搬
送装置Ａ、原稿画像読取部Ｂ、書込部Ｄ、エンジン部Ｅ
を制御する。

【００９２】読取制御部ＣＲは、ＣＣＤ制御回路Ｂ１を
制御するためのクロック信号を与えるとともに、ＣＣＤ
３５によって光電変換された画像データの画像処理を行
う部であり、原稿画像読取部Ｂとともに画像読取装置の
一部を構成する。この読取制御部ＣＲは、画像データの
画像処理を行う読取画像処理回路ＣＲ１と、ディザリン
グ・クロックを生成するクロック発生装置ＣＲ６を有し
ている。読取画像処理回路ＣＲ１は、ＣＣＤ３５によっ
て読み取られた画像データに対して、領域判別、輝度／
濃度変換、フィルター、変倍、ガンマ変換、誤差拡散、
スムージングなどの画像処理を施す回路であり、ゲート
アレイのみで構成されているが、ゲートアレイの他に、
ＲＯＭやＲＡＭなどとともにＣＰＵを有していてもよ
い。このクロック発生装置ＣＲ６は、ディザリング・ク
ロックの生成を行う回路である。

【００９３】以上のクロック発生装置は、時間間隔が分
散された状態になるように複数のクロックの中から所望
のクロックを選択し、ディザリング・クロックとして出
力するものである。このディザリング・クロックは、図
１１に示すような所定の変調プロファイルに基づいて、
所定の周期Ｔ間隔で周波数を変調されたものである。な
お、この周波数偏差の幅（すなわち、帯域幅）変調幅
（図８における左右方向の幅であり、図１１においては
上下方向の幅）は、拡散されたディザリング・クロック
の周波数の中心（基準クロック信号の周波数Ｎｒを中心
に周波数偏差を生じさせた場合は、Ｎｒ）に対して、±
１０％（好ましくは、±５％以内、さらに好ましくは、
±２．５％以内）である（図１１における実線）。

【００９４】なお、変調幅は、基準クロック信号の周波
数を中心に行う必要はなく、基準クロック信号の周波数
を、変調幅の最大周波数としてもよく（図１１における
一点鎖線）、逆に、変調幅の最小周波数としてもよい
（図１１における鎖線）。

【００９５】また、変調プロファイルとして正弦波など
でもよいが、図１１に示すような変調プロファイルの方
が、一定の周波数にとどまる時間が小さくなるため、ス
ペクトラムを均一に拡散でき、ＥＭＩ成分のピークを低
減するうえで望ましい。

【００９６】そして、このディザリング・クロックは、
読取画像処理回路ＣＲ１の駆動クロックとして、読取画
像処理回路ＣＲ１に入力され、読取画像処理回路ＣＲ１
は、このディザリング・クロックで駆動される。また、
このディザリング・クロックは、ＣＣＤ制御回路Ｂ１の
駆動クロックとして、ＣＣＤ制御回路Ｂ１にも入力さ
れ、ＣＣＤ制御回路Ｂ１は、ディザリング・クロック
で、駆動される。なお、読取画像処理回路ＣＲ１で画像
処理がなされた画像データは、後述する記録画像処理回
路ＣＷ１へ直接出力されるか、あるいは、後述する圧縮
伸長回路Ｚ２を介して画像メモリＺ３に格納される。

【００９７】書込制御部ＣＷは、書込制御回路Ｄ１を制
御するためのクロック信号を与えるとともに、画像デー
タの画像処理を行う部分である。この書込制御部ＣＷ
は、画像データの画像処理を行う書込画像処理回路ＣＷ
１と、クロックを生成する発振器ＣＷ５とを有してい
る。書込画像処理回路ＣＷ１は、画像メモリＺ３から読
み出され伸長された画像データあるいは読取画像処理回
路ＣＲ１から出力された画像データを、書込部Ｄやエン
ジン部Ｅの特性に合わせた画像処理を施し、ＬＤ４０へ
出力する回路であり、ゲートアレイのみで構成されてい
るが、ゲートアレイの他に、ＲＯＭやＲＡＭなどととも
にＣＰＵを有していてもよい。この発振器ＣＷ５は、上
述した発振器Ａ５と同様に通常のクロックの生成を行う
回路である。このクロックは、書込画像処理回路ＣＷ１
の駆動クロックとして、書込画像処理回路ＣＷ１に入力
され、書込画像処理回路ＣＷ１は、このクロックで駆動
される。また、このクロックは、書込制御回路Ｄ１の駆
動クロックとして、書込制御回路Ｄ１にも入力され、書
込制御回路Ｄ１はクロックで書込画像処理回路ＣＷ１か
ら出力される画像データに応じた変調をかけ、ＬＤ４０
を駆動する。

【００９８】全体制御基板Ｚは、複写機全体の制御を司
る基板、すなわち、複写機全体のシーケンスの制御を行
うための基板である。この全体制御基板Ｚには、複写機
全体のシーケンス制御を行うシーケンス制御回路である
ＣＰＵＺ１と、画像データを圧縮／伸長する圧縮伸長回
路Ｚ２と、画像データを記憶する画像メモリＺ３と、デ
ィザリング・クロックを生成するクロック発生装置Ｚ６
を有している。

【００９９】このクロック発生装置Ｚ６は、上述したク
ロック発生装置ＣＲ６と同様であるので、その説明は省
略する。そして、ＣＰＵＣ１は、図示しないＲＯＭに格
納されたプログラムに基づいて、図示しないＲＡＭを作
業領域として、複写機全体のシーケンス制御を行うシー
ケンス制御回路として機能する。このＣＰＵＣ１は、ク
ロック発生装置Ｚ６で生成されたディザリング・クロッ
クで駆動される。圧縮伸長回路Ｚ２は、ＣＣＤ３５で読
み取られた画像データ（読取画像処理回路ＣＲ１で画像
処理された画像データ）を圧縮する圧縮回路と、後述す
る画像メモリＺ３に記憶された画像データ（圧縮された
データ）を伸長して記録画像処理回路ＣＷ１へ出力する
伸長回路とから構成されるゲートアレイである。また、
画像メモリＺ３は、圧縮伸長回路Ｚ２で圧縮された画像
データを記憶する記憶手段である。この圧縮伸長回路Ｚ
２および画像メモリＺ３は、クロック発生装置Ｚ６で生
成されたディザリング・クロックで駆動される。なお、
この全体制御基板Ｃは、操作部Ｕ、Ｉ／Ｆ部Ｖおよびエ
ンジン制御基板Ｃとデータの授受を行い、複写機全体の
制御を行うよう構成されている。

【０１００】このように本実施の形態例の画像形成装置
では、ＣＣＤ制御回路Ｂ１および読取画像処理回路ＣＲ
１は、同じディザリング・クロックで駆動される。これ
は、ＣＣＤ制御回路Ｂ１と読取画像処理回路ＣＲ１と
を、異なるディザリング・クロックで駆動させた場合
は、ＣＣＤ３５から出力される画像データと、画像処理
を施す画像データとの整合がとれず、良好な画像読取が
できないためである。なお、本実施の形態では、この読
取画像処理回路ＣＲ１は、ＣＣＤ３５の読み取りにリア
ルタイムで画像処理を施しているので、特にこの問題を
解決することができる。

【０１０１】また、本実施の形態では、少なくとも１つ
の制御回路（本実施の形態では、ＣＣＤ制御回路Ｂ１と
読取画像処理回路ＣＲ１）がディザリング・クロックで
駆動されるとともに、書込制御回路Ｄ１は通常のクロッ
クで駆動されるよう構成している。これは、一般に、書
き込み系は高精度が要求され、そのため、普通にディザ
リング・クロックを用いた場合には、そのクロックの位
相の変化により書き込みにムラが生じやすいため、良好
な画像記録ができにくいためである。

【０１０２】そして、本実施の形態においては、ディザ
リング・クロックを用いているので、基本波や高調波の
輻射のピーク部分の強度の低減をおこなうことができ、
ＥＭＩ対策も十分にとることができる。

【０１０３】〈画像形成装置〉図１２はさらに他の実
施の形態例における複写機１の制御系をあらわしたブロ
ック図である。なお、本実施の形態例においては、上述
した実施の形態例と基本的に同じ構成については同じ符
号を付与し、以下において特に説明がない限り、上述の
実施の形態例と同じであり、その説明を省略する。

【０１０４】上述した実施の形態においては、２つのク
ロック発生装置ＣＲ６、Ｚ６を利用し、複数の制御回路
のうちディザリング・クロックで駆動された制御回路
は、ＣＣＤ制御回路Ｂ２、読取画像処理回路ＣＲ１、Ｃ
ＰＵＺ１、圧縮伸長回路Ｚ２、画像メモリＺ３であっ
た。

【０１０５】しかし、この実施の形態においては、図１
２に示すように、クロック発生装置Ａ６、Ｂ６、Ｅ６、
Ｕ６、Ｖ６、Ｃ６、ＣＲ６、ＣＷ６、Ｚ６のそれぞれか
ら、ディザリング・クロックが出力されるように構成し
ている。このように、すべての部位で、ディザリング・
クロックを生成するクロック発生装置を設けて、各制御
回路をディザリング・クロックで駆動するようにしてい
る。これにより、よりＥＭＩ対策を図ることができる。

【０１０６】ところで、各所にクロック発生装置を単純
に設けた場合、良好な画像記録ができなかったり、良好
な画像読み取りができなかったり、さらには、種々の制
御回路間での整合が取れなかったり種々の問題が発生し
た。

【０１０７】そこで、本実施の形態においては、各クロ
ック発生装置Ａ６、Ｂ６、Ｅ６、Ｕ６、Ｖ６、Ｃ６、Ｃ
Ｒ６、ＣＷ６、Ｚ６で生成されるディザリング・クロッ
クの周波数偏差を、それぞれのＷＡ、ＷＢ、ＷＥ、Ｗ
Ｕ、ＷＶ、ＷＣ、ＷＣＲ、ＷＣＷ、ＷＺとすると、次の
いずれかのように各周波数偏差の設定を行うことによ
り、上述の問題を解決することができた。ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＡ，ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＢ，ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＥ，ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＵ，ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＣ，ＷＶ＜ＷＣＷ＜ＷＣＲ＜ＷＺすなわち、外部機器との通信を行うＩ／Ｆ制御回路Ｖ１
を駆動するディザリング・クロックの周波数偏差ＷＶを
もっとも狭くすることで、外部機器との通信エラーの発
生を抑制することができ、外部機器との整合性の確保を
行うことができる。

【０１０８】また、書込制御を行う書込制御回路Ｄ１を
駆動するディザリング・クロックの周波数偏差ＷＣＷ
を、周波数偏差ＷＶよりは広くし、その他の周波数偏差
（ＷＣＲ、ＷＡ、ＷＢ、ＷＥ、ＷＵ、ＷＣ、ＷＺ）より
も狭くすることで、拡散による書き込みにムラを抑えて
良好な画像記録を行うことができる。また、ＣＣＤ制御
回路Ｂ２を駆動するディザリング・クロックの周波数偏
差ＷＣＲを、周波数偏差ＷＶ、ＷＣＷよりは広くし、そ
の他の周波数偏差（ＷＡ、ＷＢ、ＷＥ、ＷＵ、ＷＣ、Ｗ
Ｚ）よりも狭くする。これは、本発明者らが検討を行っ
た結果、読取り系では、ディザリング・クロックによる
画像信号の影響はＣＣＤ３５が１ラインの画像を読込む
ときの蓄積時間の変化になって現れ、１画素１画素の画
像データに対しては影響は少ない。また、１ラインの蓄
積時間に比較してクロックの周波数偏差の変化は無視で
きるほど小さい。これに対して、書込み系では、ディザ
リング・クロックによる画像信号の影響は１画素１画素
の印字位置に現れ、個々の画素の印字位置の変化はジッ
ターとなって画質の低下を招く。

【０１０９】さらに、本実施の形態では、検出器（イン
デックスセンサ）Ｄ２によるインデックス信号の出力
を、クロック発生装置ＣＷ６にも入力するよう構成して
いる。クロック発生装置ＣＷ６では、このインデックス
信号が入力されると、リセットをかけられるように構成
している。すなわち、クロック発生装置ＣＷ６は、上述
したように、変調プロファイルに基づいて、所定の周期
Ｔ間隔で周波数が変調されたと同様な状態にして、基準
クロック信号の帯域を拡散しているが、インデックス信
号に応じてリセットがかけられるために、主走査の各ラ
インにおいて、常に、同じ拡散の仕方を取ることがで
き、良好な画像書込みを行うことができる。特に、この
場合、変調プロファイルにより、予め拡散の仕方がわか
っているので、これに合わせた画像処理（記録画像処理
回路ＣＷ１による画像処理）を施すことによって、さら
に良好な画像書込みを行うことができる。

【０１１０】なお、本実施の形態では、クロック発生装
置ＣＷ６に、インデックス信号に応じてリセットをかけ
るように構成しているが、このリセットをかけずに、書
込制御回路Ｄ１を、ディザリング・クロックで駆動した
場合画像書き込み時に問題となるモアレを、ディザリン
グ・クロックの拡散により防ぐことができる。この場
合、変調プロファイルの周期Ｔの整数倍が、主走査１ラ
インを走査する時間にならないようにすればよい。

【０１１１】〈画像形成装置〉また、本実施の形態の
ように、複数のクロック発生装置を用い、しかも、それ
らで生成されるディザリング・クロックの周波数偏差が
異なる場合に、各制御回路間で情報の授受を行うに際し
ては、伝達エラーを生じる。そこで、図１３に示すよう
に、各制御回路間でデータ通信が行われる通信線の途中
に、通信されるデータを一時記憶する一時記憶部（バッ
ファなど）を設けることが好ましい。これにより、周波
数偏差の相異を気にせずに、データの授受を行うことが
でき、伝達エラーの発生を防ぎ、種々の制御回路間での
整合を容易にとることができる。

【０１１２】さらに、本実施の形態のように、１つの装
置内に複数のクロック発生装置を用いた場合、各制御回
路間でタイミングを合わせたいことがある。そのため
に、複数のクロック発生装置で同期を取るように構成さ
せることが好ましい。この同期の取り方は、例えば、上
述したように同期をとりたい複数のクロック発生装置
に、リセット信号を与えることにより行うことができ
る。この場合、複数のクロック発生装置すべてに対して
リセットをかける必要はなく、少なくとも、同期を取り
たいクロック発生装置にリセットをかければよい。

【０１１３】以上詳述したように、クロック発生装置を
適用した画像形成装置によれば、良好な画像記録や画像
読み取りを行いつつ、さらには、種々の制御回路間での
整合が取れ、かつ、ＥＭＩ対策も十分にとることができ
るようになる。

【０１１４】

【発明の効果】以上詳細に説明したように、本発明によ
れば、クロックの立ち上がりや立ち下がりに関して、１
クロックごとに任意の位置に制御することが可能なクロ
ック発生装置、基板および画像形成装置ならびにクロッ
ク発生方法を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態例のクロック発生装置の
全体の電気的構成を示す構成図である。

【図２】本発明の一実施の形態例のクロック発生装置の
動作を説明するタイムチャートである。

【図３】本発明の一実施の形態例のクロック発生装置の
主要部の電気的構成を示す構成図である。

【図４】本発明の一実施の形態例のクロック発生装置の
動作を説明するタイムチャートである。

【図５】本発明の一実施の形態例のクロック発生装置の
動作を説明するタイムチャートである。

【図６】本発明の一実施の形態例のクロック発生装置の
動作を説明するタイムチャートである。

【図７】本発明の一実施の形態例のクロック発生装置の
動作を説明するタイムチャートである。

【図８】本発明の一実施の形態例のクロック発生装置が
発生するディザリング・クロックの周波数帯域を示す特
性図である。

【図９】本発明のクロック発生装置を適用した画像形成
装置の断面構成を示す構成図である。

【図１０】本発明の実施の形態の画像形成装置の制御系
の概略構成を示すブロック図である。

【図１１】クロック発生装置の変調プロファイルを示す
図である。

【図１２】本発明の実施の形態の画像形成装置の制御系
の概略構成を示すブロック図である。

【図１３】本発明の実施の形態の画像形成装置の制御系
の概略構成を示すブロック図である。

【符号の説明】

４０１ＣＰＵ４１０基準クロック発生部４２０ディレイチェーン部４３０同期信号検出部４４０切替制御部４５０セレクト部

Claims

【特許請求の範囲】

【請求項１】位相の異なる複数のクロックを生成する
クロック生成部と、前記複数のクロックのうちから何れかのクロックを選択
して出力するとともに、出力されるクロックの１周期以
内に、異なるクロックへ切り換えて出力するセレクト部
と、を有することを特徴とするクロック発生装置。
【請求項２】位相の異なる複数のクロックを生成する
クロック生成部と、出力されるクロックの１周期以内に、前記複数のクロッ
クのうち少なくとも２つの互いに位相の異なるクロック
を合成して出力するセレクト部と、を有することを特徴
とするクロック発生装置。
【請求項３】位相の異なる複数のクロックを生成する
クロック生成部と、前記複数のクロックのうちから何れかのクロックを選択
して出力するセレクト部と、を有し、前記セレクト部から出力されるクロックの１周期以内
に、何れのクロックを選択するかを判断することを特徴
とするクロック発生装置。
【請求項４】位相の異なる複数のクロックを生成する
クロック生成部と、選択信号に基づいて前記複数のクロックのうちから何れ
かのクロックを選択して出力するとともに、出力される
クロックの１周期内の立ち上がり部に相当するクロック
と立ち下がり部に相当するクロックとは異なるクロック
を選択するセレクト部と、を有することを特徴とするク
ロック発生装置。
【請求項５】位相の異なる複数のクロックを生成する
クロック生成部と、選択信号に基づいて前記複数のクロックのうちから何れ
かのクロックを選択して出力するセレクト部と、前記セレクト部から出力されるクロックの１周期以内
に、前記セレクト部へ選択信号を出力する切替制御部
と、を有することを特徴とするクロック発生装置。
【請求項６】前記切替制御部は、予め設定されている
出力クロック情報に基づいて、複数のクロックのうち何
れのクロックを選択するかを示す選択信号を生成して前
記セレクト部へ出力する、ことを特徴とする請求項５記
載のクロック発生装置。
【請求項７】前記クロック生成部から出力される複数
のクロックの位相差状態を検出する同期信号検出部を有
し、前記切替制御部は、予め設定されている出力クロック情
報と、前記同期信号検出部により検出された位相差状態
とに基づいて、複数のクロックのうち何れのクロックを
選択するかを示す選択信号を生成して前記セレクト部へ
出力する、ことを特徴とする請求項６記載のクロック発
生装置。
【請求項８】前記出力クロック情報は、予め記憶部に
記憶されている、または、演算回路により設定されてい
る、ことを特徴とする請求項６または請求項７のいずれ
かに記載のクロック発生装置。
【請求項９】前記セレクト部で、出力されるクロック
が、複数のクロックのうち１つのクロックから、他のク
ロックへと切り換える際には、該１つのクロックと該他
のクロックの論理が同じであることを特徴とする請求項
１乃至請求項８のいずれかに記載のクロック発生装置。
【請求項１０】前記クロック生成部は、位相の異なる
複数の遅延クロックを生成するディレイチェーン部を有
する、ことを特徴とする請求項１乃至請求項９のいずれ
に記載のクロック発生装置。
【請求項１１】同調された基準クロックを生成する基
準クロック発生部を有し、前記クロック生成部は、前記基準クロック発生部から出
力される基準クロックを遅延させて、位相の異なる複数
の遅延クロックを生成するディレイチェーン部を有す
る、ことを特徴とする請求項１乃至請求項９のいずれに
記載のクロック発生装置。
【請求項１２】前記セレクト部は、前記基準クロック
発生部から出力される前記基準クロックと前記クロック
生成部から出力される前記複数の遅延クロックとのうち
から何れかのクロックを選択する、ことを特徴とする請
求項１１記載のクロック発生装置。
【請求項１３】入力される基準クロックに対して、出
力するクロックの周期を分散させることにより、周波数
帯域が拡散した状態のディザリング・クロックを出力す
るクロック発生装置において、位相の異なる複数のクロックを用いて、前記ディザリン
グ・クロックを発生することを特徴とするクロック発生
装置。
【請求項１４】同調された基準クロックを生成する基
準クロック発生部を有し、前記位相の異なる複数のクロックは、前記基準クロック
発生部から出力される基準クロックを遅延させて生成さ
れる、ことを特徴とする１２記載のクロック発生装置。
【請求項１５】集積回路で構成される請求項１乃至請
求項１４のいずれかに記載のクロック発生装置。
【請求項１６】デジタル回路で構成される請求項１５
記載のクロック発生装置。
【請求項１７】請求項１乃至請求項１６のいずれか１
つのクロック発生装置が設けられた、ことを特徴とする
基板。
【請求項１８】請求項１乃至請求項１６のいずれか１
つのクロック発生装置から出力されるクロックを用いて
制御される、ことを特徴とする画像形成装置。
【請求項１９】位相の異なる複数のクロックのうちか
ら何れかのクロックを選択して出力するとともに、出力
されるクロックの１周期以内に、異なるクロックへ切り
換える、ことを特徴とするクロック発生方法。