JP2006074049A - フッ素ドープ低誘電率絶縁膜を形成する方法 - Google Patents

フッ素ドープ低誘電率絶縁膜を形成する方法 Download PDF

Info

Publication number
JP2006074049A
JP2006074049A JP2005250491A JP2005250491A JP2006074049A JP 2006074049 A JP2006074049 A JP 2006074049A JP 2005250491 A JP2005250491 A JP 2005250491A JP 2005250491 A JP2005250491 A JP 2005250491A JP 2006074049 A JP2006074049 A JP 2006074049A
Authority
JP
Japan
Prior art keywords
fluorine
power
sih4
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005250491A
Other languages
English (en)
Inventor
Naoto Tsuji
直人 辻
Yozo Ikedo
洋三 池戸
Tatsu Nakano
竜 中野
Shuzo Hebiguchi
修造 蛇口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Japan KK
Original Assignee
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Japan KK filed Critical ASM Japan KK
Publication of JP2006074049A publication Critical patent/JP2006074049A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】低誘電率及び高熱安定性を有するフッ素ドープ低誘電率シリコン酸化膜を形成する方法を与える。
【解決手段】容量結合プラズマCVDにより、低誘電率シリコン酸化膜を形成する方法は、シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、及び酸素ソースガスとしてCO2から成る処理ガスを、(SiH4+SiF4)/CO2が約０.０２から約０.２の範囲となるような流量比で、かつ、全圧が約２５０Paから約３５０Paとなるように反応チャンバへ導入する工程と、約１０MHzから約３０MHzの周波数の第１RF電力及び約４００kHzから約５００kHzの周波数の第２RF電力を印加する工程であって、２つのRF電力を重畳させることにより、反応チャンバ内部にプラズマ反応場を生成するところの工程と、それぞれのガスの流量及びそれぞれのRF電力出力を制御する工程と、から成る。
【選択図】図１

Description

本発明は、概して、容量結合プラズマCVDを使用した半導体製造技術に関して、特に、低誘電率及び高熱安定性を有するフッ素ドープ低誘電率シリコン酸化膜を形成する方法に関する。
半導体集積回路において、微細化は、高速及び高性能を目的として進歩を遂げた。多層配線技術において、従来アルミニウムが使用されてきた。微細化が進みかつ配線が微小かつ長くなるに従い、使用中のエレクトロマイグレーションを含む問題、すなわち、微小かつ長い配線に関連した電流密度の増加により生じる断線事故、またはアルミニウムの抵抗率または絶縁膜の誘電率によって生じる信号遅延等の問題が出現した。
銅は断線し難い上に、アルミニウムよりも抵抗率が小さいため、銅配線技術が将来の配線用に開発された。従来の製造処理を銅配線に応用することは困難であるため、銅配線技術を実用的なものにするのは単純ではなかった。１９９７年、デュアルダマシンと呼ばれるCuトレンチ充填配線技術がIBM及びモトローラにより開発された。それは、エッチングにより中間層内にトレンチを形成し、Cu薄膜で電気めっきにより埋め戻し、表面全体をCMP（化学機械研磨）により研磨する技術である。従来の方法において、Al膜は凸状配線パターンを形成するためにエッチングされ、中間層は絶縁膜で充填されていた。これに対して、ダマシン配線技術は、平坦な中間層絶縁膜内に形成されたトレンチを含む表面全体にCu薄膜を蒸着する。絶縁膜の表面はCMP研磨に晒され、その結果配線を形成するためのトレンチ部分のみに銅が残る。
結果として、以下の特許文献に開示されるように、シリコンソースガスとしてSiH4、シリコン及びフッ素ソースガスとしてSiF4、及び酸化ガスとしてN2Oを使って形成された絶縁膜で中間層を満たすために従来基本的に使用されてきた高価なHDP（高密度プラズマ）装置の代わりに、低誘電率絶縁膜を形成するために容量結合プラズマCVD装置を使用することが可能となった。
特開平２００２−１４１３４８号
しかし、シリコンソースガスとしてSiH4、シリコン及びフッ素ソースガスとしてSiF4、酸化ガスとしてN2Oを使用し、容量結合プラズマCVD装置により形成されるフッ素ドープ低誘電率シリコン酸化膜は、熱応力安定性試験をしたときに応力変動が大きいという欠点を有する。さらに、温度プログラム化脱離試験（熱脱離分光）の結果より、４００℃またはそれ以上での、H2O、F及びHFの脱離が多く、そのことは膜の熱安定性が低いことを示している。
本発明は上記問題に鑑みて為されたものである。とりわけ、本発明の目的は、低誘電率及び高熱安定性を有するフッ素ドープ低誘電率シリコン酸化膜を形成する方法を与えることである。本発明の他の目的は、装置コストを増大させることなく、フッ素ドープ低誘電率シリコン酸化膜を形成する方法を与えることである。
ひとつの態様において、本発明は、容量結合プラズマCVDを使って、水素をほとんどまたは実質的に含まないフッ素ドープシリコン酸化膜を形成する方法を与える。当該方法は、(i)シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、及び酸素ソースガスとしてCO2から成る処理ガスを、(SiH4+SiF4)/CO2が約０.０２から約０.２の範囲（例えば、０.０３、０.０５、０.１、０.１５及びこれらの任意の２数間の範囲）の流量比率で、かつ全圧が約２５０Paから約３５０Paとなるように反応チャンバへ導入する工程と、(ii)約１０MHzから約３０MHz（例えば、１５MHz、２０MHz、２５MHz、及びこれらの任意の２数間の範囲）の周波数の第１RF電力、及び約４００kHzから約５００kHz（例えば、４２５kHz、４５０kHz、４７５kHz及びこれらの任意の２数間の範囲）の周波数の第２RF電力を印加する工程であって、第２RF電力の強度が第１RF電力の強度より低くなるように（例えば、第１RF電力／第２RF電力は、５５／４５、６０／４０、７０／３０、８０／２０、９０／１０、９５／５及びこれらの任意の２数間の範囲）２つのRF電力を重畳させることにより、反応チャンバ内部にプラズマ反応場を生成し、それにより水素をほとんどまたは実質的に含まないフッ素ドープシリコン酸化膜を基板上に蒸着する工程と、から成る。
上記態様において、フッ素ドープシリコン酸化膜が水素をほとんどまたは実質的に含まない場合、その熱安定性は大きく改善される。このような膜は、水素の解離を促進する上記した特定のRF電力を使用すること、及び上記した特定の比率でCO2を使用することにより得られる。
さらに上記態様は、これに限定されないが、以下の実施例を含む。
好適実施例において、処理ガスはさらにSiH4の流量の１０倍以上（例えば、不活性ガス／SiH4は１１／１、１３／１、１５／１、２０／１、３０／１及びこれらの任意の２数間の範囲）の流量の不活性ガスを含む。不活性ガスはHe及び／またはArである。不活性ガスはプラズマを安定させるのに有効である。
また、好適実施例において、第１RF電力の周波数は約１３.５６MHzであり、その強度は基板表面において約１.０W/cm2から約５.０W/cm2の範囲（例えば、１.５W/cm2、２.０W/cm2、２.５W/cm2、３.０W/cm2、４.０W/cm2及びこれらの任意の２数間の範囲）であり、第２RF電力の周波数は約４３０kHzであり、その強度は基板表面において約０.５W/cm2から約３.０W/cm2の範囲（例えば、０.７５W/cm2、１.０W/cm2、１.２５W/cm2、１.５W/cm2、２.０W/cm2及びこれらの任意の２数間の範囲）である。基板の直径は２００mmまたは３００mmである。
好適実施例において、CO2は単独の酸素ソースガスである。SiH4、SiF4及びCO2ガスは混合ガスとして反応チャンバ内に導入されてもよい。
好適実施例において、本発明は、容量結合プラズマCVDを使って、水素をほとんどまたは実質的に含まないフッ素ドープシリコン酸化膜を形成する方法を与える。当該方法は、(i) シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、酸素ソースガスとしてCO2及び不活性ガスから成る処理ガスを、反応チャンバへ導入する工程と、(ii)約１０MHzから約３０MHzの周波数の第１RF電力、及び約４００kHzから約５００kHzの周波数の第２RF電力を、第２RF電力の強度が第１RF電力の強度より低くなるようにして、２つのRF電力を重畳させることにより、反応チャンバ内部にプラズマ反応場を生成する工程と、(iii)SiH4及びSiF4の流量和の少なくとも５倍の流量にCO2の流量を制御しかつSiH4の流量の１０倍以上の流量に不活性ガスの流量を制御することにより、水素をほとんどまたは実質的に含まないフッ素ドープシリコン酸化膜を基板上に蒸着する工程と、から成る。この態様において、上記実施例で使用可能なひとつまたはそれ以上の任意の範囲及び構成要素を使用してもよい。
さらに他の態様において、本発明は、容量結合プラズマCVDを使用して、１原子％以下の水素及び２原子％以下の炭素を含むフッ素ドープシリコン酸化膜を形成する方法を与える。当該方法は、(i) シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、及び酸素を含まない酸素ソースガスとしてCO2から成る処理ガスを、反応チャンバへ導入する工程と、(ii)SiH4及びSiF4を酸化するために酸素含有プラズマを生成し、酸化を制御するためにCO含有プラズマを生成しながら基板上にフッ素ドープシリコン酸化膜を蒸着し、約１０MHzから約３０MHzの周波数及び約４００kHzから約５００kHzの周波数の組合せを使用することでフッ素ドープシリコン酸化膜内へ炭素をほとんどまたは実質的にドープすることなく水素を解離する工程と、から成る。上記条件下では、CO2が酸素ソースガスとして使用されているにも係らず、炭素はほとんどまたは実質的に膜内にドープされない。炭素は膜中で検出されず、膜構造中には組み込まれないが、汚染粒子として存在する。膜はほとんどまたは実質的に水素を含まず、優れた熱安定性が得られる。この態様において、上記実施例で使用可能なひとつまたはそれ以上の任意の範囲及び構成要素を使用してもよい。
上記態様において、CO2が主要ガスである限り、CO2は単独の酸素ソースガスである必要はない。酸化は反応ガスに適した任意の温度で実行可能であるが、約１５０℃から約４５０℃の温度が好ましい。
さらに他の態様において、本発明は、容量結合プラズマCVDを使って、ほとんどまたは実質的に水素を含まず、かつ、ほとんどまたは実質的に炭素がドープされないフッ素ドープシリコン酸化膜を形成する方法を与える。当該方法は、(i) シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、及び単独の酸素ソースガスとしてCO2から成る処理ガスを反応チャンバへ導入する工程と、(ii)約１０MHzから約３０MHzの周波数の第１RF電力、及び約４００kHzから約５００kHzの周波数の第２RF電力を印加する工程であって、２つのRF電力を重畳させることにより、反応チャンバ内部にプラズマ反応場を生成し、それによってほとんどまたは実質的に水素を含まず、かつ、ほとんどまたは実質的に炭素がドープされないフッ素ドープシリコン酸化膜を基板上に蒸着する工程と、(iii)SiH4及びSiF4の流量の和に対するCO2の流量の関数として、及び膜中の水素濃度の関数として、蒸着されるフッ素ドープシリコン酸化膜の熱安定性を改善する工程と、から成る。この態様において、上記実施例で使用可能なひとつまたはそれ以上の任意の範囲及び構成要素を使用してもよい。
本発明は上記したいずれの方法により得られたフッ素ドープシリコン酸化膜に対しても適用可能である。当該膜は、好適には、３０〜４５原子％（例えば、３５原子％、４０原子％、及びそれらの任意の２数間の範囲）のシリコン、５０〜７０原子％（例えば、５５原子％、６０原子％、６５原子％及びこれらの任意の２数間の範囲）の酸素、４〜８原子％（例えば、５原子％、６原子％、７原子％及びこれらの任意の２数間の範囲）のフッ素、１原子％以下（例えば、０.５原子％、０.１原子％及びこれらの任意の２数間の範囲）の水素、２原子％以下（例えば、１.５原子％、１.０原子％、０.５原子％及びこれらの任意の２数間の範囲）の炭素、及び１原子％以下（例えば、検出不能な量）の窒素を含む。好適実施例において、各元素の濃度は厚さ方向にほとんどまたは実質的に一定である。上記したひとつまたはそれ以上の方法によれば、水素濃度は膜が蒸着するに従い増加することはない。すなわち、水素は成膜中に蓄積せず、よって厚さ方向に関して膜特性の均一性を達成することができる。
ひとつの実施例において、膜は約３.０から約５.０（他の実施例では、約３.５から約４.０）の誘電率を有する。
本発明の上記実施例において、使用された任意の構成要素は、それが使用可能である限り、他の実施例において代替することができる。実施例間で構成要素を選択することに関して制限を課すべきではない。特に、上記従属的特徴のいずれもが、独立的構成のいずれにおいても使用可能でなければならない。
従来技術を超える本発明の効果及び本発明を要約するために、本発明の目的及び利点が上述された。もちろん、このようなすべての目的または利点が本発明の特定の実施例により必ずしも達成されるものではないことが理解されよう。よって、本発明は、ここに教示されまたは示唆されるような他の目的または利点を必ずしも達成することなく、ここに教示されるようなひとつまたは複数の利点を達成または最適化する方法で実施または実行されることを当業者は理解する。
本発明の他の態様、特徴及び利点は以下の好適実施例の詳細な説明から明らかとなる。
本発明は、特定の実施例を参照して説明されるが、これに限定されるものではない。
上記した問題を解決するために、実施例において、容量結合プラズマCVDにより低誘電率シリコン酸化膜を形成する方法が与えられる。当該方法は、(a)シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、及び酸化ガスとしてCO2から成る処理ガスを、(SiH4+SiF4)/CO2が約０.０２から約０.２となる範囲で、かつ全圧が約２５０Paから約３５０Paとなるように反応チャンバへ導入する工程と、(b)約１０MHzから約３０MHzの周波数の第１RF電力及び約４００kHzから約５００kHzの周波数の第２RF電力を印加する工程であって、２つのRF電力を重畳させることにより反応チャンバ内部にプラズマ反応場を生成する工程と、(c)それぞれのガスの流量及びそれぞれのRF電力出力を制御する工程と、から成る。
ひとつの実施例において、処理ガスは、さらに不活性ガスとしてHe及び／またはArを含む。
他の実施例において、第１RF電力の周波数は、約１３.５６MHzが好ましく、その強度は約１.０W/cm2から約５.０W/cm2の範囲が好ましい。第２RF電力の周波数は、約４３０kHzが好ましく、その強度は約０.５W/cm2から約３.０W/cm2の範囲が好ましい。
本発明は図面を参照しながら詳細に説明される。しかし、本発明はこれらの図面に限定されるものではない。
本発明のひとつの実施例において、フッ素ドープ低誘電率シリコン酸化膜は、シリコンソースガスとしてSiH4、シリコン及びフッ素ソースガスとしてSiF4、及び酸化ガスとしてCO2を使用し、容量結合プラズマCVD装置を使って形成され、熱応力安定性試験を実施した結果、膜は応力変動が小さく、改善された熱安定性を有することがわかった。さらに、膜を温度プログラム化脱離（TDS：熱脱離分光）により分析した結果、４００℃またはそれ以上の温度において、H2O及びHFの脱離が従来のHDP装置を使って形成した膜と比較して非常に少ないことがわかった。これは膜が優れた熱安定性を有することを示している。
装置の構成及びそれを使用する方法の好適実施例を以下に例示することで、改善された効果が説明される。
図１は本発明の実施例で使用されるプラズマ装置の略示図である。容量結合プラズマCVD装置10は反応チャンバ6、ガス流入口5、並びに、サセプタ3及びヒータ2から成る第２電極を含む。ガスはガスライン（図示せず）からガス流入口5を通じて導入される。円形の第１電極9はその底面に多数の細孔を有し、そこから被処理体4に向かってガスが噴射される。さらに、第１電極9は、複数のガス流入細孔を有するシャワープレート11がメンテナンスを容易にしかつ部品コストを削減するために交換可能であるように構成されている。
さらに、反応チャンバ6の底面には排気口10が設けられており、外部の真空ポンプ（図示せず）と結合されている。それにより、反応チャンバ6の内部が排気される。サセプタ3は第１電極9と対向しかつ平行に設置されている。サセプタ3は被処理体4を保持し、ヒータ2により連続的に被処理体4を加熱し、所与の温度（１５０℃から４５０℃）に被処理体4を維持する。ガス流入口5及び第１電極9は反応チャンバ6から絶縁され、外部に設けられた第１RF電源7に接続される。このとき、第２RF電源8も接続される。符号12は接地を示す。第１電極及び第２電極はRF電極として機能し、被処理体4の近傍にプラズマ反応場を生成する。
被処理体4の表面に形成される膜の特性は、膜種、温度、RF周波数、処理ガスの種類、プラズマの空間分布、及び電気的ポテンシャル分布によって変化する。
好適実施例において、以下の処理条件が採用される。
He/SiH4＝１３〜２０
CO2/SiH4＝２５〜１２５
SiF4/SiH4＝１.３〜５
１３.５６MHz電力／４３０kHz電力＝１.３〜２
図１に示される容量結合プラズマCVD装置が実施例及び比較例の両方に対して使用された。
１．比較例の蒸着条件
シリコンソースガス：SiH4（５０sccm）
シリコン及びフッ素ソースガス：SiF4（９０sccm）
酸化ガス：N2O（３０００sccm）
不活性ガス：He（８００sccm）
全圧：３３３Pa
基板温度：３９０℃
第１RF電源（HRF）：１３.５６MHz（２.５５W/cm2、８００W）
第２RF電源（LRF）：４３０kHz（１.６０W/cm2、５００W）
基板：φ２００mm シリコン基板
２．実施例の蒸着条件
シリコンソースガス：SiH4（４０から６０sccm）
シリコン及びフッ素ソースガス：SiF4（８０から２００sccm）
酸化ガス：CO2（１５００から５０００sccm）
[(SiH4+SiF4)/CO2＝０.０２４から０.１７３]
不活性ガス：He（８００sccm）
全圧：２５０から３５０Pa
基板温度：３９０℃
第１RF電源（HRF）：１３.５６MHz（０.９６〜３.８２W/cm2、３００〜１２００W）
第２RF電源（LRF）：４３０kHz（０.６４〜２.５５W/cm2、２００から８００W）
基板：φ２００mm シリコン基板
（括弧内の上記範囲でパラメータ実験が行われた）
３．評価項目
屈折率、蒸着速度(nm)、膜厚分布(±％)、応力(MPa)、熱応力安定性試験（１サイクル後の室温での応力変動(MPa)、５００℃での応力変動(MPa)）、誘電率、膜中のフッ素濃度（ピーク面積比率）(%)、及び温度プログラム化脱離(TDS)。上記においてサイクルとは、３℃/minで室温から５００℃へ温度を上昇させ、１時間の間温度を５００℃に維持し、３℃/minで温度を室温まで下降させる操作を意味し、５００℃でとは熱サイクルの前後を意味する。
膜中のフッ素濃度を評価するために、フーリエ変換赤外線分光により観測されたSi-F結合（９００〜９７５cm-1）に対するSi-O結合（９７５〜１４５０cm-1）のピーク面積比率が使用された。すなわち、膜中のフッ素濃度（ピーク面積比率）（％）＝Si-F結合ピーク面積／（Si-O結合ピーク面積＋Si-O結合ピーク面積）×１００％と表される。
さらに、FT-IRにより得られた膜中のフッ素濃度（ピーク面積比率）（％）と膜組成（原子％）との間の相関関係を得るために、膜中のフッ素濃度（ピーク面積比率＝１.４６％）を有する膜の組成がXPSにより分析され、得られた値は５.６原子％であった。
４．結果
（１）比較例
屈折率：１.４５
蒸着速度(nm)：３６０
膜厚分布(±％)：１.４０
応力(MPa)：−１６８
熱応力安定性試験（増加量）
１サイクル後(MPa)：２５.８
５００℃(MPa)：１１８.２
誘電率：３.８０
膜中のフッ素濃度（ピーク面積比率）(%)：１.５６
（２）実施例のパラメータ実験
屈折率：１.４３〜１.４６
蒸着速度(nm)：３８４〜６３４
膜厚分布(±％)：１.５３〜５.９３
応力(MPa)：−１５４〜−２１２
熱応力安定性試験（増加量）
１サイクル後(MPa)：２.４〜１３.７
５００℃(MPa)：６４.１〜９６.２
誘電率：３.７８〜３.８５
膜中のフッ素濃度（ピーク面積比率）(%)：１.０７〜１.５３
上記結果より、酸化ガスN2Oを酸化ガスCO2と置換することにより、広範囲の条件の下で満足な膜特性が得られることが分かった。膜の熱安定性は熱応力安定性試験から得られた結果に基づいて決定され、１サイクルの前後で膜応力変動は２０MPa以内であり、５００℃の前後で膜応力変動は１００MPa以内であった。熱安定性が改善されたことが分かった。
以下のような最適蒸着条件を設定することで、温度プログラム化脱離(TDS)により分析が実行される。
（３）最適蒸着条件のひとつの実施例（最適条件は±３０％だけ、好適には±２０％だけ、より好適には±１０％だけ変更可能である）
シリコンソースガス：SiH4（５０sccm）
シリコン及びフッ素ソースガス：SiF4（１５０sccm）
酸化ガス：CO2（２０００sccm）[(SiH4+SiF4)/CO2＝０.１]
不活性ガス：He（８００sccm）
全圧：３００Pa
基板温度：３９０℃
第１RF電源（HRF）：１３.５６MHz（２.５５W/cm2、８００W）
第２RF電源（LRF）：４３０kHz（１.６０W/cm2、５００W）
（４）最適蒸着条件での膜特性の範囲
屈折率：１.４５±０.１０
蒸着速度(nm)：５３３±１００
膜厚分布（±％）：２.０±０.３
応力(MPa)：−１５０±３０
熱応力安定性試験（増加量）
１サイクル後(MPa)：２.４±１.０
５００℃(MPa)：６４.０±５.０
誘電率：３.８０±０.５
膜中のフッ素濃度（ピーク面積比率）(%)：１.５３±０.３
熱応力安定性試験チャートが図２に示されている。チャートより、比較例から得られる改良された熱安定性と、HDP装置を使って得られた値は等しいことが分かる。
図２に基づいて、異なる温度での熱応力安定性が推定できる。例えば、熱サイクルの最高温度が４５０℃であれば、１サイクル後の値は２.４±１.０MPaであり、４５０℃での値は５５.０±５.０MPaであろう。熱サイクル中に最高温度が１時間の間維持されず、ターニングポイントとして使用されれば、５００℃での値は５９.０±５.０MPaであり、４５０℃での値は５０.０±５.０MPaであろう。これらは、本発明の上記実施例に従い得られた膜が優れた熱安定性を有することを示すものである。
さらに、温度プログラム化脱離（TDS）の結果が、図５（H2O）、図６（F）、図７（HF）、図８（N2）、図９（NH3）、図１０（C4H9）及び図１１（C5H8）に示されている。これらの結果から、本発明は、比較例及びHDP装置を使用した例と比べ、４００℃及びそれ以上において脱離が少ないことが分かる。これらの結果は、膜の熱安定性が優れていることを示している。
次に、上と同様の条件を使って、酸化ガスとしてCO2を使ってフッ素ドープシリコン酸化膜が形成され、ESCA分析が実施された。ESCAにおいて、量的精度は約±１原子％であり、検出限界は約１原子％（元素により異なる）であった。結果は表１に示されている。
Figure 2006074049
 また、上と同様の条件を使って、酸化ガスとしてCO2を使って他のフッ素ドープシリコン酸化膜が形成され、SIMS分析が実施された。SIMSにおいて、元素濃度（原子％）は、膜が密度６.６×１０２２原子/cm3を有するSiO2であるとして計算された。結果は表２及び図１２に示されている。
Figure 2006074049
 膜中、Oの二次イオン計数の強度はSiよりも高く、表１の結果を考慮すると、膜はOの濃度がSiの濃度の２倍であり、ほとんどまたは実質的に水素を含まないようなほぼ理想的な構造を有すると結論付けられる。よって、膜は、高い熱安定性及び環境特性を有する。各元素の濃度は図１２に示されるように厚さ方向にほとんどまたは実質的に一定であった。水素の濃度は膜が蒸着される際に増加しなかった。すなわち、水素は成膜中に蓄積せず、それにより厚さ方向の特性の均一性が達成される。
上記したように、本発明の実施例に従い、シリコンソースガスとしてSiH4、シリコン及びフッ素ソースガスとしてSiF4、及び酸化ガスとしてCO2を使い、低誘電率絶縁膜形成用に容量結合プラズマCVD装置を使用して、低誘電率及び高い熱安定性を有するフッ素ドープ低誘電率シリコン酸化膜が形成された。
また、本発明の実施例に従い、フッ素ドープ低誘電率シリコン酸化膜を形成する単純な方法が与えられた。
本発明の思想から離れることなくさまざまな修正が可能であることは当業者の知るところである。したがって、本発明の形式は例示に過ぎず、本発明の態様を制限するものではないことが理解されよう。
図１は、本発明の実施例で使用される装置の略示図である。 図２は、本発明の実施例（CO2）をN2O及びHDP（高密度プラズマ）と比較した、応力と温度の関係を示すグラフである。 図３は、N2Oを使用したフッ素ドープシリコン酸化膜のXPS（X線光電子分光）の結果を示すグラフである。 図４は、CO2を使用したフッ素ドープシリコン酸化膜のXPSの結果を示すグラフである。 図５は、H2Oに関するTDS（熱蒸着分光）の結果を示すグラフである。 図６は、Fに関するTDSの結果を示すグラフである。 図７は、HFに関するTDSの結果を示すグラフである。 図８は、N2に関するTDSの結果を示すグラフである。 図９は、NH3に関するTDSの結果を示すグラフである。 図１０は、C4H9に関するTDSの結果を示すグラフである。 図１１は、C5H8に関するTDSの結果を示すグラフである。 図１２は、本発明の実施例に従うフッ素ドープシリコン酸化膜のSIMSプロファイルである。

Claims (24)

  1. 容量結合プラズマCVDを使って、ほとんどまたは実質的に水素を含まないフッ素ドープシリコン酸化膜を形成する方法であって、
    シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、及び酸素ソースガスとしてCO2から成る処理ガスを、(SiH4+SiF4)/CO2が約０.０２から約０.２の範囲となるような流量で、かつ、全圧が約２５０Paから約３５０Paとなるように、反応チャンバへ導入する工程と、
    約１０MHzから約３０MHzの周波数の第１RF電力及び約４００kHzから約５００kHzの周波数の第２RF電力を印加する工程であって、第２RF電力の強度が第１RF電力の強度より低くなるように２つのRF電力を重畳させることにより、反応チャンバ内部にプラズマ反応場を生成し、それによりほとんどまたは実質的に水素を含まないフッ素ドープシリコン酸化膜を基板上に蒸着するところの工程と、
    から成る方法。
  2. 請求項１に記載の方法であって、前記処理ガスは、さらに、SiH4の流量の１０倍以上の流量の不活性ガスを含む、ところの方法。
  3. 請求項２に記載の方法であって、前記不活性ガスはヘリウム及び／またはアルゴンである、ところの方法。
  4. 請求項１に記載の方法であって、前記第１RF電力の周波数は約１３.５６MHzで、その強度は約１.０W/cm2から約５.０W/cm2の範囲であり、前記第２RF電力の周波数は約４３０kHzで、その強度は約０.５W/cm2から約３.０W/cm2の範囲である、ところの方法。
  5. 請求項１に記載の方法であって、前記CO2は単独の酸素ソースガスである、ところの方法。
  6. 請求項１に記載の方法であって、前記SiH4ガス、SiF4ガス、及びCO2ガスは混合ガスとして反応チャンバ内に導入される、ところの方法。
  7. 容量結合プラズマCVDを使って、ほとんどまたは実質的に水素を含まないフッ素ドープシリコン酸化膜を形成する方法であって、
    シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、酸素ソースガスとしてCO2、及び不活性ガスから成る処理ガスを、反応チャンバへ導入する工程と、
    約１０MHzから約３０MHzの周波数の第１RF電力及び約４００kHzから約５００kHzの周波数の第２RF電力を印加する工程であって、第２RF電力の強度が第１RF電力の強度より低くなるように２つのRF電力を重畳させることにより、反応チャンバ内部にプラズマ反応場を生成するところの工程と、
    CO2の流量をSiH4及びSiF4の流量の和の少なくとも５倍に制御し、かつ不活性ガスの流量をSiH4の流量の１０倍以上に制御することにより、ほとんどまたは実質的に水素を含まないフッ素ドープシリコン酸化膜を基板上に蒸着する工程と、
    から成る方法。
  8. 容量結合プラズマCVDを使って、１原子％以下の水素及び２原子％以下の炭素を含むフッ素ドープシリコン酸化膜を形成する方法であって、
    シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、及びO2ガスを含まない酸素ソースガスとしてCO2を、反応チャンバへ導入する工程と、
    酸化を制御するためにCO含有プラズマを生成しながら、基板上にフッ素ドープシリコン酸化膜を蒸着するべくSiH4及びSiF4を酸化するためのO含有プラズマを生成する工程であって、約１０MHzから約３０MHzの周波数の第１RF電力及び約４００kHzから約５００kHzの周波数の第２RF電力の組合せを使って、フッ素ドープシリコン酸化膜中にほとんどまたは実質的に炭素をドープすることなく水素を解離するところの工程と、
    から成る方法。
  9. 請求項８に記載の方法であって、約１０MHzから約３０MHzの周波数の第１RF電力の強度は、約４００kHzから約５００kHzの周波数の第２RF電力の強度より高い、ところの方法。
  10. 請求項９に記載の方法であって、前記第１RF電力の周波数は約１３.５６MHzで、その強度は約１.０W/cm2から約５.０W/cm2の範囲であり、前記第２RF電力の周波数は約４３０kHzで、その強度は約０.５W/cm2から約３.０W/cm2の範囲である、ところの方法。
  11. 請求項８に記載の方法であって、(SiH4+SiF4)/CO2の流量比は約０.０２から約０.２の範囲である、ところの方法。
  12. 請求項８に記載の方法であって、前記処理ガスは、さらに、SiH4の流量の１０倍以上の流量の不活性ガスを含む、ところの方法。
  13. 請求項１２に記載の方法であって、前記不活性ガスはヘリウム及び／またはアルゴンである、ところの方法。
  14. 請求項８に記載の方法であって、CO2は単独の酸素ソースガスである、ところの方法。
  15. 請求項８に記載の方法であって、酸化は、約１５０℃から約４５０℃の温度で実行される、ところの方法。
  16. 容量結合プラズマCVDを使って、ほとんどまたは実質的に水素を含まず、かつほとんどまたは実質的に炭素がドープされないフッ素ドープシリコン酸化膜を形成する方法であって、
    シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、及び単独の酸素ソースガスとしてCO2から成る処理ガスを、反応チャンバへ導入する工程と、
    約１０MHzから約３０MHzの周波数の第１RF電力及び約４００kHzから約５００kHzの周波数の第２RF電力を印加する工程であって、２つのRF電力を重畳させることにより、反応チャンバ内部にプラズマ反応場を生成し、それによってほとんどまたは実質的に水素を含まず、かつほとんどまたは実質的に炭素がドープされないフッ素ドープシリコン酸化膜を基板上に蒸着するところの工程と、
    SiH4及びSiF4の流量の和に対するCO2の流量の関数として、及び膜中の水素濃度の関数として、蒸着したフッ素ドープシリコン酸化膜の熱安定性を改善する工程と、
    から成る方法。
  17. 請求項１６に記載の方法であって、(SiH4+SiF4)/CO2の流量比は約０.０２から約０.２の範囲である、ところの方法。
  18. 請求項１６に記載の方法であって、前記処理ガスは、さらに、SiH4の流量の１０倍以上の流量の不活性ガスを含む、ところの方法。
  19. 請求項１８に記載の方法であって、前記不活性ガスは、ヘリウム及び／またはアルゴンである、ところの方法。
  20. 請求項１８に記載の方法であって、前記第１RF電力の強度は前記第２RF電力の強度より高い、ところの方法。
  21. 請求項１、７、８または１６のいずれかに記載の方法により得られるフッ素ドープシリコン酸化膜であって、３０〜４５原子％のシリコン、５０〜７０原子％の酸素、４〜８原子％のフッ素、１原子％以下の水素、１.５原子％以下の炭素、及び１原子％以下の窒素を含む、ところのフッ素ドープシリコン酸化膜。
  22. 請求項２１に記載のフッ素ドープシリコン酸化膜であって、各元素の濃度は厚さ方向にほとんどまたは実質的に一定である、ところのフッ素ドープシリコン酸化膜。
  23. 請求項２１に記載のフッ素ドープシリコン酸化膜であって、誘電率が３.５から４.０であるところのフッ素ドープシリコン酸化膜。
  24. 請求項２１に記載のフッ素ドープシリコン酸化膜であって、配線構造内の絶縁膜として使用される、ところのフッ素ドープシリコン酸化膜。
JP2005250491A 2004-08-31 2005-08-31 フッ素ドープ低誘電率絶縁膜を形成する方法 Pending JP2006074049A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/930,380 US7037855B2 (en) 2004-08-31 2004-08-31 Method of forming fluorine-doped low-dielectric-constant insulating film

Publications (1)

Publication Number Publication Date
JP2006074049A true JP2006074049A (ja) 2006-03-16

Family

ID=35943937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005250491A Pending JP2006074049A (ja) 2004-08-31 2005-08-31 フッ素ドープ低誘電率絶縁膜を形成する方法

Country Status (2)

Country Link
US (1) US7037855B2 (ja)
JP (1) JP2006074049A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008063629A (ja) * 2006-09-08 2008-03-21 Asahi Glass Co Ltd 低屈折率膜の製膜方法および低屈折率膜を有する物品
KR100841118B1 (ko) * 2006-03-30 2008-06-24 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 플라즈마 처리 방법
KR100870567B1 (ko) 2007-06-27 2008-11-27 삼성전자주식회사 플라즈마를 이용한 이온 도핑 방법 및 플라즈마 이온 도핑장치
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180047564A (ko) * 2016-10-31 2018-05-10 주성엔지니어링(주) 기판처리장치 및 기판처리방법
JP2019135772A (ja) * 2010-05-20 2019-08-15 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601651B2 (en) * 2006-03-31 2009-10-13 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
TW201415551A (zh) * 2006-03-31 2014-04-16 Applied Materials Inc 用以改良介電薄膜之階梯覆蓋與圖案負載的方法
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US20070287301A1 (en) * 2006-03-31 2007-12-13 Huiwen Xu Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics
CA2668153A1 (en) * 2006-11-02 2008-05-08 Asahi Glass Company, Limited Ethylene/tetrafluoroethylene copolymer molded product and method for its production
US20090061608A1 (en) * 2007-08-29 2009-03-05 Merchant Tushar P Method of forming a semiconductor device having a silicon dioxide layer
WO2012077163A1 (ja) * 2010-12-08 2012-06-14 日新電機株式会社 シリコン酸窒化膜及びその形成方法並びに半導体デバイス
CN110235248B (zh) * 2017-04-27 2024-03-26 应用材料公司 用于3d nand应用的低介电常数氧化物和低电阻op堆叠
US12020923B2 (en) 2018-09-21 2024-06-25 Lam Research Corporation Low-κ ALD gap-fill methods and material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303518B1 (en) * 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
JP3712356B2 (ja) 2000-10-23 2005-11-02 アプライド マテリアルズ インコーポレイテッド 成膜方法および半導体装置の製造方法
US6511922B2 (en) * 2001-03-26 2003-01-28 Applied Materials, Inc. Methods and apparatus for producing stable low k FSG film for HDP-CVD
US20040091717A1 (en) 2002-11-13 2004-05-13 Novellus Systems, Inc. Nitrogen-free fluorine-doped silicate glass

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841118B1 (ko) * 2006-03-30 2008-06-24 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 플라즈마 처리 방법
JP2008063629A (ja) * 2006-09-08 2008-03-21 Asahi Glass Co Ltd 低屈折率膜の製膜方法および低屈折率膜を有する物品
KR100870567B1 (ko) 2007-06-27 2008-11-27 삼성전자주식회사 플라즈마를 이용한 이온 도핑 방법 및 플라즈마 이온 도핑장치
JP2019135772A (ja) * 2010-05-20 2019-08-15 株式会社半導体エネルギー研究所 半導体装置
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9076876B2 (en) 2010-06-18 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9349820B2 (en) 2010-06-18 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9685561B2 (en) 2010-06-18 2017-06-20 Semiconductor Energy Laboratories Co., Ltd. Method for manufacturing a semiconductor device
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180047564A (ko) * 2016-10-31 2018-05-10 주성엔지니어링(주) 기판처리장치 및 기판처리방법
KR102671907B1 (ko) 2016-10-31 2024-06-03 주성엔지니어링(주) 기판처리장치 및 기판처리방법

Also Published As

Publication number Publication date
US7037855B2 (en) 2006-05-02
US20060046519A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
JP2006074049A (ja) フッ素ドープ低誘電率絶縁膜を形成する方法
JP4439860B2 (ja) 半導体基板上への成膜方法
JP4235066B2 (ja) 薄膜形成方法
US9831082B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium
US9881805B2 (en) Silicon selective removal
US6077574A (en) Plasma CVD process for forming a fluorine-doped SiO2 dielectric film
US9589799B2 (en) High selectivity and low stress carbon hardmask by pulsed low frequency RF power
US6569257B1 (en) Method for cleaning a process chamber
TWI450379B (zh) 層間絕緣膜及配線構造與此等之製造方法
TW202335085A (zh) 改良的鍺蝕刻系統及方法
US20050178333A1 (en) System and method of CVD chamber cleaning
JP2004247725A (ja) シリコンカーバイド膜を形成する方法
JP2011517848A (ja) 改善された密度および段差被覆性をもつ非晶質炭素膜を堆積させる方法
TW201417179A (zh) 低成本流動性介電質薄膜
KR20120057570A (ko) 프로세스 챔버벽들 상의 실리콘 코팅을 사용하는 잔여 불소 라디칼들의 강화된 스캐빈징
JP2005311141A (ja) プラズマエッチング法
JP2023529534A (ja) アルミニウム含有膜除去のためのシステム及び方法
JP2012169408A (ja) マスク用材料、マスクの形成方法、パターン形成方法、及びエッチング保護膜
JP4015510B2 (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
TW200425251A (en) Method for producing semiconductor device and method for cleaning plasma etching device
KR20220025877A (ko) 선택적인 증착 및 에칭을 가능하게 하는 자기 조립된 단층 (self assembled monolayer) 의 증착
JP2007013173A (ja) 低誘電率及び低拡散係数を有するシリコン含有絶縁膜を形成する方法
JP2022544232A (ja) 低誘電率誘電体膜
US11682560B2 (en) Systems and methods for hafnium-containing film removal
CN113454763A (zh) 使用牺牲性掩模的选择性蚀刻

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080331