JP2022544232A - 低誘電率誘電体膜 - Google Patents

低誘電率誘電体膜 Download PDF

Info

Publication number
JP2022544232A
JP2022544232A JP2022508499A JP2022508499A JP2022544232A JP 2022544232 A JP2022544232 A JP 2022544232A JP 2022508499 A JP2022508499 A JP 2022508499A JP 2022508499 A JP2022508499 A JP 2022508499A JP 2022544232 A JP2022544232 A JP 2022544232A
Authority
JP
Japan
Prior art keywords
substrate
dielectric film
precursor
silicon
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022508499A
Other languages
English (en)
Inventor
ウィリアム ジェイ． デュラン，
マーク サリー，
ラクマル シー． カルタラジ，
カン サブ イム，
シャウナック ムケルジー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022544232A publication Critical patent/JP2022544232A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

高硬度低誘電率誘電体膜の堆積のための方法が記載される。より具体的には、基板を処理する方法が提供される。方法は、基板を有する処理チャンバの処理空間内に前駆体含有ガス混合物を流し込むことであって、前記前駆体は、一般式（Ｉ）TIFF2022544232000011.tif38170［式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、およびＲ８は、水素（Ｈ）、アルキル、アルコキシ、ビニル、シラン、アミン、またはハロゲン化物から独立して選択される］を有する、前駆体含有ガス混合物を流し込むことと、前記基板を、約０．１ｍＴｏｒｒおよび約１０Ｔｏｒｒの範囲の圧力ならびに約２００℃から約５００℃の範囲の温度に維持することと、基板レベルでプラズマを生成して、前記基板上に誘電体膜を堆積させることとを含む。【選択図】図１

Description

本開示の実施形態は、電子デバイス製造の分野、特に、集積回路（ＩＣ）製造に関する。より具体的には、本開示の実施形態は、低誘電率誘電体膜を堆積させる方法を提供する。
集積回路は、１つのチップ上に数百万個のトランジスタ、コンデンサ、抵抗器を備え得る複雑なデバイスに進化した。チップ設計の進化には、より高速な電気回路機構とより高い回路密度が継続的に必要とされる。より大きな回路密度を有する、より高速な回路に対する要求は、そのような集積回路を作製するために使用される材料に相応の要求を課す。特に、集積回路部品の寸法が小さくなると、そのような部品から適切な電気的性能を得るために、低抵抗の導電性材料ならびに低誘電率の絶縁材料を使用することが必要になる。
集積回路の寸法が小さくなると、導線間の静電容量の影響を軽減するために、低ｋ誘電体材料が必要になる。従来の低誘電率膜は、材料内に細孔を作ることによって誘電率（ｋ）を低下させるために、堆積後に後処理される。しかしながら、材料内部に細孔を作製すると、膜の硬度が低下し、後続の処理ステップで統合の問題が発生する。したがって、後処理プロセスを使用せずに、パターニングおよび他の用途のために高硬度の低誘電率誘電体膜を堆積させる必要がある。
集積回路を製造するための装置および方法が記載される。１つ以上の実施形態において、基板上に膜を形成する方法が記載される。一実施形態では、基板を有する処理チャンバの処理空間内に前駆体含有ガス混合物を流し込むことによって、基板上に膜が形成される。前駆体は一般式（Ｉ）
Figure 2022544232000002
［式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、およびＲ８は、水素（Ｈ）、アルキル、アルコキシ、ビニル、シラン、アミン、またはハロゲン化物から独立して選択される］のものである。基板は、約０．１ｍＴｏｒｒおよび約１０Ｔｏｒｒの範囲の圧力ならびに約２００℃から約５００℃の範囲の温度に維持される。プラズマが基板レベルで生成されて、基板上に誘電体膜を堆積させる。
１つ以上の実施形態において、膜を堆積する方法は、基板を一般式Ｉ
Figure 2022544232000003
［式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、およびＲ８は、水素（Ｈ）、アルキル、アルコキシ、ビニル、シラン、アミン、またはハロゲン化物から独立して選択される］の前駆体に曝露して、基板上に誘電体膜を堆積させることを含む。
１つ以上の実施形態において、非一時的なコンピュータ可読媒体は、命令を含んでおり、命令は、処理チャンバのコントローラによって実行されるとき、処理チャンバに、以下の操作：基板を有する処理チャンバの処理空間内に前駆体含有ガス混合物を流し込むことであって、前駆体は一般式（Ｉ）
Figure 2022544232000004
［式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、およびＲ８は、水素（Ｈ）、アルキル、アルコキシ、ビニル、シラン、アミン、またはハロゲン化物から独立して選択される］を有する、前駆体含有ガス混合物を流し込むことと、基板を、約０．１ｍＴｏｒｒおよび約１０Ｔｏｒｒの範囲の圧力ならびに約２００℃から約５００℃の範囲の温度に維持することと、基板レベルでプラズマを生成して、基板上に誘電体膜を堆積させることとを含む操作を実行させる。
本開示の上記の特徴を詳細に理解できるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって得ることができる。実施形態のいくつかは添付の図面に示されている。ただし、添付の図面は、本開示の典型的な実施形態のみを示しており、したがって、本開示の範囲を限定すると見なされるべきではなく、本開示について、他の同等に有効である実施形態に当てはめてもよいことに留意されたい。本明細書に記載の実施形態は、例として示されており、同様の参照が類似の要素を示す添付図面の図に限定されない。
１つ以上の実施形態による、基板上に低誘電率誘電体膜を形成するための方法の流れ図である。 １つ以上の実施形態による、基板上に低誘電率誘電体膜を形成するための順序の一実施形態を示す図である。 １つ以上の実施形態による、基板上に低誘電率誘電体膜を形成するための順序の一実施形態を示す図である。
本開示のいくつかの例示的実施形態を説明する前に、本開示は、以下の説明に示される構造物またはプロセスステップの詳細に限定されないことを理解すべきである。本開示は、他の実施形態が可能であり、様々な方法で実施または実行され得る。
図に示されている詳細、寸法、角度およびその他の特徴の多くは、特定の実施形態の単なる例示である。したがって、他の実施形態は、本開示の精神または範囲から逸脱することなく、他の詳細、構成要素、寸法、角度および特徴を有することができる。さらに、本開示のさらなる実施形態は、以下に説明する詳細のいくつかなしで実施することができる。
本明細書で使用される「基板」、「基板表面」等は、処理が実行される任意の基板または基板上に形成される材料表面を指す。例えば、処理が実行され得る基板表面は、ケイ素、酸化ケイ素、ストレインドシリコン、絶縁体上シリコン（ＳＯＩ）、炭素ドープ酸化ケイ素、窒化ケイ素、ドープシリコン、ゲルマニウム、ガリウム砒素、ガラス、サファイア、ならびに用途に応じて、金属、金属窒化物、金属合金、および他の導電性材料などの任意の他の材料を含むが、これらに限定されない。基板は、半導体ウエハを含むが、これに限定されない。基板は、基板表面の研磨、エッチング、還元、酸化、ヒドロキシル化（または別の方法では、化学機能を付与するためのターゲット化学部分の生成またはグラフト化）、アニーリングおよび／または焼成のために、前処理プロセスに曝露されてよい。基板自体の表面上で直接処理を行うことに加えて、本開示では、開示される膜処理ステップのいずれも、以下でより詳細に開示されるとおり、基板上に形成された下層に対して実行されてよく、「基板表面」という用語は、文脈によって示される、そのような下層を含むことが意図されている。したがって、例えば、膜／層または部分的な膜／層が基板表面上に堆積された場合、新しく堆積された膜／層の露出表面が基板表面になる。所与の基板表面が何を構成するかは、どの材料を堆積させるか、および使用される特定の化学作用に依存する。
本明細書および添付された特許請求の範囲において使用される場合、「反応性化合物」、「反応性ガス」、「反応性種」、「前駆体」、「プロセスガス」等の用語は、表面反応（例えば、化学吸着、酸化、還元）において基板表面または基板表面上の材料と反応することができる種を有する物質を意味するために交換可能に使用される。例えば、第１の「反応性ガス」は、単に基板の表面に吸着し、第２の反応性ガスとのさらなる化学反応に利用可能であり得る。
本明細書および添付された特許請求の範囲で使用される場合、「前駆体」、「反応物」、「反応性ガス」等の用語は、基板表面と反応し得る任意のガス状種を指すために交換可能に使用される。
１つ以上の実施形態において、環状オルガノシラン前駆体を使用して低誘電率誘電体膜を形成するための化学気相堆積（ＣＶＤ）プロセスが提供される。１つ以上の実施形態において、前駆体は、シラシクロブタン官能基を含有する。１つ以上の実施形態において、液体前駆体は気化され、不活性キャリアガス（例えば、Ｈｅ、Ｎ２、Ａｒ等）、典型的には共酸化剤（例えばＯ２）を使用して加熱ＣＶＤチャンバに流される。１つ以上の実施形態において、減圧（例えば、約０．１ｍＴｏｒｒから約１０Ｔｏｒｒ）におけるガス混合物は、約１００から約５００Ｗの電力で直接容量結合プラズマ（ＣＣＰ）源を使用してプラズマに点火され、活性ラジカルおよびイオン種が反応して、加熱（約２００から約５００℃）基板上に低誘電率誘電体膜を形成する。１つ以上の実施形態において、堆積されたままの膜は、成長および材料特性を評価するために、偏光解析法、ＦＴ－ＩＲ分光法、ＸＰＳ、および水銀プローブによって特性決定される。
本明細書で使用される場合、「化学気相堆積」は、基板表面が、前駆体および／または共試薬に同時または実質的に同時に曝露されるプロセスを指す。本明細書で使用される場合、「実質的に同時に」は、並行流または前駆体の曝露の大部分について重複がある場合のいずれかを指す。
プラズマ化学気相堆積（ＰＥＣＶＤ）は、コスト効率と膜特性の多様性により、膜の堆積に広く使用されている。ＰＥＣＶＤプロセスでは、気相炭化水素またはキャリアガスに同伴された液相炭化水素の蒸気などの炭化水素源がＰＥＣＶＤチャンバに導入される。プラズマ開始ガス、典型的にはヘリウムも、チャンバに導入される。次に、プラズマがチャンバ内で開始され、励起されたＣＨラジカルが生成される。励起されたＣＨラジカルは、チャンバ内に配置された基板の表面に化学的に結合し、その上に所望のアモルファスカーボン膜を形成する。本明細書に記載の実施形態は、任意の適切な薄膜堆積システムを使用して実行され得るＰＥＣＶＤプロセスを参照している。本明細書に記載されている装置の説明は例示的なものであり、本明細書に記載されている実施形態の範囲を限定するものとして理解または解釈されるべきではない。
半導体産業における多くの用途は、４００℃未満、場合によっては３００℃未満の非常に低い熱収支を有している。典型的に、ＰＥＣＶＤプロセスでは、低温において膜の品質が大幅に低下する。本明細書に記載の実施形態は、膜品質を犠牲にすることなく、この厳しい熱収支を満たす、パターニングおよび他の用途のための高品質の低誘電率誘電体膜を堆積するための方法を有利に提供する。
従来の誘電体堆積プロセスでは、多くの場合、トリエトキシシラン（ＴＥＯＳ）またはジエトキシメチルシラン（ＤＥＭＳ）などの直鎖状オルガノシランを使用する。典型的に、これらの直鎖状オルガノシラン前駆体から形成された誘電体膜に対しては、誘電率（ｋ）を下げ、硬度を上げるために、後処理（例えばＵＶ処理またはポロゲン分解）が行われる。１つ以上の実施形態において、架橋炭素は、堆積膜の後処理なしに硬度を高めるために、送られた前駆体に有利に組み込まれる。理論に束縛されることを意図するものではないが、膜中の架橋炭素の濃度の増加は、膜の誘電体膜を低く保ちながら、膜の硬度の増加に寄与すると考えられている。
本明細書に記載の実施形態は、シラシクロブタン前駆体を使用して誘電体膜を製作する改善された方法を含む。１つ以上の実施形態において、シラシクロブタン前駆体を使用して作製した膜は、高い硬度および低い誘電率を有する。１つ以上の実施形態において、硬度および誘電率（ｋ）は、製作される特定の膜に依存するが、１つ以上の実施形態の膜は、シラシクロブタン前駆体ではない前駆体を使用して製作される膜と比較した場合、同様または改善された硬度を有する。明細書に記載の実施形態に従って製作された誘電体膜は、本質的にアモルファスであり、スタイラスナノインデンテーション測定によって測定されたとき、約２．０Ｇｐａを超える、現在のパターニング膜よりも高い硬度を有する。
いくつかの実施形態では、本明細書に記載の誘電体膜は、一般式（Ｉ）
Figure 2022544232000005
［式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、およびＲ８は、水素（Ｈ）、アルキル、アルコキシ、ビニル、シラン、アミン、またはハロゲン化物から独立して選択される］を有する１つ以上の前駆体を含む前駆体含有ガス混合物を使用する（プラズマおよび／または熱）化学気相堆積プロセスによって形成され得る。
特に明記しない限り、本明細書で単独でまたは別の基の一部として使用される「低級アルキル」、「アルキル」、または「アルク（ａｌｋ）」という用語は、直鎖中に１から２０個の炭素を含有する、直鎖炭化水素および分岐鎖炭化水素の両方、例えば、メチル、エチル、プロピル、イソプロピル、ブチル、ｔ－ブチル、イソブチル、ペンチル、ヘキシル、イソヘキシル、ヘプチル、４，４－ジメチルペンチル、オクチル、２，２，４－トリメチルペンチル、ノニル、デシル、ウンデシル、ドデシル、これらの各種分岐鎖異性体等を含む。そのような基は、最大１から４個の置換基を任意に含んでよい。
本明細書で使用される場合、「アルコキシ」という用語は、酸素原子に連結した上記のアルキル基のいずれかを含む。
本明細書で使用される場合、「ビニル」または「ビニル含有」という用語は、ビニル基（－ＣＨ＝ＣＨ２）を含有する基を指す。
本明細書で使用される場合、「アミン」という用語は、少なくとも１つの塩基性窒素原子を含有する任意の有機化合物、例えば、ＮＲ’２［式中、Ｒ’は、水素（Ｈ）またはアルキルから独立して選択される］を指す。
本明細書で使用される場合、「シラン」という用語は、化合物ＳｉＲ’３［式中、Ｒ’は、水素（Ｈ）またはアルキルから独立して選択される］を指す。
本明細書で使用される場合、「ハロゲン化物」という用語は、フッ化物、塩化物、臭化物、ヨウ化物、またはアスタチド化合物を生成するために、一方の部分がハロゲン原子であり、他方の部分がハロゲンよりも電気陰性度の低い元素またはラジカルである、二成分相を指す。ハロゲン化物イオンは、負電荷を持つハロゲン原子である。当業者に知られているように、ハロゲン化物アニオンには、フッ化物（Ｆ－）、塩化物（Ｃｌ－）、臭化物（Ｂｒ－）、ヨウ化物（Ｉ－）、およびアスタチン化物（Ａｔ－）が含まれる。
１つ以上の特定の実施形態では、前駆体は、ジエトキシジメチルシラシクロブタン（ＥＭＳＣＢ）またはテトラメチルシラシクロブタン（ＴＭＳＣＢ）のうちの１つ以上を含む。
堆積プロセスは、約２２５℃、約２５０℃、約２７５℃、約３００℃、約３２５℃、約３５０℃、約３７５℃、約４００℃、約４２５℃、約４５０℃、約４７５℃、および約５００℃を含む、約２００℃から約５００℃の範囲の温度にて実施されてよい。
堆積プロセスは、約０．１ｍＴｏｒｒ、約１ｍＴｏｒｒ、約１０ｍＴｏｒｒ、約１００ｍＴｏｒｒ、約５００ｍＴｏｒｒ、約１Ｔｏｒｒ、２Ｔｏｒｒ、約３Ｔｏｒｒ、約４Ｔｏｒｒ、約５Ｔｏｒｒ、約６Ｔｏｒｒ、約７Ｔｏｒｒ、約８Ｔｏｒｒ、約９Ｔｏｒｒ、および約１０Ｔｏｒｒの圧力を含む、０．１ｍＴｏｒｒから１０Ｔｏｒｒの範囲の圧力におけるプロセス量で実施されてよい。
前駆体含有ガス混合物は、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、窒素（Ｎ２）、または水素（Ｈ２）から選択される１つ以上の希釈ガスをさらに含み得る。いくつかの実施形態の希釈ガスは、反応物および基板材料に対して不活性ガスである化合物を含む。
前駆体含有ガス混合物は、膜品質を改善するために、Ｃｌ２、ＣＦ４、またはＮＦ３などのエッチャントガスをさらに含み得る。
プラズマ（例えば、容量結合プラズマ）は、上部および底部電極または側面電極のいずれかから形成され得る。電極は、単一給電電極、二重給電電極、または誘電体の薄膜を堆積させるために、本明細書に記載されている反応ガスのいずれかまたはすべてを用いて、ＣＶＤ系において代替的または同時に使用されている、複数の周波数、例えば、限定されないが、３５０ＫＨｚ、２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ、１００ＭＨｚを有する複数の電極から形成されてよい。いくつかの実施形態では、プラズマは、容量結合プラズマ（ＣＣＰ）である。いくつかの実施形態では、プラズマは、誘導結合プラズマ（ＩＣＰ）である。いくつかの実施形態では、プラズマはマイクロ波プラズマである。
いくつかの実施形態では、低誘電率誘電体膜は、基板ペデスタルが約３００℃に維持され、圧力が約５Ｔｏｒｒに維持され、静電チャックに約２００ワットのバイアスをかけることによってプラズマがウエハレベル（すなわち、直接プラズマ）で生成されて、チャンバ内に堆積される。いくつかの実施形態では、２ＭＨｚで約１０００ワットの追加のＲＦ電力も静電チャックに送られ、ウエハレベルでデュアルバイアスプラズマを生成する。
一般に、以下の例示的な堆積プロセスパラメータを使用して、堆積されたままの低誘電率誘電体膜を形成することができる。ウエハ温度は、約２００℃から約５００℃の範囲であってよい。チャンバ圧力は、約０．１ｍＴｏｒｒから約１０Ｔｏｒｒの範囲のチャンバ圧力の範囲であってよい。前駆体含有ガス混合物の流量は、約１０ｓｃｃｍから約１，０００ｓｃｃｍの範囲であってよい。希釈ガスの流量は、個別に約５０ｓｃｃｍから約５０，０００ｓｃｃｍの範囲であってよい。
低誘電率誘電体膜は、約３００Åから約１０，０００Åの範囲、約２０００Åから約３０００Åの範囲、または約５Åから約２００Åの範囲を含む、約５Åから約６０，０００Åの範囲の厚さに堆積され得る。
堆積されたままの低誘電率誘電体膜は、約２．８、約２．８５、約２．９、約２．９５、約３、約３．０５、または約３．１を含む、約２．８から約３．１の範囲の誘電率もしくは消衰係数またはｋ値を有し得る。
１つ以上の実施形態の方法は、従来の前駆体を使用して調製された膜と比べて改善された特性を有する、高硬度を有する低誘電率誘電体膜の製作を有利に可能にする。１つ以上の実施形態において、堆積されたままの低誘電率誘電体膜は、スタイラスナノインデンテーション測定によって測定されたとき、約２を超える硬度、または約２から約８ＧＰａの範囲の硬度を有する。
１つ以上の実施形態において、低誘電率誘電体膜の密度は、１．８ｇ／ｃｃ超であり、１．９ｇ／ｃｃ超を含み、２．０ｇ／ｃｃ超を含む。１つ以上の実施形態において、低誘電率誘電体膜の密度は、約２．１ｇ／ｃｃである。１つ以上の実施形態において、低誘電率誘電体膜の密度は、約１．８ｇ／ｃｃ超から約２．２ｇ／ｃｃの範囲にある。１つ以上の実施形態において、低誘電率誘電体膜の密度は、約２．２ｇ／ｃｃ超である。
１つ以上の実施形態の方法の別の利点は、より低い温度プロセスを使用して、所望の硬度を有する低誘電率誘電体膜を作製できることである。通常、堆積中のより高い基板温度は、より硬い膜の形成を促進するために使用されるプロセスパラメータである。前駆体と１つ以上の実施形態の方法が一緒に使用される場合、驚くべきことに、基板温度は、堆積中に、例えば約２００℃まで低下することがあるが、それでも、所望の硬度の膜、すなわち、スタイラスナノインデンテーション測定で測定されたとき、約２から約８ＧＰａの硬度を有する低誘電率誘電体膜を作製することができる。したがって、１つ以上の実施形態の方法により、約３の誘電率を有する比較的高い硬度の膜を作製することができる。
図１は、本開示の一実施形態による、基板上の誘電体膜を形成するための方法１００の流れ図を示す。操作１０では、基板が基板ボリューム内に配置される。操作２０では、チャッキング電圧が基板に印加される。操作３０では、プラズマが基板レベルで生成される。操作４０では、前駆体含有ガスがプロセス量に供給される。操作５０では、低誘電率誘電体膜が基板上に堆積する。形成された誘電体膜は、例えば膜積層体中の絶縁層として利用することができる。
図２Ａおよび図２Ｂは、方法１００に従って、基板上に配置された膜積層体上に低誘電率誘電体膜を形成するための順序を示す模式的断面図である。方法１００は、三次元半導体デバイス用の膜積層体内の構造を製造するために利用される膜積層体上に形成され得る低誘電率誘電体層に関して以下に説明されるが、方法１００はまた、他のデバイスの製造用途に役立つようにも使用され得る。さらに、図１に示された操作は、同時におよび／または図１に示された順序とは異なる順序で、実行され得ることも理解されるべきである。
方法１００は、操作１０において、図２Ａに示された基板２００などの基板をプロセスチャンバ内に配置することによって開始する。基板２００は、静電チャック上に配置されてよい。基板２００は、必要に応じてシリコン系材料または任意の適切な絶縁材料もしくは導電性材料であってよく、膜積層体２０４内に構造２０２を形成するために利用され得る基板２００上に配置された膜積層体２０４を有する。
図２Ａに示された例示的な実施形態に示されるように、基板２００は、実質的に平面の表面、平らでない表面、または構造が上に形成された実質的に平面の表面を有し得る。膜積層体２０４は、基板２００上に形成される。一実施形態では、膜積層体２０４を利用して、フロントエンドまたはバックエンドプロセスにおいて、ゲート構造、接点構造、または相互接続構造を形成することができる。方法１００は、膜積層体２０４上で実行されて、ＮＡＮＤ構造などのメモリ構造で使用される階段状構造をその中に形成することができる。一実施形態では、基板２００は、結晶シリコン（例えば、Ｓｉ（１００）またはＳｉ（１１１））、酸化ケイ素、ストレインドシリコン、シリコンゲルマニウム、ドープまたはアンドープポリシリコン、ドープまたはアンドープシリコン基板、およびパターニングまたは非パターニング基板の絶縁体上シリコン（ＳＯＩ）、炭素ドープ酸化ケイ素、窒化ケイ素、ドープシリコン、ゲルマニウム、ガリウム砒素、ガラス、サファイアなどの材料であってよい。基板２００は、２００ｍｍ、３００ｍｍ、および４５０ｍｍなどの様々な寸法、または他の直径の基板、ならびに長方形または正方形のパネルを有し得る。特に断りのない限り、本明細書に記載の実施形態および実施例は、直径２００ｍｍ、直径３００ｍｍ、または直径４５０ｍｍの基板を有する基板上で実施される。ＳＯＩ構造が基板２００に利用される実施形態では、基板２００は、シリコン結晶基板上に配置された埋め込み誘電体層を含み得る。本明細書に示された実施形態では、基板２００は、結晶シリコン基板であってよい。
一実施形態では、基板２００上に配置された膜積層体２０４は、いくつかの垂直に積み重ねられた層を有し得る。膜積層体２０４は、膜積層体２０４内に繰り返し形成された第１の層（２０８《ａ１》、２０８《ａ２》、２０８《ａ３》、・・・、２０８《ａｎ》として示される）と第２の層（２０８《ｂ１》、２０８《ｂ２》、２０８《ｂ３》、・・・、２０８《ｂｎ》として示される）とを包含する対を含んでよい。対は、第１の層（２０８《ａ１》、２０８《ａ２》、２０８《ａ３》、・・・、２０８《ａｎ》として示される）と第２の層（２０８《ｂ１》、２０８《ｂ２》、２０８《ｂ３》、・・・、２０８《ｂｎ》として示される）との対が既定数に達するまで交互に繰り返し形成された第１の層と第２の層とを包含する。
膜積層体２０４は、三次元メモリチップなどの半導体チップの一部であり得る。第１層（２０８《ａ１》、２０８《ａ２》、２０８《ａ３》、・・・、２０８《ａｎ》として示される）と第２の層（２０８《ｂ１》、２０８《ｂ２》、２０８《ｂ３》、・・・、２０８《ｂｎ》として示される）との３つの繰り返し層が図２Ａおよび図２Ｂに示されているが、第１の層と第２の層との任意の所望の数の繰り返し対が、必要に応じて利用され得ることに留意されたい。
一実施形態では、膜積層体２０４を利用して、三次元メモリチップ用の複数のゲート構造を形成することができる。
膜積層体２０４に形成された第１の層２０８《ａ１》、２０８《ａ２》、２０８《ａ３》、・・・、２０８《ａｎ》は、１つ以上の実施形態による第１の誘電体層であってよく、第２の層２０８《ｂ１》、２０８《ｂ２》、２０８《ｂ３》、・・・、２０８《ｂｎ》は、１つ以上の実施形態による第２の誘電体層であってよい。１つ以上の実施形態による適切な誘電体膜を利用して、限定されないが、特に、シリコン、窒化ケイ素、炭化ケイ素、酸化ケイ素、酸炭化ケイ素、酸炭窒化ケイ素、酸窒化ケイ素、窒化チタン、または酸化物と窒化物の複合体、窒化物層を挟み込む少なくとも１つ以上の酸化物層、およびこれらの組み合わせのうちの１つ以上を含む、第１の層２０８《ａ１》、２０８《ａ２》、２０８《ａ３》、・・・、２０８《ａｎ》および／または第２の層２０８《ｂ１》、２０８《ｂ２》、２０８《ｂ３》、・・・、２０８《ｂｎ》を形成することができる。
いくつかの実施形態では、第１の層は、４より大きい誘電率を有する高誘電率材料であってよい。高誘電率材料の好適な例には、限定されないが、特に、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウムシリコン（ＨｆＳｉＯ２）、酸化ハフニウムアルミニウム（ＨｆＡｌＯ）、酸化ジルコニウムシリコン（ＺｒＳｉＯ２）、二酸化タンタル（ＴａＯ２）、酸化アルミニウム、アルミニウムドープ二酸化ハフニウム、ビスマスストロンチウムチタン（ＢＳＴ）、および白金ジルコニウムチタン（ＰＺＴ）が含まれる。
１つの特異な例では、第１の層２０８《ａ１》、２０８《ａ２》、２０８《ａ３》、・・・、２０８《ａｎ》は酸化ケイ素層であり、第２の層２０８《ｂ１》、２０８《ｂ２》、２０８《ｂ３》、・・・、２０８《ｂｎ》は、第１の層２０８《ａ１》、２０８《ａ２》、２０８《ａ３》、・・・、２０８《ａｎ》上に配置された窒化ケイ素層またはポリシリコン層である。一実施形態では、第１の層２０８《ａ１》、２０８《ａ２》、２０８《ａ３》、・・・、２０８《ａｎ》の厚さは、約５０Åから約１０００Åの間、例えば、約５００Åに制御することができ、各第２の層２０８《ｂ１》、２０８《ｂ２》、２０８《ｂ３》、・・・、２０８《ｂｎ》の厚さは、約５０Åから約１０００Åの間、例えば約５００Åに制御することができる。膜積層体２０４は、約１００Åから約２０００Åの間の総厚さを有し得る。一実施形態では、膜積層体２０４の総厚さは、約３ミクロンから約１０ミクロンであり、技術が進歩するにつれて変化するであろう。
１つ以上の実施形態の低誘電率誘電体膜は、基板２００上に存在する膜積層体２０４の有無にかかわらず、基板２００の任意の表面または任意の部分上に形成され得る。
操作２０では、１つ以上の実施形態において、チャッキング電圧が静電チャックに印加されて、基板２００を静電チャックにクランプする。操作２０中に、いくつかのプロセスパラメータが調整され得る。３００ｍｍ基板を処理するのに適した一実施形態では、処理空間内のプロセス圧力は、約２ｍＴｏｒｒから約５０ｍＴｏｒｒ、または約５ｍＴｏｒｒから約２０ｍＴｏｒｒを含む、約０．１ｍＴｏｒｒから約１０Ｔｏｒｒに維持され得る。３００ｍｍ基板を処理するのに適した一実施形態では、処理温度および／または基板温度は、約２００℃から約５００℃に維持され得る。
一実施形態では、定電圧が基板２００に印加される。いくつかの実施形態では、基板の温度を制御するために電圧を印加しながら、裏側ガスが基板２００に適用されてよい。裏側ガスには、限定されないが、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）等が含まれてよい。
操作３０では、プラズマが基板レベルで生成される。１つ以上の実施形態において、操作３０で、第１のＲＦバイアスを静電チャックに印加することによって、プラズマが基板レベルで生成される。基板レベルで生成されたプラズマは、基板と静電チャックとの間のプラズマ領域で生成され得る。第１のＲＦバイアスは、限定されないが、３５０ＫＨｚ、２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ、または１００ＭＨｚを含む、約３５０ＫＨｚから約１００ＭＨｚの範囲の周波数において、約１０ワットから、および約３０００ワットであり得る。１つ以上の実施形態において、第１のＲＦバイアスは、約１３．５６ＭＨｚの周波数で約２５００ワットから約３０００ワットの間の電力で提供される。１つ以上の実施形態において、バイアス電力は、約１０ワットから約３０００ワットの間である。１つ以上の実施形態において、バイアス電力は、約２０００ワットから約３０００ワットの間である。１つ以上の実施形態において、バイアス電力は、約２５００ワットから約３０００ワットの間である。
操作４０中に、前駆体含有ガス混合物が処理空間内に流し込まれて、操作５０において膜積層体上に低誘電率誘電体膜が形成される。前駆体含有ガス混合物は、ガス分配アセンブリを介して処理空間内に流し込まれ得る。前駆体含有ガス混合物は、１つ以上の前駆体１つ以上の前駆体を含んでよく、前駆体は、一般式（Ｉ）：
Figure 2022544232000006
［式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、およびＲ８は、水素（Ｈ）、アルキル、アルコキシ、ビニル、シラン、アミン、またはハロゲン化物から独立して選択される］を有する。
前駆体含有ガス混合物は、不活性ガス、希釈ガス、窒素含有ガス、エッチャントガス、またはこれらの組み合わせをさらに含んでよい。前駆体は、液体または気体であってよい。１つ以上の実施形態において、前駆体は、材料の計量、制御、およびチャンバへの送出しに必要なハードウェアを単純化するために、室温では蒸気である。いくつかの実施形態では、操作２０中に供給される電圧は、操作４０中に維持される。いくつかの実施形態では、操作２０中に確立されたプロセス条件および操作３０中に形成されたプラズマは、操作４０中に維持される。
いくつかの実施形態では、前駆体含有ガス混合物は、１つ以上の希釈ガスをさらに含む。好適な希釈ガス、例えば、特に、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、水素（Ｈ２）、窒素（Ｎ２）、アンモニア（ＮＨ３）、またはこれらの組み合わせが、必要に応じて、ガス混合物に添加されてよい。アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、および窒素（Ｎ２）は、誘電体膜の密度および堆積速度を制御するために使用される。場合によっては、以下で説明するように、Ｎ２および／またはＮＨ３の添加を使用して、低誘電率誘電体膜の水素比を制御することができる。あるいは、堆積中に希釈ガスが使用されないこともある。
いくつかの実施形態では、前駆体含有ガス混合物は、１つ以上の窒素含有ガスをさらに含む。好適な窒素含有化合物には、例えば、ピリジン、脂肪族アミン、アミン、ニトリル、アンモニアおよび同様の化合物が含まれる。
いくつかの実施形態では、前駆体含有ガス混合物は、不活性ガスをさらに含む。いくつかの実施形態において、アルゴン（Ａｒ）および／またはヘリウム（Ｈｅ）などの不活性ガスは、前駆体含有ガス混合物と共に処理空間内に供給されてよい。窒素（Ｎ２）および一酸化窒素（ＮＯ）などの他の不活性ガスも、誘電体膜の密度および堆積速度を制御するために使用されてよい。さらに、様々な他の処理ガスを前駆体含有ガス混合物に添加して、低誘電率誘電体膜材料の特性を変更することができる。１つ以上の実施形態において、他の処理ガスは、水素（Ｈ２）、アンモニア（ＮＨ３）、水素（Ｈ２）と窒素（Ｎ２）の混合物、またはこれらの組み合わせなどの反応性ガスであってよい。Ｈ２および／またはＮＨ３の添加は、堆積された低誘電率誘電体膜の水素比を制御するために使用されてよい。誘電体膜中に存在する水素比は、反射率などの層の特性を制御する。
いくつかの実施形態では、前駆体含有ガス混合物は、エッチャントガスをさらに含む。好適なエッチャントガスには、塩素（Ｃｌ２）、四フッ化炭素（ＣＦ４）、三フッ化窒素（ＮＦ３）、またはそれらの組み合わせが含まれる。
いくつかの実施形態では、操作４０中に低誘電率誘電体膜２１２が基板上に形成された後、低誘電率誘電体膜２１２が水素ラジカルに曝露される。いくつかの実施形態では、低誘電率誘電体膜２１２は、操作４０の堆積プロセス中に水素ラジカルに曝露される。いくつかの実施形態では、水素ラジカルは、ＲＰＳにおいて形成され、処理領域に送られる。
操作５０では、低誘電率誘電体膜２１２が基板上に形成された後、基板がデチャックされる。操作５０中、チャッキング電圧はオフにされる。反応性ガスはオフにされ、任意に処理チャンバからパージされる。１つ以上の実施形態において、操作５０中に、ＲＦ電力は減少する（例えば、約２００Ｗ）。次いで、残りのガスが処理チャンバからパージされる。処理チャンバはポンプダウンされ、基板はチャンバから移される。
基板上に低誘電率誘電体膜２１２が形成された後、低誘電率誘電体膜２１２は、三次元構造を形成するためのパターニングマスクとしてエッチングプロセスにおいて利用され得る。低誘電率誘電性膜２１２は、標準的なフォトレジストパターニング技術を使用してパターニングされ得る。パターニングされたフォトレジスト（図示せず）は、低誘電率誘電体膜２１２上に形成され得る。低誘電率誘電体膜２１２は、パターニングされたフォトレジスト層に対応するパターンでエッチングされて得、続いてパターンが基板２００にエッチングされ得る。低誘電率誘電体膜２１２のエッチングされた部分に材料を堆積させることができる。低誘電率誘電体膜２１２は、過酸化水素および硫酸を含む溶液を使用して除去され得る。低誘電率誘電体膜２１２はまた、酸素と、限定されないが、塩素（Ｃｌ）、フッ素（Ｆ）、ヨウ素（Ｉ）、臭素（Ｂｒ）、およびアスタチン（Ａｔ）を含むハロゲンと、を含有するエッチング化学薬品を使用しても除去され得る。低誘電率誘電体膜２１２は、化学機械研磨（ＣＰＭ）プロセスによって除去され得る。
プロセスは、一般に、プロセッサによって実行されたとき、プロセスチャンバに本開示のプロセスを実行させるソフトウェアルーチンとしてメモリに格納され得る。ソフトウェアルーチンはまた、プロセッサによって制御されているハードウェアから離れて設置されている第２のプロセッサ（図示せず）によって格納および／または実行され得る。本開示の方法の一部または全部は、ハードウェアにおいても実行され得る。したがって、プロセスは、ソフトウェアに実装され、コンピュータシステムを使用して実行され得、例えば、特定用途向け集積回路または他のタイプのハードウェア実装としてのハードウェアにおいて、またはソフトウェアとハードウェアの組み合わせとして、実行され得る。ソフトウェアルーチンは、プロセッサによって実行されたとき、汎用コンピュータを、プロセスが実行されるようにチャンバの動作を制御する特定用途向けコンピュータ（コントローラ）に変える。
次に、以下の実施例を参照しながら本開示を説明する。本開示のいくつかの例示的実施形態を説明する前に、本開示は、以下の説明に示される構築物またはプロセスステップの詳細に限定されないことを理解すべきである。本開示は、他の実施形態が可能であり、様々な方法で実施または実行され得る。
実施例１
ジエトキシメチルシラン（ＤＥＭＳ）、ジエトキシジメチルシラシクロブタン（ＥＭＳＣＢ）、およびテトラメチルシラシクロブタン（ＴＭＳＣＢ）の堆積膜を比較した。オルガノシラン前駆体を、同様のプロセス形態で試験した。表１に、それぞれの前駆体の結果を示す。妥当な堆積速度および均一性により膜を作製することができるプロセスウィンドウのほぼ中央になるように、条件を調整した。膜を、以下のプロセス変数：ステージ位置、プラズマ出力、Ｏ２流量、キャリア流量、前駆体流れ、チャンバ圧、およびステージ温度の関数として堆積させた。
シラシクロブタン前駆体を使用して堆積させた膜は、線形前駆体と比較して、より高い濃度のＳｉ－ＣＨ２－Ｓｉ結合を示す。
Figure 2022544232000007
いくつかのＩＲモードを、誘電率（ｋ）および硬度（Ｈ）に対して回帰させた。低いＳｉＣＨＸＳｉＯ比は、より高いｋとより高い硬度の両方と相関していた。類似したｋ値の場合、シラシクロブタン前駆体を使用すると、かなり高い硬度を有する膜が作製された。
本明細書で論じられる材料および方法を説明する文脈における（特に以下の特許請求の範囲の文脈における）「ａ」および「ａｎ」ならびに「ｔｈｅ」という用語ならびに同様の指示対象の使用は、本明細書に別段の記載がない限り、または文脈によって明らかに矛盾しない限り、単数形と複数形の両方を包括すると解釈されるべきである。本明細書における値の範囲の列挙は、本明細書に別段の記載がない限り、単に、範囲内に入る各個別の値を個々に指す略記法として用いられており、各個別の値は、本明細書に個々に列挙されたかのように本明細書に組み込まれる。本明細書に記載されているすべての方法は、本明細書に別段の指示がない限り、または文脈によって明らかに矛盾しない限り、任意の好適な順序で実施することができる。本明細書において提供されるいずれかおよびすべての例、または例示的な文言（例えば、「など」）の使用は、単に材料および方法をより適切に明示することを意図しており、特許請求の範囲に別段の記載がない限り、範囲に制限を課さない。本明細書のいかなる文言も、開示された材料および方法の実施に不可欠であるとして特許請求の範囲に記載されていない要素を示すと解釈されるべきではない。
本明細書全体を通じて「一実施形態」、「特定の実施形態」、「１つ以上の実施形態」または「実施形態」への言及は、実施形態に関連して記載された特定の特徴、構造、材料、または特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通じた様々な箇所での「１つ以上の実施形態において」、「特定の実施形態において」、「一実施形態において」または「実施形態において」などの句の出現は、必ずしも本開示の同じ実施形態を指すとは限らない。さらに、特定の特徴、構造、材料、または特性は、１つ以上の実施形態において任意の適切な方法で組み合わせることができる。
特定の実施形態を参照しながら本明細書の開示を説明してきたが、これらの実施形態は、本開示の原理および用途の単なる例示であると理解されるべきである。当業者には、本開示の精神および範囲から逸脱することなく、本開示の方法および装置に対して様々な改変および変形を加えることができることが明らかであろう。したがって、本開示は、添付された特許請求の範囲およびその均等物の範囲内にある改変および変形を含むことが意図されている。

Claims (20)

  1. 基板を処理する方法であって、
    基板を有する処理チャンバの処理空間内に前駆体含有ガス混合物を流し込むことであって、前記前駆体は、一般式（Ｉ）
    Figure 2022544232000008
    ［式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、およびＲ８は、水素（Ｈ）、アルキル、アルコキシ、ビニル、シラン、アミン、またはハロゲン化物から独立して選択される］を有する、前駆体含有ガス混合物を流し込むことと、
    前記基板を、約０．１ｍＴｏｒｒおよび約１０Ｔｏｒｒの範囲の圧力ならびに約２００℃から約５００℃の範囲の温度に維持することと、
    基板レベルでプラズマを生成して、前記基板上に誘電体膜を堆積させることと、
    を含む方法。
  2. 前記誘電体膜が、約２．８から約３．１の範囲のｋ値を有する、請求項１に記載の方法。
  3. 前記誘電体膜が、約２から約８の範囲の硬度を有する、請求項１に記載の方法。
  4. 前記前駆体含有ガス混合物が、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、クリプトン（Ｋｒ）、窒素（Ｎ２）、または水素（Ｈ２）から選択される１つ以上の希釈ガスを含む、請求項１に記載の方法。
  5. 前記誘電体膜が、シリコン、窒化ケイ素、炭化ケイ素、酸化ケイ素、酸炭化ケイ素、酸炭窒化ケイ素、酸窒化ケイ素、窒化チタン、または酸化物と窒化物の複合体のうちの１つ以上を含む、請求項１に記載の方法。
  6. 前記前駆体が、ジエトキシジメチルシラシクロブタン（ＥＭＳＣＢ）およびテトラメチルシラシクロブタン（ＴＭＳＣＢ）のうちの１つ以上を含む、請求項１に記載の方法。
  7. 前記基板レベルで前記プラズマを生成することが、静電チャックに第１のＲＦバイアスを印加して、前記基板上に前記誘電体膜を堆積させることを含む、請求項１に記載の方法。
  8. 前記静電チャックに第２のＲＦバイアスを印加して、前記基板レベルで前記プラズマを生成することをさらに含み、前記第２のＲＦバイアスは、約１０ワットから約３０００ワットの範囲の電力および約３５０ＫＨｚから約１００ＭＨｚの範囲の周波数にて提供される、請求項７に記載の方法。
  9. 前記第１のＲＦバイアスが、約１０ワットから約３０００ワットの範囲の電力および約３５０ＫＨｚから約１００ＭＨｚの範囲の周波数で提供される、請求項７に記載の方法。
  10. 前記静電チャック上に配置された前記基板にチャッキング電圧を印加することをさらに含む、請求項７に記載の方法。
  11. 膜を堆積させる方法であって、
    基板を一般式Ｉ
    Figure 2022544232000009
    ［式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、およびＲ８は、水素（Ｈ）、アルキル、アルコキシ、ビニル、シラン、アミン、またはハロゲン化物から独立して選択される］の前駆体に曝露して、前記基板上に誘電体膜を堆積させることを含む方法。
  12. 基板レベルでプラズマを生成して、前記基板上に前記誘電体膜を堆積させることをさらに含む、請求項１１に記載の方法。
  13. 前記基板レベルで前記プラズマを生成することが、静電チャックに第１のＲＦバイアスを印加して、前記基板上に前記誘電体膜を堆積させることを含み、前記第１のＲＦバイアスは、約１０ワットから約３０００ワットの範囲の電力および約３５０ＫＨｚから約１００ＭＨｚの範囲の周波数にて提供される、請求項１２に記載の方法。
  14. 前記静電チャックに第２のＲＦバイアスを印加して、前記基板レベルで前記プラズマを生成すことをさらに含み、前記第２のＲＦバイアスは、約１０ワットから約３０００ワットの範囲の電力および約３５０ＫＨｚから約１００ＭＨｚの範囲の周波数にて提供される、請求項１３に記載の方法。
  15. 前記誘電体膜が、約２．８から約３．１の範囲のｋ値を有する、請求項１１に記載の方法。
  16. 前記誘電体膜が、約２から約８の範囲の硬度を有する、請求項１１に記載の方法。
  17. ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、クリプトン（Ｋｒ）、窒素（Ｎ２）、または水素（Ｈ２）から選択される１つ以上の希釈ガスに前記基板を曝露することをさらに含む、請求項１１に記載の方法。
  18. 前記誘電体膜が、シリコン、窒化ケイ素、炭化ケイ素、酸化ケイ素、酸炭化ケイ素、酸炭窒化ケイ素、酸窒化ケイ素、窒化チタン、または酸化物と窒化物の複合体のうちの１つ以上を含む、請求項１１に記載の方法。
  19. 前記前駆体が、ジエトキシジメチルシラシクロブタン（ＥＭＳＣＢ）およびテトラメチルシラシクロブタン（ＴＭＳＣＢ）のうちの１つ以上を含む、請求項１１に記載の方法。
  20. 命令を含んでいる非一時的なコンピュータ可読媒体であって、前記命令は、処理チャンバのコントローラによって実行されるとき、前記処理チャンバに、以下の操作：
    基板を有する処理チャンバの処理空間内に前駆体含有ガス混合物を流し込むことであって、前記前駆体は、一般式（Ｉ）
    Figure 2022544232000010
    ［式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、およびＲ８は、水素（Ｈ）、アルキル、アルコキシ、ビニル、シラン、アミン、またはハロゲン化物から独立して選択される］を有する、前駆体含有ガス混合物を流し込むことと、
    前記基板を、約０．１ｍＴｏｒｒおよび約１０Ｔｏｒｒの範囲の圧力ならびに約２００℃から約５００℃の範囲の温度に維持することと、
    基板レベルでプラズマを生成して、前記基板上に誘電体膜を堆積させることと
    を実行させる、非一時的なコンピュータ可読媒体。
JP2022508499A 2019-08-12 2020-08-11 低誘電率誘電体膜 Pending JP2022544232A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962885666P 2019-08-12 2019-08-12
US62/885,666 2019-08-12
US16/989,156 US11393678B2 (en) 2019-08-12 2020-08-10 Low-k dielectric films
US16/989,156 2020-08-10
PCT/US2020/045698 WO2021030309A1 (en) 2019-08-12 2020-08-11 Low-k dielectric films

Publications (1)

Publication Number Publication Date
JP2022544232A true JP2022544232A (ja) 2022-10-17

Family

ID=74566767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022508499A Pending JP2022544232A (ja) 2019-08-12 2020-08-11 低誘電率誘電体膜

Country Status (5)

Country Link
US (1) US11393678B2 (ja)
JP (1) JP2022544232A (ja)
KR (1) KR20220044216A (ja)
TW (1) TW202111147A (ja)
WO (1) WO2021030309A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220406595A1 (en) * 2021-06-22 2022-12-22 Applied Materials, Inc. Novel oxidants and strained-ring precursors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216541A (ja) * 2005-01-21 2006-08-17 Internatl Business Mach Corp <Ibm> 誘電体材料、相互接続構造、電子構造、電子センシング構造および該製作方法（改良された靭性および改良されたＳｉ−Ｃ結合を有するＳｉＣＯＨ誘電体材料、該誘電体材料を含む半導体デバイスおよび該誘電体材料の製作方法）
JP2006519496A (ja) * 2003-02-26 2006-08-24 ダウ・コーニング・コーポレイション 水素化シリコンオキシカーバイド膜の生成方法。
JP2008511987A (ja) * 2004-09-01 2008-04-17 東京エレクトロン株式会社 ソフトデチャックシーケンス
JP2010225941A (ja) * 2009-03-24 2010-10-07 Tokyo Electron Ltd 載置台構造及び処理装置
JP2011139033A (ja) * 2009-12-04 2011-07-14 Novellus Systems Inc ハードマスク材料
US20180122632A1 (en) * 2016-11-02 2018-05-03 Versum Materials Us, Llc Use of silyl bridged alkyl compounds for dense osg films

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892648B2 (en) 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
US7109098B1 (en) * 2005-05-17 2006-09-19 Applied Materials, Inc. Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7700484B2 (en) * 2005-09-30 2010-04-20 Tokyo Electron Limited Method and apparatus for a metallic dry-filling process
JP5709505B2 (ja) * 2010-12-15 2015-04-30 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法、および記憶媒体
US20140302690A1 (en) 2013-04-04 2014-10-09 Applied Materials, Inc. Chemical linkers to impart improved mechanical strength to flowable films
JP7025534B2 (ja) 2017-09-14 2022-02-24 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー シリコン含有膜堆積用の組成物及び方法
US10510852B2 (en) 2017-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k feature formation processes and structures formed thereby

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006519496A (ja) * 2003-02-26 2006-08-24 ダウ・コーニング・コーポレイション 水素化シリコンオキシカーバイド膜の生成方法。
JP2008511987A (ja) * 2004-09-01 2008-04-17 東京エレクトロン株式会社 ソフトデチャックシーケンス
JP2006216541A (ja) * 2005-01-21 2006-08-17 Internatl Business Mach Corp <Ibm> 誘電体材料、相互接続構造、電子構造、電子センシング構造および該製作方法（改良された靭性および改良されたＳｉ−Ｃ結合を有するＳｉＣＯＨ誘電体材料、該誘電体材料を含む半導体デバイスおよび該誘電体材料の製作方法）
JP2010225941A (ja) * 2009-03-24 2010-10-07 Tokyo Electron Ltd 載置台構造及び処理装置
JP2011139033A (ja) * 2009-12-04 2011-07-14 Novellus Systems Inc ハードマスク材料
US20180122632A1 (en) * 2016-11-02 2018-05-03 Versum Materials Us, Llc Use of silyl bridged alkyl compounds for dense osg films

Also Published As

Publication number Publication date
US11393678B2 (en) 2022-07-19
KR20220044216A (ko) 2022-04-06
US20210050212A1 (en) 2021-02-18
WO2021030309A1 (en) 2021-02-18
TW202111147A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
US9831082B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium
KR102546225B1 (ko) SiN 박막의 형성 방법
US10186420B2 (en) Formation of silicon-containing thin films
TWI789733B (zh) 在反應空間中在基板上形成氮化矽薄膜的方法
US9673043B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and recording medium
KR101670182B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6457101B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2013515355A (ja) 流動性ｃｖｄ処理から形成された誘電体材料上で実行される湿式酸化処理
US9343290B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11430655B2 (en) Low temperature high-quality dielectric films
JP7433437B2 (ja) 炭素含有量が調整可能な炭窒化ケイ素間隙充填
US11393678B2 (en) Low-k dielectric films
TWI766014B (zh) 在溝槽的側壁或平坦表面上選擇性地形成氮化矽膜之方法
US20180350596A1 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
KR20210011436A (ko) 펄스형 플라즈마 증착 에칭 스텝 커버리지 개선
JP2024063001A (ja) 炭素含有量が調整可能な炭窒化ケイ素間隙充填
WO2023201271A1 (en) Boron-containing precursors for the ald deposition of boron nitride films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240111

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240122

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240308