KR20220044216A - 로우-k 유전체 막들 - Google Patents

로우-k 유전체 막들 Download PDF

Info

Publication number
KR20220044216A
KR20220044216A KR1020227008068A KR20227008068A KR20220044216A KR 20220044216 A KR20220044216 A KR 20220044216A KR 1020227008068 A KR1020227008068 A KR 1020227008068A KR 20227008068 A KR20227008068 A KR 20227008068A KR 20220044216 A KR20220044216 A KR 20220044216A
Authority
KR
South Korea
Prior art keywords
substrate
film
deposit
processing
dielectric film
Prior art date
Application number
KR1020227008068A
Other languages
English (en)
Inventor
윌리엄 제이. 듀란드
마크 샐리
락말 씨. 칼루타라게
강섭 임
샤우낙 무케르지
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220044216A publication Critical patent/KR20220044216A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

고경도의 로우-k 유전체 막들의 증착을 위한 방법들이 설명된다. 더 구체적으로, 기판을 프로세싱하는 방법이 제공된다. 방법은 기판을 갖는 프로세싱 챔버의 프로세싱 볼륨 내로 전구체-함유 가스 혼합물을 유동시키는 단계 ― 전구체는 일반식(I)
Figure pct00010
을 갖고, 여기서, R1, R2, R3, R4, R5, R6, R7, 및 R8은 수소(H), 알킬, 알콕시, 비닐, 실란, 아민, 또는 할로겐화물로부터 독립적으로 선택됨 ―; 기판을 약 0.1 mTorr 내지 약 10 Torr 범위의 압력 및 약 200℃ 내지 약 500℃ 범위의 온도로 유지하는 단계; 및 기판 상에 유전체 막을 증착하기 위해 기판 레벨에서 플라즈마를 생성하는 단계를 포함한다.

Description

로우-k 유전체 막들
[0001] 본 개시내용의 실시예들은 전자 디바이스 제조 분야에 관한 것으로, 특히, IC(integrated circuit) 제조에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은 로우-k 유전체 막들을 증착하는 방법들을 제공한다.
[0002] 집적 회로들은, 단일 칩 상에 수백만 개의 트랜지스터들, 커패시터들, 및 저항기들을 포함할 수 있는 복잡한 디바이스들로 진화되었다. 칩 설계들의 진화는, 더 빠른 회로망 및 더 높은 회로 밀도를 계속해서 요구한다. 더 높은 회로 밀도들을 갖는 더 빠른 회로들에 대한 요구들은, 대응하는 요구들을 그러한 집적 회로들을 제작하는 데 사용되는 재료들에 부과한다. 특히, 집적 회로 컴포넌트들의 치수들이 감소됨에 따라, 그러한 컴포넌트들로부터 적절한 전기적 성능을 획득하기 위해, 저 저항률 전도성 재료들뿐만 아니라 저 유전 상수 절연 재료들을 사용할 필요가 있다.
[0003] 집적 회로의 치수들이 감소됨에 따라, 전도성 와이어들 사이의 커패시턴스의 영향들을 완화시키기 위한 로우-k 유전체 재료들이 필요하다. 재료 내에 기공(pore)들을 생성함으로써 유전 상수(k)를 감소시키기 위해, 종래의 로우-k 막들은 증착 후에 사후-프로세싱된다. 그러나, 재료 내에 기공들을 생성하는 것은 막들의 경도를 감소시켜, 후속 프로세싱 단계들 동안 통합 문제들을 초래한다. 따라서, 후처리 프로세스를 사용하지 않고 패터닝 및 다른 애플리케이션들을 위해 고경도 로우-k 유전체 막들을 증착할 필요가 있다.
[0004] 집적 회로들을 제조하기 위한 장치들 및 방법들이 설명된다. 하나 이상의 실시예들에서, 기판 상에 막을 형성하는 방법이 설명된다. 일 실시예에서, 기판을 갖는 프로세싱 챔버의 프로세싱 볼륨 내로 전구체-함유 가스 혼합물을 유동시킴으로써 기판 상에 막이 형성된다. 전구체는 일반식(I)
Figure pct00001
이며, 여기서, R1, R2, R3, R4, R5, R6, R7, 및 R8은 수소(H), 알킬, 알콕시, 비닐, 실란, 아민, 또는 할로겐화물로부터 독립적으로 선택된다. 기판은 약 0.1 mTorr 내지 약 10 Torr 범위의 압력으로 그리고 약 200℃ 내지 약 500℃ 범위의 온도로 유지된다. 기판 상에 유전체 막을 증착하기 위해 기판 레벨에서 플라즈마가 생성된다.
[0005] 하나 이상의 실시예들에서, 막을 증착하는 방법은 일반식(I)
Figure pct00002
의 전구체에 기판을 노출시키는 단계를 포함하며,
[0006] 여기서, R1, R2, R3, R4, R5, R6, R7, 및 R8은, 기판 상에 유전체 막을 증착하기 위해, 수소(H), 알킬, 알콕시, 비닐, 실란, 아민, 또는 할로겐화물로부터 독립적으로 선택된다.
[0007] 하나 이상의 실시예들에서, 명령들을 포함하는 비-일시적 컴퓨터 판독가능 매체로서, 명령들은, 프로세싱 챔버의 제어기에 의해 실행될 때, 프로세싱 챔버로 하여금 동작들을 수행하게 하며, 동작들은: 기판을 갖는 프로세싱 챔버의 프로세싱 볼륨 내로 전구체-함유 가스 혼합물을 유동시키는 동작 ― 전구체는 일반식(I)
Figure pct00003
을 갖고, 여기서, R1, R2, R3, R4, R5, R6, R7, 및 R8은 수소(H), 알킬, 알콕시, 비닐, 실란, 아민, 또는 할로겐화물로부터 독립적으로 선택됨 ―; 기판을 약 0.1 mTorr 내지 약 10 Torr 범위의 압력 및 약 200℃ 내지 약 500℃ 범위의 온도로 유지하는 동작; 및 기판 상에 유전체 막을 증착하기 위해 기판 레벨에서 플라즈마를 생성하는 동작이다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들만을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다. 본원에서 설명되는 바와 같은 실시예들은, 유사한 참조번호들이 유사한 엘리먼트들을 표시하는 첨부 도면들의 도해들에서 제한이 아닌 예로서 예시된다.
[0009] 도 1은 하나 이상의 실시예들에 따른, 기판 상에 로우-k 유전체 막을 형성하기 위한 방법의 흐름도를 묘사하고; 그리고
[0010] 도 2a - 도 2b는 하나 이상의 실시예들에 따른, 기판 상에 로우-k 유전체 막을 형성하기 위한 시퀀스의 일 실시예를 묘사한다.
[0011] 본 개시내용의 몇몇 예시적인 실시예들을 설명하기 전에, 본 개시내용이 다음의 설명에서 제시되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않는다는 것이 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하며, 다양한 방식들로 실시되거나 수행될 수 있다.
[0012] 도면들에 도시된 세부사항들, 치수들, 각도들 및 다른 특징들 중 다수는 단지 특정 실시예들을 예시하는 것일 뿐이다. 따라서, 다른 실시예들은 본 개시내용의 사상 또는 범위를 벗어나지 않으면서 다른 세부사항들, 컴포넌트들, 치수들, 각도들 및 특징들을 가질 수 있다. 게다가, 본 개시내용의 추가의 실시예들은 아래에서 설명되는 세부사항들 중 몇몇 세부사항들 없이 실시될 수 있다.
[0013] 본원에서 사용되는 바와 같은 "기판", "기판 표면" 등은, 프로세싱이 수행되는 임의의 기판 또는 기판 상에 형성된 재료 표면을 나타낸다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은 애플리케이션에 따라 실리콘, 실리콘 산화물, 스트레인드(strained) 실리콘, SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어와 같은 재료들, 및 임의의 다른 재료들, 이를테면, 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 재료들을 포함한다(그러나 이에 제한되지 않음). 기판들은 반도체 웨이퍼들을 포함한다(이에 제한되지 않음). 기판들은 기판 표면을 폴리싱, 에칭, 환원, 산화, 수산화(또는 화학적 기능을 부여하기 위해 목표 화학 모이어티(chemical moiety)들을 다른 방식으로 생성 또는 그라프트(graft)), 어닐링 및/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 본 개시내용에서, 기판 표면 자체에 대해 직접 프로세싱하는 것 외에도, 개시되는 막 프로세싱 단계들 중 임의의 막 프로세싱 단계는 또한, 하기에서 보다 상세히 개시되는 바와 같이, 기판 상에 형성된 하부층(underlayer)에 대해 수행될 수 있으며, "기판 표면"이란 용어는 문맥이 표시하는 바와 같이 그러한 하부층을 포함하는 것으로 의도된다. 따라서, 예컨대, 막/층 또는 부분 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다. 주어진 기판 표면이 포함하는 것은 어떤 재료들이 증착될지 뿐만 아니라 사용되는 특정 케미스트리(chemistry)에 따라 좌우될 것이다.
[0014] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "반응성 화합물", "반응성 가스", "반응성 종", "전구체", "프로세스 가스"등의 용어들은, 표면 반응(예컨대, 화학흡착, 산화, 환원)에서 기판 표면 또는 기판 표면 상의 재료와 반응할 수 있는 종을 갖는 물질을 의미하기 위해 상호교환가능하게 사용된다. 예컨대, 제1 "반응성 가스"는 단순히 기판의 표면에 흡착될 수 있으며 제2 반응성 가스와의 추가의 화학 반응에 이용가능할 수 있다.
[0015] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "전구체", "반응물", "반응성 가스" 등과 같은 용어들은, 기판 표면과 반응할 수 있는 임의의 가스상(gaseous) 종을 나타내기 위해 상호교환가능하게 사용된다.
[0016] 하나 이상의 실시예들에서, 환형 유기실란 전구체(cyclic organosilane precursor)들을 사용하여 로우-k 유전체 막들을 형성하기 위한 CVD(chemical vapor deposition) 프로세스가 제공된다. 하나 이상의 실시예들에서, 전구체들은 실라시클로부탄 작용기를 함유한다. 하나 이상의 실시예들에서, 액체 전구체들은 기화되고, 전형적으로 산화 공동-시약(oxidizing co-reagent)(예컨대, O2)과 함께 불활성 캐리어 가스(예컨대, He, N2, Ar 등)를 사용하여, 가열된 CVD 챔버로 유동된다. 하나 이상의 실시예들에서, 가스 혼합물은, 감소된 압력(예컨대, 약 0.1 mTorr 내지 약 10 Torr)에서, 약 100 내지 약 500 W의 전력들로 직접 CCP(capacitively-coupled plasma) 소스를 사용하여 플라즈마로 점화되고, 활성 라디칼과 이온 종이 반응하여 로우-k 유전체 막을 가열된(약 200 내지 약 500℃) 기판 상에 형성한다. 하나 이상의 실시예들에서, 증착 직후의(as-deposited) 막들은, 성장 및 재료 특성들을 평가하기 위해 타원편광 반사측정법(ellipsometry), FT-IR 분광법(spectroscopy), XPS, 및 수은 프로브(mercury probe)에 의해 특성화된다.
[0017] 본원에서 사용되는 바와 같이, "화학 기상 증착"은, 기판 표면이 동시에 또는 실질적으로 동시에 전구체들 및/또는 공동-시약들에 노출되는 프로세스를 나타낸다. 본원에서 사용되는 바와 같이, "실질적으로 동시에"는 공동-유동, 또는 전구체들의 대부분의 노출들에 대해 중첩이 있는 경우를 나타낸다.
[0018] PECVD(plasma enhanced chemical vapor deposition)는, 비용 효율 및 막 특성 다양성으로 인해, 막들을 증착하는 데 널리 사용된다. PECVD 프로세스에서, 캐리어 가스에 동반된(entrained) 액체-상 탄화수소의 증기 또는 가스-상 탄화수소와 같은 탄화수소 소스가 PECVD 챔버 내로 유입된다. 플라즈마-개시 가스, 전형적으로 헬륨이 또한 챔버 내로 유입된다. 그런 다음, 여기된 CH-라디칼들을 생성하기 위해, 챔버에서 플라즈마가 개시된다. 여기된 CH-라디칼들이 챔버에 포지셔닝된 기판의 표면에 화학적으로 결합되어, 기판의 표면 상에 원하는 비정질 탄소 막이 형성된다. PECVD 프로세스를 참조하여 본원에서 설명되는 실시예들은 임의의 적절한 박막 증착 시스템을 사용하여 수행될 수 있다. 본원에서 설명되는 임의의 장치 설명은 예시적인 것이며, 본원에서 설명되는 실시예들의 범위를 제한하는 것으로 해석 또는 이해되지 않아야 한다.
[0019] 반도체 산업의 많은 애플리케이션들은 400℃ 미만, 일부 상황에서는 심지어 300℃ 미만의 매우 낮은 열적 버짓(thermal budget)을 갖는다. 전형적으로, PECVD 프로세스에서, 막 품질은 낮은 온도들에서 크게 손상된다(compromised). 본원에서 설명되는 실시예들은 유리하게, 막 품질을 희생하지 않으면서 이러한 엄격한 열적 버짓을 충족하는 패터닝 및 다른 애플리케이션들을 위한 고품질의 로우-k 유전체 막들을 증착하기 위한 방법들을 제공한다.
[0020] 종래의 유전체 증착 프로세스들은 대개, 선형 유기실란들, 이를테면, 트리에톡시실란(TEOS) 또는 디에톡시메틸실란(DEMS)을 이용한다. 전형적으로, 이러한 선형 유기실란 전구체들로부터 형성된 유전체 막들은 유전 상수(k)를 낮추고 경도를 증가시키기 위해 사후-프로세싱된다(이를테면, UV 처리 또는 포로겐 분해). 하나 이상의 실시예들에서, 브리지된(bridged) 탄소들은 유리하게, 증착된 막의 후처리 없이 경도를 향상시키기 위해, 전달된 전구체에 통합된다. 이론에 얽매이도록 의도함이 없이, 막 내의 브리지된 탄소들의 농도의 증가는 막의 경도의 증가에 기여하면서 막의 유전체 막을 또한 낮게 유지하는 것으로 여겨진다.
[0021] 본원에서 설명되는 실시예들은 실라시클로부탄 전구체들을 사용하여 유전체 막들을 제작하는 개선된 방법들을 포함한다. 하나 이상의 실시예들에서, 실라시클로부탄 전구체들을 사용하여 생성된 막들은 높은 경도 및 낮은 유전 상수를 갖는다. 하나 이상의 실시예들에서, 경도 및 유전 상수(k)는 제작되는 특정 막에 의존하지만, 하나 이상의 실시예들의 막들은 실라시클로부탄 전구체들이 아닌 전구체들을 사용하여 제작된 막들과 비교할 때 유사하거나 개선된 경도를 갖는다. 본원에서 설명되는 실시예들에 따라 제작된 유전체 막들은 사실상 비정질이고, 스타일러스 나노인덴테이션 측정(stylus nanoindentation measurement)들에 의해 측정될 때, 전류 패터닝 막들보다 약 2.0 GPa 초과의 더 높은 경도를 갖는다.
[0022] 일부 실시예들에서, 본원에서 설명되는 유전체 막들은, 일반식(I)
Figure pct00004
을 갖는 하나 이상의 전구체를 포함하는 전구체-함유 가스 혼합물들을 사용하여 화학 기상 증착(플라즈마 강화 및/또는 열적) 프로세스들에 의해 형성될 수 있으며:
[0023] 여기서, R1, R2, R3, R4, R5, R6, R7, 및 R8은 수소(H), 알킬, 알콕시, 비닐, 실란, 아민, 또는 할로겐화물로부터 독립적으로 선택된다.
[0024] 달리 표시되지 않는 한, 본원에서 단독으로 또는 다른 기의 일부로서 사용되는 "저급 알킬(lower alkyl)", "알킬(alkyl)" 또는 "알크(alk)"라는 용어는, 노말 사슬(normal chain)에 1개 내지 20개의 탄소들을 함유하는 직쇄 및 분지쇄 탄화수소들 둘 모두, 이를테면, 메틸, 에틸, 프로필, 이소프로필, 부틸, t-부틸, 이소부틸, 펜틸, 헥실, 이소헥실, 헵틸, 4,4-디메틸펜틸, 옥틸, 2,2,4-트리메틸-펜틸, 노닐, 데실, 운데실, 도데실, 이들의 다양한 분지쇄 이성체들 등을 포함한다. 그러한 기들은 선택적으로, 최대 1개 내지 4개의 치환기들을 포함할 수 있다.
[0025] 본원에서 사용되는 바와 같이, "알콕시"라는 용어는 산소 원자에 연결된 상기 알킬기들 중 임의의 것을 포함한다.
[0026] 본원에서 사용되는 바와 같이, "비닐"또는 "비닐-함유"라는 용어들은 비닐기(-CH = CH2)를 함유하는 기들을 나타낸다.
[0027] 본원에서 사용되는 바와 같이, "아민"이라는 용어는 적어도 하나의 염기성 질소 원자를 함유하는 임의의 유기 화합물, 예컨대 NR'2에 관한 것이며, 여기서 R'는 수소(H) 또는 알킬로부터 독립적으로 선택된다.
[0028] 본원에서 사용되는 바와 같이, "실란"이라는 용어는 화합물 SiR'3을 나타내며, 여기서 R'는 수소(H) 또는 알킬로부터 독립적으로 선택된다.
[0029] 본원에서 사용되는 바와 같이, "할로겐화물"이라는 용어는, 불화물, 염화물, 브롬화물, 요오드화물, 또는 아스타티드 화합물을 만들기 위한, 한 부분이 할로겐 원자이고 다른 부분이, 할로겐보다 전기음성(electronegative)이 더 낮은 엘리먼트 또는 라디칼인 이원상(binary phase)을 나타낸다. 할로겐화물 이온은 음전하를 띠는 할로겐 원자이다. 당업자들에게 알려진 바와 같이, 할로겐화물 음이온은 불화물(F-), 염화물(Cl-), 브롬화물(Br-), 요오드화물(I-), 및 아스타티드(At-)를 포함한다.
[0030] 하나 이상의 특정 실시예들에서, 전구체는 디에톡시디메틸실라시클로부탄(EMSCB) 또는 테트라메틸실라시클로부탄(TMSCB) 중 하나 이상을 포함한다.
[0031] 증착 프로세스는, 약 225℃, 약 250℃, 약 275℃, 약 300℃, 약 325℃, 약 350℃, 약 375℃, 약 400℃, 약 425℃, 약 450℃, 약 475℃, 및 약 500℃를 포함하는, 약 200℃ 내지 약 500℃ 범위의 온도들에서 수행될 수 있다.
[0032] 증착 프로세스는 프로세스 볼륨에서, 약 0.1 mTorr, 약 1 mTorr, 약 10 mTorr, 약 100 mTorr, 약 500 mTorr, 약 1 Torr, 약 2 Torr, 약 3 Torr, 약 4 Torr, 약 5 Torr, 약 6 Torr, 약 7 Torr, 약 8 Torr, 약 9 Torr, 및 약 10 Torr의 압력을 포함하는, 0.1 mTorr 내지 10 Torr 범위의 압력들에서 실행될 수 있다.
[0033] 전구체-함유 가스 혼합물은 헬륨(He), 아르곤(Ar), 크세논(Xe), 질소(N2), 또는 수소(H2)로부터 선택된 희석 가스 중 하나 이상을 더 포함할 수 있다. 일부 실시예들의 희석 가스는, 반응물들 및 기판 재료들에 대해 불활성 가스인 화합물을 포함한다.
[0034] 전구체-함유 가스 혼합물은 막 품질을 개선하기 위해, 에천트 가스들, 이를테면, Cl2, CF4 또는 NF3을 더 포함할 수 있다.
[0035] 플라즈마(예컨대, 용량성-결합 플라즈마)는 상부 전극과 하부 전극 또는 측면 전극들로부터 형성될 수 있다. 전극들은 단일 전원 전극, 이중 전원 전극들, 또는 더 많은 전극들로 형성될 수 있으며, 유전체 박막을 증착하기 위해 본원에서 열거된 반응물 가스들 중 임의의 또는 모든 반응물 가스와 함께 CVD 시스템에서 350 kHz, 2 MHz, 13.56 MHz, 27 MHz, 40 MHz, 60 MHz 및 100 MHz와 같은(그러나 이에 제한되지 않음) 다수의 주파수들이 택일적으로(alternatively) 또는 동시에 사용된다. 일부 실시예들에서, 플라즈마는 CCP(capacitively coupled plasma)이다. 일부 실시예들에서, 플라즈마는 ICP(inductively coupled plasma)이다. 일부 실시예들에서, 플라즈마는 마이크로파 플라즈마이다.
[0036] 일부 실시예들에서는, 기판 페디스털이 300℃로 유지되고 압력이 약 5 Torr로 유지되는 챔버 내에서 로우-k 유전체 막이 증착되며, 정전 척에 약 200 와트의 바이어스를 인가함으로써 웨이퍼 레벨에서 플라즈마가 생성된다(즉, 직접 플라즈마). 일부 실시예들에서, 2 MHz에서 약 1000 와트의 추가적인 RF 전력이 또한 정전 척에 전달되어, 웨이퍼 레벨에서 이중-바이어스 플라즈마를 생성한다.
[0037] 일반적으로, 다음의 예시적인 증착 프로세스 파라미터들은 증착 직후의 로우-k 유전체 막을 형성하는 데 사용될 수 있다. 웨이퍼 온도는 약 200℃ 내지 약 500℃ 범위일 수 있다. 챔버 압력은 약 0.1 mTorr 내지 약 10 Torr 범위일 수 있다. 전구체-함유 가스 혼합물의 유량은 약 10 sccm 내지 약 1,000 sccm 범위일 수 있다. 희석 가스의 유량은 개별적으로 약 50 sccm 내지 약 50,000 sccm 범위일 수 있다.
[0038] 로우-k 유전체 막은, 약 300 Å 내지 약 10,000 Å 범위, 약 2000 Å 내지 약 3000 Å 범위, 또는 약 5 Å 내지 약 200 Å 범위를 포함하는, 약 5 Å 내지 약 60,000 Å 범위의 두께로 증착될 수 있다.
[0039] 증착 직후의 로우-k 유전체 막은, 약 2.8, 약 2.85, 약 2.9, 약 2.95, 약 3, 약 3.05, 또는 약 3.1을 포함하는, 약 2.8 내지 약 3.1 범위의 유전 상수 또는 흡광 계수 또는 k-값을 가질 수 있다.
[0040] 하나 이상의 실시예들의 방법들은 유리하게, 종래의 전구체들을 사용하여 준비된 막들에 비해 개선된 특성들을 갖는, 높은 경도를 갖는 로우-k 유전체 막들의 제작을 가능하게 한다. 하나 이상의 실시예들에서, 증착 직후의 로우-k 유전체 막들은, 스타일러스 나노인덴테이션 측정들에 의해 측정될 때, 약 2 초과의 경도, 또는 약 2 내지 약 8 GPa 범위의 경도를 갖는다.
[0041] 하나 이상의 실시예들에서, 로우-k 유전체 막의 밀도는, 1.9 g/cc 초과를 포함하고 그리고 2.0 g/cc 초과를 포함하는 1.8 g/cc 초과이다. 하나 이상의 실시예들에서, 로우-k 유전체 막의 밀도는 약 2.1 g/cc이다. 하나 이상의 실시예들에서, 로우-k 유전체 막의 밀도는 약 1.8 g/cc 초과 내지 약 2.2 g/cc 범위에 있다. 하나 이상의 실시예들에서, 로우-k 유전체 막의 밀도는 약 2.2 g/cc를 초과한다.
[0042] 하나 이상의 실시예들의 방법의 다른 장점은, 원하는 경도를 갖는 로우-k 유전체 막을 생성하기 위해, 더 저온의 프로세스가 사용될 수 있다는 점이다. 대개, 증착 동안의 더 높은 기판 온도는 더 고경도의 막의 형성을 촉진하는 데 사용되는 프로세스 파라미터이다. 하나 이상의 실시예들의 방법 및 전구체들이 함께 사용될 때, 놀랍게도, 기판 온도는 증착 동안, 예컨대 약 200℃만큼 낮게 감소될 수 있고, 원하는 경도의 막, 즉, 스타일러스 나노인덴테이션 측정들에 의해 측정될 때, 약 2 내지 약 8 GPa의 경도를 갖는 로우-k 유전체 막을 여전히 생성할 수 있다. 따라서, 하나 이상의 실시예들의 방법은 약 3의 유전 상수를 갖는 비교적 높은 경도의 막을 생성할 수 있다.
[0043] 도 1은 본 개시내용의 일 실시예에 따른, 기판 상에 유전체 막을 형성하기 위한 방법(100)의 흐름도를 묘사한다. 동작(10)에서, 기판이 기판 볼륨에 포지셔닝된다. 동작(20)에서, 척킹 전압이 기판에 인가된다. 동작(30)에서, 기판 레벨에서 플라즈마가 생성된다. 동작(40)에서, 전구체-함유 가스가 프로세스 볼륨에 제공된다. 동작(50)에서, 로우-k 유전체 막이 기판 상에 증착된다. 형성된 유전체 막은, 예컨대, 막 스택에서 절연 층으로서 활용될 수 있다.
[0044] 도 2a - 도 2b는 방법(100)에 따라 기판 상에 배치된 막 스택 상에 로우-k 유전체 막을 형성하기 위한 시퀀스를 예시하는 개략적인 단면도들이다. 방법(100)이 3차원 반도체 디바이스들을 위한 막 스택에서 구조들을 제조하는 데 활용되는, 막 스택 상에 형성될 수 있는 로우-k 유전체 층을 참조하여 아래에서 설명되지만, 방법(100)은 또한 다른 디바이스 제조 애플리케이션들에서 유리하게 사용될 수 있다. 추가로, 도 1에 묘사된 동작들은 동시에 그리고/또는 도 1에 묘사된 순서와는 상이한 순서로 수행될 수 있다고 또한 이해되어야 한다.
[0045] 방법(100)은, 동작(10)에서, 도 2a에 묘사된 기판(200)과 같은 기판을 프로세스 챔버 내에 포지셔닝함으로써 시작된다. 기판(200)은 정전 척 상에 포지셔닝될 수 있다. 기판(200)은 필요에 따라 실리콘계 재료 또는 임의의 적절한 절연 재료 또는 전도성 재료일 수 있으며, 막 스택(204)에 구조(202)를 형성하는 데 활용될 수 있는 막 스택(204)이 기판(200) 상에 배치된다.
[0046] 도 2a에 묘사된 예시적인 실시예에 도시된 바와 같이, 기판(200)은 실질적으로 평탄한 표면, 고르지 않은 표면, 또는 구조가 상부에 형성되어 있는 실질적으로 평탄한 표면을 가질 수 있다. 막 스택(204)은 기판(200) 상에 형성된다. 일 실시예에서, 막 스택(204)은 프론트 엔드 또는 백 엔드 프로세스에서 게이트 구조, 콘택 구조 또는 상호연결 구조를 형성하는 데 활용될 수 있다. 방법(100)은, NAND 구조와 같은 메모리 구조에 사용되는 계단형 구조들을 막 스택(204)에 형성하기 위해 막 스택(204)에 대해 수행될 수 있다. 일 실시예에서, 기판(200)은, 결정질 실리콘(예컨대, Si(100) 또는 Si(111)), 실리콘 산화물, 스트레인드 실리콘, 실리콘 게르마늄, 도핑된 또는 도핑되지 않은 폴리실리콘, 도핑된 또는 도핑되지 않은 실리콘 기판들 및 패터닝된 또는 패터닝되지 않은 기판들, SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 실리콘 질화물, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어와 같은 재료일 수 있다. 기판(200)은 다양한 치수들, 이를테면, 200 mm, 300 mm, 및 450 mm, 또는 다른 직경의 기판들뿐만 아니라, 직사각형 또는 정사각형 패널(panel)들을 가질 수 있다. 다르게 언급되지 않는 한, 본원에서 설명된 실시예들 및 예들은, 200 mm의 직경을 갖는 기판, 300 mm의 직경을 갖는 기판, 또는 450 mm 직경의 기판에 대해 실시된다. SOI 구조가 기판(200)에 대해 활용되는 실시예에서, 기판(200)은, 실리콘 결정질 기판 상에 배치되는 매립형(buried) 유전체 층을 포함할 수 있다. 본원에 묘사된 실시예에서, 기판(200)은 결정질 실리콘 기판일 수 있다.
[0047] 일 실시예에서, 기판(200) 상에 배치된 막 스택(204)은 수직으로 스택된 다수의 층들을 가질 수 있다. 막 스택(204)은, 막 스택(204)으로 반복적으로 형성된 제1 층(208a1, 208a2, 208a3,…, 208an으로 도시됨) 및 제2 층(208b1, 208b2, 208b3,…, 208bn으로 도시됨)을 포함하는 쌍들을 포함할 수 있다. 그 쌍들은 교번하는 제1 층(208a1, 208a2, 208a3,…, 208an으로 도시됨)과 제2 층(208b1, 208b2, 208b3,…, 208bn으로 도시됨)을 포함하며, 이들은 제1 층들과 제2 층들의 미리 결정된 수의 쌍들에 도달할 때까지 반복적으로 형성된다.
[0048] 막 스택(204)은 3차원 메모리 칩과 같은 반도체 칩의 일부일 수 있다. 도 2a - 도 2b에는 제1 층들(208a1, 208a2, 208a3,…, 208an으로 도시됨)과 제2 층들(208b1, 208b2, 208b3,…, 208bn으로 도시됨)의 3개의 반복하는 층들이 도시되어 있지만, 필요에 따라 제1 및 제2 층들의 임의의 원하는 수의 반복 쌍들이 활용될 수 있다는 점이 주목된다.
[0049] 일 실시예에서, 막 스택(204)은 3차원 메모리 칩에 대한 다수의 게이트 구조들을 형성하는 데 활용될 수 있다. 막 스택(204)으로 형성된 제1 층들(208a1, 208a2, 208a3,…, 208an)은 하나 이상의 실시예들에 따른 제1 유전체 층일 수 있고, 제2 층들(208b1, 208b2, 208b3,…, 208bn)은 하나 이상의 실시예들에 따른 제2 유전체 층일 수 있다. 하나 이상의 실시예들에 따른 적절한 유전체 막들은, 특히, 실리콘, 실리콘 질화물, 실리콘 탄화물, 실리콘 산화물, 실리콘 산탄화물, 실리콘 산탄질화물, 실리콘 산질화물, 티타늄 질화물, 또는 산화물과 질화물의 합성물, 질화물 층을 샌드위치하는 적어도 하나 이상의 산화물 층들, 및 이들의 조합들 중 하나 이상을 포함하는(그러나 이에 제한되지 않음), 제1 층들(208a1, 208a2, 208a3,…, 208an) 및/또는 제2 층들(208b1, 208b2, 208b3,…, 208bn)을 형성하는 데 활용될 수 있다.
[0050] 일부 실시예들에서, 제1 층들은 4 초과의 유전 상수를 갖는 하이-k 재료일 수 있다. 하이-k 재료의 적절한 예들은, 특히, 하프늄 이산화물(HfO2), 지르코늄 이산화물(ZrO2), 하프늄 실리콘 산화물(HfSiO2), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 실리콘 산화물(ZrSiO2), 탄탈 이산화물(TaO2), 알루미늄 산화물, 알루미늄 도핑된 하프늄 이산화물, 비스무스 스트론튬 티타늄(BST) 및 백금 지르코늄 티타늄(PZT)을 포함한다(그러나 이에 제한되지 않음).
[0051] 하나의 특정 예에서, 제1 층들(208a1, 208a2, 208a3,…, 208an)은 실리콘 산화물 층들이고, 제2 층들(208b1, 208b2, 208b3,…, 208bn)은 제1 층들(208a1, 208a2, 208a3,…, 208an) 상에 배치된 실리콘 질화물 층들 또는 폴리실리콘 층들이다. 일 실시예에서, 제1 층들(208a1, 208a2, 208a3,…, 208an)의 두께는 약 50 Å 내지 약 1000 Å, 이를테면, 약 500 Å으로 제어될 수 있고, 각각의 제2 층들(208b1, 208b2, 208b3,…, 208bn)의 두께는 약 50 Å 내지 약 1000 Å, 이를테면, 약 500 Å으로 제어될 수 있다. 막 스택(204)은 약 100 Å 내지 약 2000 Å의 총 두께를 가질 수 있다. 일 실시예에서, 막 스택(204)의 총 두께는 약 3 미크론 내지 약 10 미크론이며, 기술이 발전함에 따라 변화할 것이다.
[0052] 하나 이상의 실시예들의 로우-k 유전체 막은, 기판(200) 상에 막 스택(204)이 존재하거나 또는 존재하지 않는, 기판(200)의 임의의 표면 또는 임의의 부분 상에 형성될 수 있다.
[0053] 동작(20)에서, 하나 이상의 실시예들에서, 기판(200)을 정전 척에 클램핑하기 위해 척킹 전압이 정전 척에 인가된다. 동작(20) 동안, 몇몇 프로세스 파라미터들이 조절될 수 있다. 300 mm 기판을 프로세싱하기에 적절한 일 실시예에서, 프로세싱 볼륨의 프로세스 압력은, 약 2 mTorr 내지 약 50 mTorr 또는 약 5 mTorr 내지 약 20 mTorr를 포함하는, 약 0.1 mTorr 내지 약 10 Torr로 유지될 수 있다. 300 mm 기판을 프로세싱하기에 적절한 일 실시예에서, 프로세싱 온도 및/또는 기판 온도는 약 200℃ 내지 약 500℃로 유지될 수 있다.
[0054] 일 실시예에서, 일정한 전압이 기판(200)에 인가된다. 일부 실시예들에서, 기판의 온도를 제어하기 위해 전압을 인가하면서 후방 가스가 기판(200)에 인가될 수 있다. 후방 가스들은 헬륨(He), 아르곤(Ar) 등을 포함할 수 있다(그러나 이에 제한되지 않음).
[0055] 동작(30)에서, 플라즈마가 기판 레벨에서 생성된다. 하나 이상의 실시예들에서, 동작(30)에서, 정전 척에 제1 RF 바이어스를 인가함으로써 기판 레벨에서 플라즈마가 생성된다. 기판 레벨에서 생성된 플라즈마는 기판과 정전 척 사이의 플라즈마 영역에서 생성될 수 있다. 제1 RF 바이어스는, 350 kHz, 2 MHz, 13.56 MHz, 27 MHz, 40 MHz, 60 MHz, 또는 100 MHz를 포함하는(그러나 이에 제한되지 않음), 약 350 kHz 내지 약 100 MHz 범위의 주파수에서 약 10 와트 내지 약 3000 와트일 수 있다. 하나 이상의 실시예들에서, 제1 RF 바이어스는 약 13.56 MHz의 주파수에서 약 2500 와트 내지 약 3000 와트의 전력으로 제공된다. 하나 이상의 실시예들에서, 바이어스 전력은 약 10 와트 내지 약 3000 와트이다. 하나 이상의 실시예들에서, 바이어스 전력은 약 2000 와트 내지 약 3000 와트이다. 하나 이상의 실시예들에서, 바이어스 전력은 약 2500 와트 내지 약 3000 와트이다.
[0056] 동작(40) 동안, 전구체-함유 가스 혼합물이 프로세싱 볼륨 내로 유동되어, 동작(50)에서 막 스택 상에 로우-k 유전체 막이 형성된다. 전구체-함유 가스 혼합물은 가스 분배 조립체를 통해 프로세싱 볼륨 내로 유동될 수 있다. 전구체-함유 가스 혼합물은 일반식(I)을 갖는 하나 이상의 전구체를 포함할 수 있으며:
[0057]
Figure pct00005
[0058] 여기서, R1, R2, R3, R4, R5, R6, R7, 및 R8은 수소(H), 알킬, 알콕시, 비닐, 실란, 아민, 또는 할로겐화물로부터 독립적으로 선택된다.
[0059] 전구체-함유 가스 혼합물은 불활성 가스, 희석 가스, 질소-함유 가스, 에천트 가스, 또는 이들의 조합들을 더 포함할 수 있다. 전구체는 액체 또는 가스일 수 있다. 하나 이상의 실시예들에서, 전구체는 재료 계량, 제어 및 챔버로의 전달에 필요한 하드웨어를 단순화하기 위해 실온에서 증기이다. 일부 실시예들에서, 동작(20) 동안 공급된 전압은 동작(40) 동안 유지된다. 일부 실시예들에서, 동작(20) 동안 설정된 프로세스 조건들 및 동작(30) 동안 형성된 플라즈마는 동작(40) 동안 유지된다.
[0060] 일부 실시예들에서, 전구체-함유 가스 혼합물은 하나 이상의 희석 가스들을 더 포함한다. 원하는 경우, 특히, 헬륨(He), 아르곤(Ar), 크세논(Xe), 수소(H2), 질소(N2), 암모니아(NH3), 또는 이들의 조합들과 같은 적절한 희석 가스들이 가스 혼합물에 첨가될 수 있다. 아르곤(Ar), 헬륨(He), 및 질소(N2)는 유전체 막의 밀도와 증착 레이트를 제어하는 데 사용된다. 일부 경우들에서, N2 및/또는 NH3의 첨가는 아래에서 논의되는 바와 같이 로우-k 유전체 막의 수소 비(ratio)를 제어하는 데 사용될 수 있다. 대안적으로, 증착 동안 희석 가스들이 사용되지 않을 수 있다.
[0061] 일부 실시예들에서, 전구체-함유 가스 혼합물은 하나 이상의 질소-함유 가스들을 더 포함한다. 적절한 질소-함유 화합물들은 예컨대, 피리딘, 지방족 아민, 아민들, 니트릴들, 암모니아 및 유사한 화합물들을 포함한다.
[0062] 일부 실시예들에서, 전구체-함유 가스 혼합물은 불활성 가스를 더 포함한다. 일부 실시예들에서, 불활성 가스, 이를테면, 아르곤(Ar) 및/또는 헬륨(He)이 전구체-함유 가스 혼합물과 함께 프로세싱 볼륨 내로 공급될 수 있다. 다른 불활성 가스들, 이를테면, 질소(N2) 및 산화질소(NO)가 유전체 막의 밀도와 증착 레이트를 제어하는 데 또한 사용될 수 있다. 추가적으로, 로우-k 유전체 막 재료의 특성들을 개질하기 위해 다양한 다른 프로세싱 가스들이 전구체-함유 가스 혼합물에 첨가될 수 있다. 하나 이상의 실시예들에서, 다른 프로세싱 가스들은 반응성 가스들, 이를테면, 수소(H2), 암모니아(NH3), 수소(H2)와 질소(N2)의 혼합물, 또는 이들의 조합들일 수 있다. H2 및/또는 NH3의 첨가는 증착되는 로우-k 유전체 막의 수소 비를 제어하는 데 사용될 수 있다. 유전체 막에 존재하는 수소 비는 층 특성들, 이를테면, 반사율에 대한 제어를 제공한다.
[0063] 일부 실시예들에서, 전구체-함유 가스 혼합물은 에천트 가스를 더 포함한다. 적절한 에천트 가스들은 염소(Cl2), 탄소 사불화물(CF4), 질소 삼불화물(NF3), 또는 이들의 조합들을 포함한다.
[0064] 일부 실시예들에서, 동작(40) 동안 기판 상에 로우-k 유전체 막(212)이 형성된 후에, 로우-k 유전체 막(212)은 수소 라디칼들에 노출된다. 일부 실시예들에서, 동작(40)의 증착 프로세스 동안 로우-k 유전체 막(212)은 수소 라디칼들에 노출된다. 일부 실시예들에서, 수소 라디칼들은 RPS에서 형성되고 프로세싱 영역으로 전달된다.
[0065] 동작(50)에서, 로우-k 유전체 막(212)이 기판 상에 형성된 후에, 기판이 디척킹된다(de-chucked). 동작(50) 동안, 척킹 전압은 턴-오프된다. 반응성 가스들은 턴-오프되고 선택적으로 프로세싱 챔버로부터 퍼지된다. 하나 이상의 실시예들에서, 동작(50) 동안, RF 전력이 감소된다(예컨대, ~200 W). 그런 다음, 나머지 가스들은 프로세싱 챔버로부터 퍼지된다. 프로세싱 챔버는 펌핑 다운되고, 기판은 챔버 밖으로 전달된다.
[0066] 로우-k 유전체 막(212)이 기판 상에 형성된 후에, 로우-k 유전체 막(212)이 에칭 프로세스에서 패터닝 마스크로서 활용되어 3차원 구조가 형성될 수 있다. 로우-k 유전체 막(212)은 표준 포토레지스트 패터닝 기법을 사용하여 패터닝될 수 있다. 패터닝된 포토레지스트(미도시)가 로우-k 유전체 막(212) 위에 형성될 수 있다. 로우-k 유전체 막(212)은 패터닝된 포토레지스트 층에 대응하는 패턴으로 에칭될 수 있으며, 이어서 기판(200) 내로 패턴을 에칭할 수 있다. 로우-k 유전체 막(212)의 에칭된 부분들 내로 재료가 증착될 수 있다. 과산화수소 및 황산을 포함하는 용액을 사용하여 로우-k 유전체 막(212)이 제거될 수 있다. 로우-k 유전체 막(212)은 또한, 염소(Cl), 불소(F), 요오드(I), 브롬(Br), 및 아스타틴(At)을 포함하여(그러나 이에 제한되지 않음) 산소 및 할로겐들을 함유하는 에칭 케미스트리들을 사용하여 제거될 수 있다. 로우-k 유전체 막(212)은 CMP(chemical mechanical polishing) 프로세스에 의해 제거될 수 있다.
[0067] 프로세스들은 일반적으로, 프로세서에 의해 실행될 때, 프로세스 챔버로 하여금, 본 개시내용의 프로세스들을 수행하게 하는 소프트웨어 루틴으로서 메모리에 저장될 수 있다. 소프트웨어 루틴은 또한, 프로세서에 의해 제어되는 하드웨어로부터 원격으로 위치된 제2 프로세서(미도시)에 의해 저장 및/또는 실행될 수 있다. 본 개시내용의 방법의 일부 또는 전부는 또한 하드웨어로 수행될 수 있다. 이에 따라, 프로세스는 소프트웨어로 구현되어 컴퓨터 시스템을 사용하여 실행될 수 있거나, 또는 예컨대 주문형 집적 회로로서 또는 다른 유형의 하드웨어 구현으로서 하드웨어로 구현될 수 있거나, 또는 소프트웨어와 하드웨어의 조합으로서 구현될 수 있다. 소프트웨어 루틴은, 프로세서에 의해 실행될 때, 프로세스들이 수행되도록 챔버 동작을 제어하는 특정 목적 컴퓨터(제어기)로 범용 컴퓨터를 변환시킨다.
[0068] 본 개시내용은 이제 다음의 예들을 참조하여 설명된다. 본 개시내용의 몇몇 예시적인 실시예들을 설명하기 전에, 본 개시내용이 다음의 설명에서 제시되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않는다는 것이 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하며, 다양한 방식들로 실시되거나 수행될 수 있다.
[0069] 예들
[0070] 예 1
[0071] 디에톡시메틸실란(DEMS), 디에톡시디메틸실라시클로부탄(EMSCB), 및 테트라메틸실라시클로부탄(TMSCB)의 증착된 막들이 비교되었다. 유기실란 전구체들은 유사한 프로세스 체제들에서 테스트되었다. 표 1은 각각의 개개의 전구체에 대한 결과들을 보여준다. 합리적인 증착 레이트들 및 균일성을 갖는 막들을 생성할 수 있는 프로세스 윈도우들의 대략 중심이 되도록 조건들이 조정되었다. 막들은, 다음의 프로세스 변수들: 스테이지 포지션, 플라즈마 전력, O2 유량, 캐리어 유량, 전구체 유동, 챔버 압력, 및 스테이지 온도의 함수로써 증착되었다.
[0072] 실라시클로부탄 전구체들을 사용하여 증착된 막들은 선형 전구체와 비교하여 더 높은 농도들의 Si-CH2-Si 결합을 보인다.
[0073] 표 1: 비-실라시클로부탄 전구체와 실라시클로부탄 전구체들의 비교
Figure pct00006
[0074] 몇몇 IR 모드들은 유전 상수(k) 및 경도(H)에 대해 회귀되었다(regressed). 낮은 SiCHXSiO 비는 더 높은 k 및 더 높은 경도 둘 모두와 상관되었다. 유사한 값들의 k에 대해, 실라시클로부탄 전구체들을 사용하여 상당히 더 높은 경도를 갖는 막들이 생성되었다.
[0075] 본원에서 논의된 재료들 및 방법들을 설명하는 문맥에서(특히 다음의 청구항들의 문맥에서) 단수 표현들 및 유사한 지시대상들의 사용은, 본원에서 달리 표시되거나 또는 문맥에 의해 명백하게 부정되지 않는 한, 단수형 및 복수형 둘 모두를 커버하는 것으로 해석되어야 한다. 본원에서 값들의 범위들의 언급은, 본원에서 달리 지시되지 않는 한, 범위 내에 속하는 각각의 개별 값을 개별적으로 언급하는 약칭 방법(shorthand method)으로서의 역할을 하도록 의도될 뿐이며, 각각의 개별 값은, 각각의 개별 값이 마치 본원에서 개별적으로 언급된 것처럼 본 명세서에 포함된다. 본원에서 설명된 모든 방법들은 본원에서 달리 표시되지 않거나 문맥에 의해 명백하게 부정되지 않는 한, 임의의 적절한 순서로 수행될 수 있다. 본원에서 제공된 임의의 그리고 모든 예들, 또는 예시적인 언어(예컨대, "이를테면")의 사용은 재료들 및 방법들을 더욱 명확하게 하기 위한 것일 뿐이며, 달리 청구되지 않는 한, 범위에 대한 제한을 제기하지 않는다. 본 명세서의 어떤 언어도, 임의의 청구되지 않은 엘리먼트를 개시된 재료들 및 방법들의 실시에 필수적인 것으로서 표시하는 것으로 해석되어서는 안 된다.
[0076] 본 명세서 전반에 걸쳐 "일 실시예", "특정 실시예들", "하나 이상의 실시예들" 또는 "실시예"에 대한 언급은, 실시예와 관련하여 설명되는 특정 특징, 구조, 재료, 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 위치들에서의 "하나 이상의 실시예들에서", "특정 실시예들에서", "일 실시예에서" 또는 "실시예에서"와 같은 문구들의 출현들은 반드시 본 개시내용의 동일한 실시예를 나타내는 것은 아니다. 게다가, 특정 특징들, 구조들, 재료들, 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 조합될 수 있다.
[0077] 본원의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이들 실시예들이 단지 본 개시내용의 원리들 및 애플리케이션들을 예시한다는 것이 이해되어야 한다. 본 개시내용의 사상 및 범위를 벗어나지 않으면서 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 이루어질 수 있음이 당업자들에게 자명할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 이들의 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것으로 의도된다.

Claims (20)

  1. 기판을 프로세싱하는 방법으로서,
    기판을 갖는 프로세싱 챔버의 프로세싱 볼륨 내로 전구체-함유 가스 혼합물을 유동시키는 단계 ― 상기 전구체는 일반식(I)
    Figure pct00007
    을 갖고, 여기서, R1, R2, R3, R4, R5, R6, R7, 및 R8은 수소(H), 알킬, 알콕시, 비닐, 실란, 아민, 또는 할로겐화물로부터 독립적으로 선택됨 ―;
    상기 기판을 약 0.1 mTorr 내지 약 10 Torr 범위의 압력 및 약 200℃ 내지 약 500℃ 범위의 온도로 유지하는 단계; 및
    상기 기판 상에 유전체 막을 증착하기 위해 기판 레벨에서 플라즈마를 생성하는 단계를 포함하는,
    기판을 프로세싱하는 방법.
  2. 제1 항에 있어서,
    상기 유전체 막은 약 2.8 내지 약 3.1 범위의 k-값을 갖는,
    기판을 프로세싱하는 방법.
  3. 제1 항에 있어서,
    상기 유전체 막은 약 2 내지 약 8 범위의 경도를 갖는,
    기판을 프로세싱하는 방법.
  4. 제1 항에 있어서,
    상기 전구체-함유 가스 혼합물은 헬륨(He), 아르곤(Ar), 크세논(Xe), 크립톤(Kr), 질소(N2), 또는 수소(H2)로부터 선택된 하나 이상의 희석 가스를 포함하는,
    기판을 프로세싱하는 방법.
  5. 제1 항에 있어서,
    상기 유전체 막은 실리콘, 실리콘 질화물, 실리콘 탄화물, 실리콘 산화물, 실리콘 산탄화물, 실리콘 산탄질화물, 실리콘 산질화물, 티타늄 질화물, 또는 산화물과 질화물의 복합물 중 하나 이상을 포함하는,
    기판을 프로세싱하는 방법.
  6. 제1 항에 있어서,
    상기 전구체는 디에톡시디메틸실라시클로부탄(EMSCB) 및 테트라메틸실라시클로부탄(TMSCB) 중 하나 이상을 포함하는,
    기판을 프로세싱하는 방법.
  7. 제1 항에 있어서,
    상기 기판 레벨에서 플라즈마를 생성하는 단계는 상기 기판 상에 상기 유전체 막을 증착하기 위해 제1 RF 바이어스를 정전 척에 인가하는 단계를 포함하는,
    기판을 프로세싱하는 방법.
  8. 제7 항에 있어서,
    상기 기판 레벨에서 상기 플라즈마를 생성하기 위해 제2 RF 바이어스를 상기 정전 척에 인가하는 단계를 더 포함하며,
    상기 제2 RF 바이어스는 약 10 와트 내지 약 3000 와트 범위의 전력 및 약 350 kHz 내지 약 100 MHz 범위의 주파수로 제공되는,
    기판을 프로세싱하는 방법.
  9. 제7 항에 있어서,
    상기 제1 RF 바이어스는 약 10 와트 내지 약 3000 와트 범위의 전력 및 약 350 kHz 내지 약 100 MHz 범위의 주파수로 제공되는,
    기판을 프로세싱하는 방법.
  10. 제7 항에 있어서,
    상기 정전 척 상에 포지셔닝된 상기 기판에 척킹 전압을 인가하는 단계를 더 포함하는,
    기판을 프로세싱하는 방법.
  11. 막을 증착하는 방법으로서,
    일반식(I)
    Figure pct00008
    의 전구체에 기판을 노출시키는 단계를 포함하며,
    여기서, R1, R2, R3, R4, R5, R6, R7, 및 R8은, 상기 기판 상에 유전체 막을 증착하기 위해, 수소(H), 알킬, 알콕시, 비닐, 실란, 아민, 또는 할로겐화물로부터 독립적으로 선택되는,
    막을 증착하는 방법.
  12. 제11 항에 있어서,
    상기 기판 상에 상기 유전체 막을 증착하기 위해 기판 레벨에서 플라즈마를 생성하는 단계를 더 포함하는,
    막을 증착하는 방법.
  13. 제12 항에 있어서,
    상기 기판 레벨에서 플라즈마를 생성하는 단계는 상기 기판 상에 상기 유전체 막을 증착하기 위해 제1 RF 바이어스를 정전 척에 인가하는 단계를 포함하며,
    상기 제1 RF 바이어스는 약 10 와트 내지 약 3000 와트 범위의 전력 및 약 350 kHz 내지 약 100 MHz 범위의 주파수로 제공되는,
    막을 증착하는 방법.
  14. 제13 항에 있어서,
    상기 기판 레벨에서 상기 플라즈마를 생성하기 위해 제2 RF 바이어스를 상기 정전 척에 인가하는 단계를 더 포함하며,
    상기 제2 RF 바이어스는 약 10 와트 내지 약 3000 와트 범위의 전력 및 약 350 kHz 내지 약 100 MHz 범위의 주파수로 제공되는,
    막을 증착하는 방법.
  15. 제11 항에 있어서,
    상기 유전체 막은 약 2.8 내지 약 3.1 범위의 k-값을 갖는,
    막을 증착하는 방법.
  16. 제11 항에 있어서,
    상기 유전체 막은 약 2 내지 약 8 범위의 경도를 갖는,
    막을 증착하는 방법.
  17. 제11 항에 있어서,
    상기 기판을 헬륨(He), 아르곤(Ar), 크세논(Xe), 크립톤(Kr), 질소(N2), 또는 수소(H2)로부터 선택된 하나 이상의 희석 가스에 노출시키는 단계를 더 포함하는,
    막을 증착하는 방법.
  18. 제11 항에 있어서,
    상기 유전체 막은 실리콘, 실리콘 질화물, 실리콘 탄화물, 실리콘 산화물, 실리콘 산탄화물, 실리콘 산탄질화물, 실리콘 산질화물, 티타늄 질화물, 또는 산화물과 질화물의 복합물 중 하나 이상을 포함하는,
    막을 증착하는 방법.
  19. 제11 항에 있어서,
    상기 전구체는 디에톡시디메틸실라시클로부탄(EMSCB) 및 테트라메틸실라시클로부탄(TMSCB) 중 하나 이상을 포함하는,
    막을 증착하는 방법.
  20. 명령들을 포함하는 비-일시적 컴퓨터 판독가능 매체로서,
    상기 명령들은, 프로세싱 챔버의 제어기에 의해 실행될 때, 상기 프로세싱 챔버로 하여금 동작들을 수행하게 하며,
    상기 동작들은,
    기판을 갖는 프로세싱 챔버의 프로세싱 볼륨 내로 전구체-함유 가스 혼합물을 유동시키는 동작 ― 상기 전구체는 일반식(I)
    Figure pct00009
    을 갖고, 여기서, R1, R2, R3, R4, R5, R6, R7, 및 R8은 수소(H), 알킬, 알콕시, 비닐, 실란, 아민, 또는 할로겐화물로부터 독립적으로 선택됨 ―;
    상기 기판을 약 0.1 mTorr 내지 약 10 Torr 범위의 압력 및 약 200℃ 내지 약 500℃ 범위의 온도로 유지하는 동작; 및
    상기 기판 상에 유전체 막을 증착하기 위해 기판 레벨에서 플라즈마를 생성하는 동작인,
    비-일시적 컴퓨터 판독가능 매체.
KR1020227008068A 2019-08-12 2020-08-11 로우-k 유전체 막들 KR20220044216A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962885666P 2019-08-12 2019-08-12
US62/885,666 2019-08-12
US16/989,156 US11393678B2 (en) 2019-08-12 2020-08-10 Low-k dielectric films
US16/989,156 2020-08-10
PCT/US2020/045698 WO2021030309A1 (en) 2019-08-12 2020-08-11 Low-k dielectric films

Publications (1)

Publication Number Publication Date
KR20220044216A true KR20220044216A (ko) 2022-04-06

Family

ID=74566767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227008068A KR20220044216A (ko) 2019-08-12 2020-08-11 로우-k 유전체 막들

Country Status (4)

Country Link
US (1) US11393678B2 (ko)
JP (1) JP2022544232A (ko)
KR (1) KR20220044216A (ko)
WO (1) WO2021030309A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220406595A1 (en) * 2021-06-22 2022-12-22 Applied Materials, Inc. Novel oxidants and strained-ring precursors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166692A1 (en) * 2003-02-26 2004-08-26 Loboda Mark Jon Method for producing hydrogenated silicon oxycarbide films
US20060046506A1 (en) * 2004-09-01 2006-03-02 Tokyo Electron Limited Soft de-chucking sequence
US7892648B2 (en) 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
JP5324734B2 (ja) * 2005-01-21 2013-10-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 誘電体材料とその製造方法
US7109098B1 (en) * 2005-05-17 2006-09-19 Applied Materials, Inc. Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7700484B2 (en) * 2005-09-30 2010-04-20 Tokyo Electron Limited Method and apparatus for a metallic dry-filling process
JP5239988B2 (ja) * 2009-03-24 2013-07-17 東京エレクトロン株式会社 載置台構造及び処理装置
JP5656010B2 (ja) * 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
JP5709505B2 (ja) * 2010-12-15 2015-04-30 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法、および記憶媒体
US20140302690A1 (en) 2013-04-04 2014-10-09 Applied Materials, Inc. Chemical linkers to impart improved mechanical strength to flowable films
US10249489B2 (en) 2016-11-02 2019-04-02 Versum Materials Us, Llc Use of silyl bridged alkyl compounds for dense OSG films
JP7025534B2 (ja) 2017-09-14 2022-02-24 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー シリコン含有膜堆積用の組成物及び方法
US10510852B2 (en) 2017-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k feature formation processes and structures formed thereby

Also Published As

Publication number Publication date
JP2022544232A (ja) 2022-10-17
US11393678B2 (en) 2022-07-19
TW202111147A (zh) 2021-03-16
WO2021030309A1 (en) 2021-02-18
US20210050212A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
KR102546225B1 (ko) SiN 박막의 형성 방법
US9831082B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium
CN110520963B (zh) 半导体器件制造中的氧化锡膜
TW202129053A (zh) 氧化矽之拓撲選擇性膜形成之方法
JP2023027173A (ja) エアギャップの形成方法
US20170316940A1 (en) Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
JP2017147444A (ja) トレンチの側壁又は平坦面に選択的に窒化ケイ素膜を形成する方法
CN107533962B (zh) 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
JP2019500756A (ja) 半導体アプリケーション用の水平ゲートオールアラウンドデバイスのためのナノワイヤ製造方法
US11430655B2 (en) Low temperature high-quality dielectric films
US20080020593A1 (en) ALD of metal silicate films
US9018689B1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP6735408B2 (ja) 酸ハロゲン化物を用いた原子層エッチング
JP2013515355A (ja) 流動性ｃｖｄ処理から形成された誘電体材料上で実行される湿式酸化処理
JP2020507922A (ja) ハードマスク応用向けのホウ素がドープされた炭化タングステン
JPWO2003088341A1 (ja) 下地絶縁膜の形成方法
KR102092760B1 (ko) 층간 폴리실리콘 유전체 캡 및 그것을 형성하는 방법
US11393678B2 (en) Low-k dielectric films
KR102710534B1 (ko) 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법
TWI853993B (zh) 低k介電膜
TW202422695A (zh) 使用交替非電漿及電漿蝕刻製程之蝕刻方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal