JP2006067739A

JP2006067739A - チャージポンプ回路

Info

Publication number: JP2006067739A
Application number: JP2004249117A
Authority: JP
Inventors: Hideaki Fukazawa; 秀昭深澤
Original assignee: Kawasaki Microelectronics Inc
Current assignee: Kawasaki Microelectronics Inc
Priority date: 2004-08-27
Filing date: 2004-08-27
Publication date: 2006-03-09

Abstract

【課題】充放電経路のトランジスタとして低耐圧のトランジスタを使用することができるようにし、特性向上とともにコストダウンを図る。
【解決手段】コンデンサＣ１の端子Ｃ１Ｐと入力端子１との間に接続されたトランジスタＭ１と、コンデンサＣ１の端子Ｃ１Ｎと接地との間に接続されたトランジスタＭ２と、出力端子２と接地との間に接続されたコンデンサＣ２と、出力端子２とコンデンサＣ１の端子Ｃ１Ｐとの間に接続されたトランジスタＭ３と、入力端子１とコンデンサＣ１の端子Ｃ１Ｎとの間に接続されたトランジスタＭ４とを具備する。入力端子１に電圧ＶＤＤを入力して、トランジスタＭ１，Ｍ２の組とトランジスタＭ３，Ｍ４の組を交互に導通／遮断することにより出力端子２に入力端子１の電圧ＶＤＤの２倍の電圧２ＶＤＤを出力させる。
【選択図】図１

Description

本発明は、液晶駆動用等に高電圧を発生させるチャージポンプ回路に係り、特に充放経路内のトランジスタに入力電圧よりも高い耐圧を必要としないようにしたチャージポンプ回路に関するものである。

携帯電話向け液晶ドライバ等では、液晶駆動用に高電圧を発生させる昇圧回路としてのチャージポンプ回路を１チップＩＣ内に搭載するものが多い。従来のチャージポンプ回路では、回路構成の大部分を高耐圧トランジスタで構成していたが、高耐圧トランジスタは、レイアウトサイズ、ドライブ能力、バラツキ等のように、耐圧以外では通常の低耐圧トランジスタに比べて全て劣っている。

一方、低耐圧トランジスタを用いて高効率化を図ったチャージポンプ回路として、特許文献１に記載のものがある。これは、ゲート電圧に通常の低耐圧トランジスタのゲート耐圧の２倍の電圧をかけるため、ゲート酸化膜厚を変更したトランジスタを使用している。
特開２００２−２３３１３４号公報

しかし、前記した高耐圧トランジスタを使用する例では、低耐圧トランジスタに比べて劣っている効率等の性能を高めるに、相応の大きなトランジスタサイズが必要となって、レイアウトサイズが大きくなり、コストダウンが困難であった。

また、特許文献１に記載のものでは、ゲート酸化膜厚を変更したトランジスタ専用のプロセスが必要であり、また膜厚を大きくしているために特性が通常の低耐圧トランジスタには及ばないので、それをカバーするために、高耐圧トランジスタほどではないものの、レイアウトサイズを大きくする必要があり、やはりコストダウンが困難であった。

本発明の目的は、充放電経路のトランジスタとして入力電圧以上の耐圧が必要ない回路構成を用い、上記したような問題を解決したチャージポンプ回路を提供することである。

請求項１にかかる発明のチャージポンプ回路は、第１のコンデンサと、該第１のコンデンサの一端と第１の入力端子との間に接続された第１のトランジスタと、前記第１のコンデンサの他端と接地との間に接続された第２のトランジスタと、第１の出力端子と接地との間に接続された第２のコンデンサと、前記第１の出力端子と前記第１のコンデンサの前記一端との間に接続された第３のトランジスタと、前記第１の入力端子と前記第１のコンデンサの前記他端との間に接続された第４のトランジスタとを具備し、前記第１の入力端子に所定の電圧を入力して、前記第１および第２のトランジスタの組と前記第３および第４のトランジスタの組を交互に導通／遮断することにより前記第１の出力端子に前記第１の入力端子の電圧以上に昇圧された電圧を出力することを特徴とする。

請求項２にかかる発明は、請求項１に記載のチャージポンプ回路において、第３のコンデンサと、該第３のコンデンサの一端と前記第１の出力端子との間に接続された第５のトランジスタと、前記第３のコンデンサの他端と接地との間に接続された第６のトランジスタと、第２の出力端子と接地との間に接続された第４のコンデンサと、前記第２の出力端子と前記第３のコンデンサの前記一端との間に接続された第７のトランジスタと、前記第１の入力端子と前記第３のコンデンサの前記他端との間に接続された第８のトランジスタとを具備し、前記第１の入力端子に所定の電圧を入力して、前記第１、第２、第７および第８のトランジスタの組と前記第３、第４、第５および第６のトランジスタの組を交互に導通／遮断することにより前記第２の出力端子に前記第１の出力端子の電圧以上に昇圧された電圧を出力することを特徴とする。

請求項３にかかる発明のチャージポンプ回路は、第５のコンデンサと、該第５のコンデンサの一端と第２の入力端子との間に接続された第９のトランジスタと、前記第５のコンデンサの他端と接地との間に接続された第１０のトランジスタと、第３の出力端子と前記第２の入力端子との間に接続された第６のコンデンサと、前記第５のコンデンサの前記一端と接地との間に接続された第１１のトランジスタと、前記第５のコンデンサの前記他端と前記第３の出力端子との間に接続された第１２のトランジスタとを具備し、前記第２の入力端子に所定の電圧を入力して、前記第９および第１０のトランジスタの組と前記第１１および第１２のトランジスタの組を交互に導通／遮断することにより前記第３の出力端子に前記第２の入力端子の電圧の逆極性とは電圧を出力することを特徴とする。

本発明によれば、充放電経路のトランジスタとして入力電圧以上の耐圧が必要ないので、それらに低耐圧のトランジスタを使用することができ、特性向上と共にコストダウンを図ることができる。

本実施例では、充放電経路のトランジスタには入力電圧以上の電圧が印加しないような回路構成として、そのトランジスタに低耐圧トランジスタを使用し、レイアウトサイズを小さくできるようにする。この場合、トリプルウエルプロセス等のように、低耐圧トランジスタを基板から分離できるプロセスを用いて、それぞれ昇圧コンデンサの正側、負側を別のウエル電位で構成する。ゲート電位についても、チャージ時、ポンプ時の電位切替スイッチにより制御し、ソース、ゲート、ドレインのノードにおいて耐圧を超える電位とならないように動作させる。レイアウトサイズでは、０．３５μｍ、３V／１８Vプロセスでのエスティメーションで、高耐圧トランジスタを用いた場合に比べ、充放電用のトランジスタのサイズがゲート幅で１／４未満、面積で約１／１０に縮小できる。

図１は入力電圧ＶＤＤから２倍昇圧電圧２ＶＤＤを発生させる実施例のチャージポンプ回路の回路図である。Ｃ１，Ｃ２はコンデンサ、Ｍ１，Ｍ３、Ｍ４はＰＭＯＳトランジスタ、Ｍ２はＮＭＯＳトランジスタ、ＳＷ１〜ＳＷ３は切替スイッチである。トランジスタＭ１〜Ｍ４は低耐圧トランジスタであり、スイッチＳＷ１〜ＳＷ３は耐圧が電圧２ＶＤＤ以上の高耐圧素子で構成されている。１は電圧ＶＤＤが入力する入力端子、２は２倍昇圧電圧２ＶＤＤが出力する出力端子、３，４はチャージ時に電圧ＶＤＤに、ポンプ時に接地電圧に切り替えられる制御端子である。

チャージ動作時は、スイッチＳＷ１〜ＳＷ３が図１の状態に切り替えられ、また制御端子３，４には電圧ＶＤＤが印加される。この結果、トランジスタＭ１，Ｍ２が導通し、トランジスタＭ３，Ｍ４が遮断するので、コンデンサＣ１には図示の極性でトランジスタＭ１，Ｍ２を経由して電圧ＶＤＤが充電される。

ポンプ動作時は、スイッチＳＷ１〜ＳＷ３が図１の状態と反対側に切り替えられ、また制御端子３，４は接地電位となる。この結果、トランジスタＭ１，Ｍ２が遮断し、トランジスタＭ３，Ｍ４が導通するので、コンデンサＣ２には、コンデンサＣ１の電圧ＶＤＤに入力端子１の電圧ＶＤＤが加算された２倍昇圧電圧２ＶＤＤが、トランジスタＭ３，Ｍ４を経由して充電される。

よって、上記したチャージ動作とポンプ動作を繰り返すことにより、出力端子２には入力端子１の電圧ＶＤＤの２倍昇圧電圧２ＶＤＤが出力する。

以上において、トランジスタＭ１には、チャージ動作時においては、ドレイン・ソース間は昇圧開始時は最大電圧ＶＤＤ、平衡時は数ｍＶ〜数百ｍＶの飽和電圧となり、ゲート・ソース間に印加する電圧はＶＤＤ、バックゲート・ドレイン間は昇圧開始時は最大電圧ＶＤＤ、平衡時は数ｍＶ〜数百ｍＶの飽和電圧となる。また、ポンプ動作時においては、ドレイン・ソース間に印加する電圧は、入力端子１の電圧ＶＤＤと出力端子２の電圧２ＶＤＤの差分のＶＤＤであり、ゲート・ソース間に印加する電圧は０Ｖであり、バックゲート・ドレイン間に印加する電圧はＶＤＤとなる。つまり、トランジスタＭ１にはＶＤＤを超える電圧は印加しない。また、同様に、トランジスタＭ２，Ｍ３，Ｍ４についても、ＶＤＤを超える電圧は印加しない。

本実施例では、上記のように充放電経路のトランジスタＭ１〜Ｍ４に入力電圧ＶＤＤを超える電圧が印加しないので、低耐圧トランジスタを使用することができ、そのドライブ能力の高さを利用してチップサイズの縮小を図ることができ、コストダウンを実現できる。また、プロセスでは、トリプルウエル等のように低耐圧トランジスタを基板から分離できるプロセスを用い、コンデンサＣ１，Ｃ２の端子部分は別の電位のウエルで構成する。

なお、スイッチＳＷ１〜ＳＷ３に代えて、レベルシフト回路を使用することもできる。また、スイッチＳＷ１，ＳＷ２はポンプ動作時はトランジスタＭ１のドレイン側に切り替わってるようにしても、出力端子２の側に切り替わるようにしてもよい。

図２は入力電圧ＶＤＤから２倍昇圧電圧２ＶＤＤと３倍昇圧電圧３ＶＤＤを発生させる実施例のチャージポンプ回路の回路図である。図１におけるものと同一のものには同一の符号を付けた。Ｃ３，Ｃ４はコンデンサ、Ｍ５，Ｍ７、Ｍ８はＰＭＯＳトランジスタ、Ｍ６はＮＭＯＳトランジスタ、ＳＷ４〜ＳＷ６はスイッチ、５は３倍昇圧電圧３ＶＤＤの出力端子、６，７は制御端子である。トランジスタＭ５〜Ｍ８は低耐圧トランジスタであり、スイッチＳＷ４〜ＳＷ６は３ＶＤＤ以上の高耐圧素子で構成されている。すなわち、この実施例は、図１に示したチャージポンプ回路を２段接続して、２段目の制御を１段目の制御と逆相関係で制御するようにしたものである。

この実施例では、トランジスタＭ１，Ｍ２，Ｍ７，Ｍ８の組と、トランジスタＭ３，Ｍ４，Ｍ５，Ｍ６の組とを交互に導通／遮断させることにより、コンデンサＣ１に充電された２ＶＤＤの電圧がコンデンサＣ３に転送され、このコンデンサＣ３の２ＶＤＤの電圧に入力端子１の電圧ＶＤＤを加算した３ＶＤＤの電圧がコンデンサＣ４に充電され、出力端子５から出力する。なお、出力端子２には実施例１のチャージポンプ回路と同様に２倍昇圧電圧２ＶＤＤが出力する。

この実施例では、スイッチＳＷ４のノードＮ１を入力端子１に接続し、スイッチＳＷ６のノードＮ２を出力端子２に接続した点が実施例１のチャージポンプ回路を単純に２段接続した点と異なっており、このようにすることで、トランジスタＭ５，Ｍ７にはＶＤＤを超える電圧が印加することはない。またトランジスタＭ６，Ｍ８にもＶＤＤを超える電圧が印加することはない。図４にコンデンサＣ１の端子Ｃ１Ｐ，Ｃ１Ｎ、コンデンサＣ３の端子Ｃ３Ｐ，Ｃ３Ｎの電圧波形を示した。コンデンサＣ１，Ｃ３それぞれの端子間の電圧変動はＶＤＤで同一だが、正端子電位が変化している。

さらに、図１のチャージポンプ回路を同様にして３段接続すれば４倍昇圧電圧４ＶＤＤの出力電圧を、４段接続すれば５倍電圧５ＶＤＤの出力電圧を得ることができる。

なお、スイッチＳＷ１〜ＳＷ６に代えて、レベルシフト回路を使用することもできる。また、スイッチＳＷ１，ＳＷ２はポンプ動作時はトランジスタＭ１のドレイン側に切り替わっても、出力端子２の側に切り替わるようにしてもよい。

図３は入力電圧ＶＤＤから負の電圧−ＶＤＤを発生させる実施例のチャージポンプ回路の回路図である。Ｃ５，Ｃ６はコンデンサ、Ｍ９はＰＭＯＳトランジスタ、Ｍ１０〜Ｍ１２はＮＭＯＳトランジスタ、ＳＷ７〜ＳＷ９は切替スイッチである。トランジスタＭ９〜Ｍ１２は低耐圧トランジスタであり、スイッチＳＷ７〜ＳＷ９は耐圧が電圧２ＶＤＤ以上の高耐圧素子で構成されている。８は電圧ＶＤＤが入力する入力端子、９は負電圧−ＶＤＤが出力する出力端子、１０，１１は制御端子である。

チャージ動作時は、スイッチＳＷ７〜ＳＷ９が図３の状態に切り替えられ、また制御端子１０，１１は接地電位となる。この結果、トランジスタＭ９，Ｍ１０が導通し、トランジスタＭ１１，Ｍ１２が遮断するので、コンデンサＣ５には図示の極性でトランジスタＭ９，Ｍ１０を経由して電圧ＶＤＤに充電される。

ポンプ動作時は、スイッチＳＷ７〜ＳＷ９が図３と反対側に切り替えられ、また制御端子１０，１１には電圧ＶＤＤが印加される。この結果、トランジスタＭ９，Ｍ１０が遮断し、トランジスタＭ１１，Ｍ１２が導通するので、コンデンサＣ６には、コンデンサＣ５の電圧ＶＤＤに入力電圧ＶＤＤを加えた２倍の電圧２ＶＤＤが、トランジスタＭ１１，Ｍ１２を経由して充電される。

よって、上記したチャージ動作とポンプ動作を繰り返すことにより、出力端子９には入力端子８の電圧ＶＤＤの極性を反転した電圧−ＶＤＤが出力する。以上において、トランジスタＭ９〜Ｍ１２にはＶＤＤを超える電圧は印加しない。ここで、コンデンサＣ６の正極側は接地側に接続されてもよい。図５にコンデンサＣ５の端子Ｃ５Ｐ，Ｃ５Ｎの電圧波形を示した。コンデンサＣ５の両端間の電圧は変化しないが、入力電圧ＶＤＤに対する電圧が変化している。

なお、スイッチＳＷ７〜ＳＷ９に代えて、レベルシフト回路を使用することもできる。また、この図３のチャージポンプ回路も、図２と同様の考えで２段接続すれば、−２ＶＤＤの電圧を、３段接続すれば−３ＶＤＤの電圧を出力させることができるが、詳しい説明は省略する。

実施例１のチャージポンプ回路の回路図である。実施例２のチャージポンプ回路の回路図である。実施例３のチャージポンプ回路の回路図である。実施例２のチャージポンプ回路のコンデンサ端子の電圧波形図である。実施例３のチャージポンプ回路のコンデンサ端子の電圧波形図である。

符号の説明

１：入力端子
２：出力端子
３，４：制御端子
５：出力端子
６，７：制御端子
８：入力端子
９：出力端子
１０，１１：制御端子

Claims

第１のコンデンサと、該第１のコンデンサの一端と第１の入力端子との間に接続された第１のトランジスタと、前記第１のコンデンサの他端と接地との間に接続された第２のトランジスタと、第１の出力端子と接地との間に接続された第２のコンデンサと、前記第１の出力端子と前記第１のコンデンサの前記一端との間に接続された第３のトランジスタと、前記第１の入力端子と前記第１のコンデンサの前記他端との間に接続された第４のトランジスタとを具備し、
前記第１の入力端子に所定の電圧を入力して、前記第１および第２のトランジスタの組と前記第３および第４のトランジスタの組を交互に導通／遮断することにより前記第１の出力端子に前記第１の入力端子の電圧以上に昇圧された電圧を出力することを特徴とするチャージポンプ回路。
請求項１に記載のチャージポンプ回路において、
第３のコンデンサと、該第３のコンデンサの一端と前記第１の出力端子との間に接続された第５のトランジスタと、前記第３のコンデンサの他端と接地との間に接続された第６のトランジスタと、第２の出力端子と接地との間に接続された第４のコンデンサと、前記第２の出力端子と前記第３のコンデンサの前記一端との間に接続された第７のトランジスタと、前記第１の入力端子と前記第３のコンデンサの前記他端との間に接続された第８のトランジスタとを具備し、
前記第１の入力端子に所定の電圧を入力して、前記第１、第２、第７および第８のトランジスタの組と前記第３、第４、第５および第６のトランジスタの組を交互に導通／遮断することにより前記第２の出力端子に前記第１の出力端子の電圧以上に昇圧された電圧を出力することを特徴とするチャージポンプ回路。
第５のコンデンサと、該第５のコンデンサの一端と第２の入力端子との間に接続された第９のトランジスタと、前記第５のコンデンサの他端と接地との間に接続された第１０のトランジスタと、第３の出力端子と前記第２の入力端子との間に接続された第６のコンデンサと、前記第５のコンデンサの前記一端と接地との間に接続された第１１のトランジスタと、前記第５のコンデンサの前記他端と前記第３の出力端子との間に接続された第１２のトランジスタとを具備し、
前記第２の入力端子に所定の電圧を入力して、前記第９および第１０のトランジスタの組と前記第１１および第１２のトランジスタの組を交互に導通／遮断することにより前記第３の出力端子に前記第２の入力端子の電圧とは逆極性の電圧を出力することを特徴とするチャージポンプ回路。