JP2006065470A - メモリ制御方法および装置 - Google Patents
メモリ制御方法および装置 Download PDFInfo
- Publication number
- JP2006065470A JP2006065470A JP2004245216A JP2004245216A JP2006065470A JP 2006065470 A JP2006065470 A JP 2006065470A JP 2004245216 A JP2004245216 A JP 2004245216A JP 2004245216 A JP2004245216 A JP 2004245216A JP 2006065470 A JP2006065470 A JP 2006065470A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory control
- signal
- strobe
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dram (AREA)
Abstract
特殊な回路を使わずに、電源・温度の変化や、プリント基板上の配線層や、層間接続、素材のばらつき等があっても、安定的に動作させることが可能なメモリ制御方法および装置を提供する。
【解決手段】
メモリ装置であるDDR−SDRAM2が出力するデータを、DDRインタフェイス70でDDR−SDRAM2が出力する複数のストローブ信号のうち、少なくとも2つのストローブ信号のそれぞれに基づいて取り込み、選択部40が、DDRインタフェイス70が取り込んだデータのいずれかを選択して出力する。
【選択図】 図1
Description
2 DDR−SDRAM
3 プロセッサ
4 システムバス
10、10−0、10−1 データリード制御部
11−0L、11−0H、11−1L、11−1H ラッチ
20−0L、20−0H、20−1L、20−1H ラッチ
21−0L、21−0H、21−1L、21−1H ラッチ
30−0、30−1 DLL
40、40−0、40−1 選択部
50、50−0、50−1 判定部
60 システムバスインタフェイス
70 DDRインタフェイス
80 データライト制御部
Claims (17)
- 複数のストローブ信号を出力するとともに該ストローブ信号に同期してデータを出力するメモリ装置を制御するメモリ制御方法であって、
メモリ装置が出力するデータを、該メモリ装置が出力する複数のストローブ信号のうち、少なくとも2つのストローブ信号のそれぞれに基づいて取り込み、該取り込んだデータのいずれかを選択して出力することを特徴とするメモリ制御方法。 - 前記ストローブ信号に基づいて取り込んだデータの正誤を判定し、該判定により正と判定されたデータを選択して出力することを特徴とする請求項1記載のメモリ制御方法。
- 前記選択は、前記ストローブ信号のうち特定のストローブ信号で取り込んだデータが誤りと判定された場合に、該特定のストローブ信号とは別のストローブ信号で取り込んだデータを出力することにより行われることを特徴とする請求項2記載のメモリ制御方法。
- 前記判定は、前記メモリ装置の初期化処理時に行われることを特徴とする請求項2記載のメモリ制御方法。
- 前記データは、前記ストローブ信号の位相をシフトした信号のエッジと同期して取り込まれることを特徴とする請求項1記載のメモリ制御方法。
- 前記データは、前記ストローブ信号の位相をシフトした信号の立ち上がりエッジと立ち下がりエッジのそれぞれに同期して取り込まれることを特徴とする請求項5記載のメモリ制御方法。
- 前記ストローブ信号は、前記メモリ装置に接続された複数の信号線のそれぞれから出力され、該信号線のうち近傍に配置された少なくとも2つの信号線のそれぞれから出力されるストローブ信号に基づいて前記データを取り込むことを特徴とする請求項1記載のメモリ制御方法。
- 前記ストローブ信号は、前記メモリ装置に接続された複数の信号線のそれぞれから出力され、該信号線のうち対称に配置された少なくとも2つの信号線のそれぞれから出力されるストローブ信号に基づいて前記データを取り込むことを特徴とする請求項1記載のメモリ制御方法。
- 複数のストローブ信号を出力するとともに該ストローブ信号に同期してデータを出力するメモリ装置を制御するメモリ制御装置において、
メモリ装置が出力するデータを、該メモリ装置が出力する複数のストローブ信号のうち、少なくとも2つのストローブ信号のそれぞれに基づいて取り込むデータ取得手段と、
前記データ取得手段が取り込んだデータのいずれかを選択して出力する選択手段と
を具備することを特徴とするメモリ制御装置。 - 前記データ取得手段は、1のストローブ信号に基づいてデータを取り込むデータ取り込み手段を少なくとも2つ具備することを特徴とする請求項9記載のメモリ制御装置。
- 前記選択手段が選択したデータの正誤を判定する判定手段をさらに具備し、
前記選択手段は、前記判定手段の判定結果に基づいて選択するデータを変更する
ことを特徴とする請求項9記載のメモリ制御装置。 - 前記判定手段は、前記選択手段が選択したデータが誤りと判定された場合に、前記選択手段に該誤りと判定されたデータを取り込んだストローブ信号とは別のストローブ信号で取り込んだデータ選択させることを特徴とする請求項11記載のメモリ制御装置。
- 前記判定手段は、前記メモリ装置の初期化処理時に前記判定を行うことを特徴とする請求項11記載のメモリ制御装置。
- 前記ストローブ信号の位相をシフトした信号を生成する位相シフト手段をさらに具備し、
前記データ取得手段は、前記位相シフト手段が生成した信号のエッジと同期してデータを取り込む
ことを特徴とする請求項9記載のメモリ制御装置。 - 前記データ取得手段は、前記位相シフト手段が生成した信号の立ち上がりエッジと立ち下がりエッジのそれぞれに同期してデータを取り込むことを特徴とする請求項14記載のメモリ制御装置。
- 前記ストローブ信号は、前記メモリ装置に接続された複数の信号線のそれぞれから出力され、
前記データ取得手段は、前記信号線のうち近傍に配置された少なくとも2つの信号線のそれぞれから出力されるストローブ信号に基づいて前記データを取り込む
ことを特徴とする請求項9記載のメモリ制御装置。 - 前記ストローブ信号は、前記メモリ装置に接続された複数の信号線のそれぞれから出力され、
前記データ取得手段は、前記信号線のうち対称に配置された少なくとも2つの信号線のそれぞれから出力されるストローブ信号に基づいて前記データを取り込む
ことを特徴とする請求項9記載のメモリ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245216A JP4661134B2 (ja) | 2004-08-25 | 2004-08-25 | メモリ制御方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245216A JP4661134B2 (ja) | 2004-08-25 | 2004-08-25 | メモリ制御方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006065470A true JP2006065470A (ja) | 2006-03-09 |
JP4661134B2 JP4661134B2 (ja) | 2011-03-30 |
Family
ID=36111934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004245216A Expired - Fee Related JP4661134B2 (ja) | 2004-08-25 | 2004-08-25 | メモリ制御方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4661134B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008023793A1 (fr) * | 2006-08-24 | 2008-02-28 | Panasonic Corporation | Circuit intégré à semi-conducteur, système de mémoire et dispositif d'imagerie électronique |
JP2008071249A (ja) * | 2006-09-15 | 2008-03-27 | Ricoh Co Ltd | メモリ制御装置 |
JP2009025171A (ja) * | 2007-07-20 | 2009-02-05 | Jeol Ltd | Nmr用パルス発生装置 |
US9146880B2 (en) | 2012-05-16 | 2015-09-29 | Samsung Electronics Co., Ltd. | System-on-chip for providing access to shared memory via chip-to-chip link, operation method of the same, and electronic system including the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001195884A (ja) * | 1999-11-05 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2003173290A (ja) * | 2001-12-06 | 2003-06-20 | Ricoh Co Ltd | メモリ制御装置 |
JP2004185608A (ja) * | 2002-11-21 | 2004-07-02 | Matsushita Electric Ind Co Ltd | データのラッチタイミング調整装置 |
US6760263B2 (en) * | 2002-03-22 | 2004-07-06 | Via Technologies, Inc. | Method and device for controlling data latch time |
-
2004
- 2004-08-25 JP JP2004245216A patent/JP4661134B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001195884A (ja) * | 1999-11-05 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2003173290A (ja) * | 2001-12-06 | 2003-06-20 | Ricoh Co Ltd | メモリ制御装置 |
US6760263B2 (en) * | 2002-03-22 | 2004-07-06 | Via Technologies, Inc. | Method and device for controlling data latch time |
JP2004185608A (ja) * | 2002-11-21 | 2004-07-02 | Matsushita Electric Ind Co Ltd | データのラッチタイミング調整装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008023793A1 (fr) * | 2006-08-24 | 2008-02-28 | Panasonic Corporation | Circuit intégré à semi-conducteur, système de mémoire et dispositif d'imagerie électronique |
JPWO2008023793A1 (ja) * | 2006-08-24 | 2010-01-14 | パナソニック株式会社 | 半導体集積回路及びメモリシステム及び電子撮像装置 |
US7907472B2 (en) | 2006-08-24 | 2011-03-15 | Panasonic Corporation | Semiconductor integrated circuit for fetching read data from a DDR-SDRAM operating in synchronization with a clock |
JP2008071249A (ja) * | 2006-09-15 | 2008-03-27 | Ricoh Co Ltd | メモリ制御装置 |
US7518946B2 (en) | 2006-09-15 | 2009-04-14 | Ricoh Company, Ltd. | Memory control device |
JP2009025171A (ja) * | 2007-07-20 | 2009-02-05 | Jeol Ltd | Nmr用パルス発生装置 |
US9146880B2 (en) | 2012-05-16 | 2015-09-29 | Samsung Electronics Co., Ltd. | System-on-chip for providing access to shared memory via chip-to-chip link, operation method of the same, and electronic system including the same |
Also Published As
Publication number | Publication date |
---|---|
JP4661134B2 (ja) | 2011-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9552853B2 (en) | Methods for calibrating a read data path for a memory interface | |
US10884923B2 (en) | Memory module with local synchronization and method of operation | |
US7975164B2 (en) | DDR memory controller | |
US8351283B2 (en) | Semiconductor storage device | |
US7849373B2 (en) | Method of testing a memory module and hub of the memory module | |
JP5649293B2 (ja) | メモリモジュール | |
US7965568B2 (en) | Semiconductor integrated circuit device and method of testing same | |
KR20110033234A (ko) | 적층된 메모리 디바이스 다이들을 이용하는 메모리 시스템 및 방법, 및 그 메모리 시스템을 이용하는 시스템 | |
JP4959264B2 (ja) | メモリ制御装置 | |
JP2009223854A (ja) | 半導体装置及びデータプロセッサ | |
US20100124129A1 (en) | Data writing apparatus and method for semiconductor integrated circuit | |
JP2003173290A (ja) | メモリ制御装置 | |
JP4661134B2 (ja) | メモリ制御方法および装置 | |
US7492661B2 (en) | Command generating circuit and semiconductor memory device having the same | |
JP2010079520A (ja) | メモリモジュールのコントローラ及びメモリモジュールのコントローラの制御方法 | |
US9300282B2 (en) | Semiconductor device and semiconductor system including the same | |
US6504767B1 (en) | Double data rate memory device having output data path with different number of latches | |
WO2020131528A1 (en) | Signal skew in source-synchronous system | |
CN114518837B (zh) | 运用于存储器系统的多循环写入均衡程序的处理方法 | |
US20240046975A1 (en) | Memory module adjusting inter-rank clock timing, memory system and training method thereof | |
JP2010198715A (ja) | 半導体記憶装置 | |
KR100321729B1 (ko) | 동기 반도체 메모리를 위한 인터페이스 | |
KR20230155935A (ko) | 반도체 메모리 장치 및 그 메모리 시스템 | |
JP2011170771A (ja) | 半導体集積回路及びそのタイミング調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4661134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |