JP2006054749A

JP2006054749A - 発振回路

Info

Publication number: JP2006054749A
Application number: JP2004235956A
Authority: JP
Inventors: Hisao Shigematsu; 寿生重松
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2004-08-13
Filing date: 2004-08-13
Publication date: 2006-02-23
Anticipated expiration: 2024-08-13
Also published as: JP4620982B2; US7323947B2; US20060033590A1

Abstract

【課題】小型化かつ位相雑音を低減することができる発振回路を提供することを課題とする。
【解決手段】差動対を構成する第１及び第２のトランジスタ（１０１，１０２）と、第１及び第２のトランジスタの第１の端子側に接続される出力合成回路（１０３）と、第１及び第２のトランジスタの第２の端子側に接続される電流源（１０６）とを有する発振回路が提供される。
【選択図】図１

Description

本発明は、発振回路に関し、特に差動対トランジスタを有する発振回路に関する。

近年、インターネットの急速な普及により高速で大容量のデータを送受信できる通信システムの需要が高まり、ビットレートは益々増加していく傾向にある。最近では、１６０Ｇ［ｂｐｓ］という声も聞かれる。また高速の無線通信の要求も同時に高まっている。このようなシステムを実現するにあたり送信側および受信側に配置される発振器は欠くことのできない重要な回路となっている。

ＬＣ発振器はＬＣから構成される共振器で発生する損失をトランジスタで負性抵抗を生成して発振を持続させる回路で古くから用いられていた。近年では、プッシュプッシュ型と呼ばれる倍波を利用した発振器の構成も登場し、トランジスタの最大発振周波数より高い周波数での発振も可能となった。

下記の特許文献１には、低消費電力発振器であってカスコードに接続されたトランジスタ対を含む共振回路を備えた送信システムが記載されている。また、下記の特許文献２には、差動増幅器を利用した電圧制御回路が記載されている。

特開２０００−３０７４２３号公報特開２００３−１６８９２４号公報

本発明の目的は、小型の発振回路を提供することである。
本発明の他の目的は、位相雑音を低減することができる発振回路を提供することである。

本発明の一観点によれば、差動対を構成する第１及び第２のトランジスタと、第１及び第２のトランジスタの第１の端子側に接続される出力合成回路と、第１及び第２のトランジスタの第２の端子側に接続される電流源とを有する発振回路が提供される。

電流源を接続することにより、小型かつ位相雑音を低減することができる発振回路を提供することができる。すなわち、２個のトランジスタのそれぞれにバイアス回路を設ける必要がないので、小型化することができる。また、伝送線路の長さを調整するのではなく、出力合成回路及び電流源により位相を調整するので、伝送線路長が長くなり回路面積が大きくなることを防止し、小型化することができる。また、出力合成回路の他に電流源を設けることにより、位相雑音を低減することができる。

図６（Ａ）は、プッシュプッシュ型発振回路の構成を示す回路図である。電界効果トランジスタ（ＦＥＴ）６０１及び６０２は、相互にゲート端子（以下、ゲートという）が伝送線路ＴＬ２を介してグランドに接続される。トランジスタ６０１及び６０２のソース端子（以下、ソースという）は、それぞれ伝送線路ＴＬ１を介してグランドに接続される。直流電源６０４は、伝送線路６０３を介してトランジスタ６０１のドレイン端子（以下、ドレインという）に接続される。直流電源６０６は、伝送線路６０５を介してトランジスタ６０２のドレインに接続される。ウィルキンソンカプラ（Wilkinson coupler）６０７は、抵抗回路を含み、伝送線路ＴＬを介してトランジスタ６０１及び６０２のドレインに接続され、出力端子ＯＵＴから発振信号を出力する。

トランジスタ６０１及び６０２は、それぞれが１個の発振器を構成する。伝送線路６０３及び６０５は、それらの発振器の発振基本周波数の波長λの１／４の長さを有する。発振条件を満たすための調整を行うことにより、トランジスタ６０１及び６０２はそれぞれ発振する。トランジスタ６０１及び６０２のゲートに接続される伝送線路ＴＬ２の長さを調整することにより、トランジスタ６０１及び６０２の発振信号の位相を反転させる（１８０度ずらす）ことができる。ウィルキンソンカプラ６０７は、これら２つの発振信号を合成し、出力端子ＯＵＴから発振信号を出力する。この合成により、２つの発振信号の基本周波数成分は打ち消し合い、２倍波成分の発振信号が合成されて出力される。

図６（Ｂ）は、他のプッシュプッシュ型発振回路の構成を示す回路図である。電界効果トランジスタ６１１及び６１２は、相互にゲートが伝送線路ＴＬ２を介して接続される。トランジスタ６１１及び６１２のソースは、それぞれ伝送線路ＴＬ１を介してグランドに接続される。出力合成回路（Output combiner）６１３は、伝送線路ＴＬ３を介してトランジスタ６１１及び６１２のドレインに接続され、出力端子ＯＵＴから発振信号を出力する。直流電源６１５は、伝送線路６１４を介して出力端子ＯＵＴに接続される。バラクタダイオード６１６及び６１７は、カソードが相互に接続される。バラクタダイオード６１６のアノードはトランジスタ６１１のゲートに接続され、バラクタダイオード６１７のアノードはトランジスタ６１２のゲートに接続される。バラクタ制御端子Ｖｔは、抵抗６１８を介してバラクタダイオード６１６及び６１７のカソード相互接続点に接続される。

図６（Ａ）のウィルキンソンカプラ６０７を使用する場合は６０１及び６０２の出力インピーダンスは５０Ωである必要があるので整合回路が必要になる。これに対して、図６（Ｂ）の出力合成回路６１３は、抵抗を介さずにトランジスタ６１１及び６１２のドレインを直接接続する。これにより、トランジスタ６１１及び６１２のゲートに接続される伝送線路ＴＬ２の長さを調整することなく、トランジスタ６１１及び６１２の発振信号の位相を反転させることができる。出力合成回路６１３が２つの発振信号を合成することにより、２つの発振信号の基本周波数成分は打ち消し合い、２倍波成分の発振信号が合成されて出力される。伝送線路６１４は、その２倍波周波数の波長λの１／４の長さを有する。また、バラクタ制御端子Ｖｔの電圧を制御することにより、バラクタダイオード（可変容量）６１６及び６１７の容量を変化させ、出力端子ＯＵＴから出力される発振信号の周波数を制御することができる。

しかし、図６（Ａ）の発振回路のように２個の発振器を組み合わせるとそれぞれにバイアス回路６０４及び６０６が必要となり占有面積が大きくなるばかりか、発振信号の位相を反転させて（１８０度ずらして）重ねる必要があり、そのためにトランジスタ６０１及び６０２のゲートに接続される伝送線路ＴＬ２の長さが長くなり非常に大きな面積を必要とする。さらに、発振出力が弱いという問題もある。この問題を改善するために、図６（Ｂ）の発振回路が考えられるが、位相雑音特性が充分でないという問題がある。位相雑音については合成される２倍波以外の基本波及び高調波成分を充分低減していないことが問題である。

（第１の実施形態）
図１は、本発明の第１の実施形態によるプッシュプッシュ型発振回路の構成例を示す回路図である。電界効果トランジスタ１０１及び１０２は、相互にゲートが伝送線路ＴＬ２を介して接続される。トランジスタ１０１及び１０２のソースは、それぞれ伝送線路ＴＬ１及び電流源１０６を介してグランド（基準電位）に接続され、仮想接地される。仮想接地は、高周波数的にグランドであることを意味する。出力合成回路（Output combiner）１０３、伝送線路ＴＬ３を介してトランジスタ１０１及び１０２のドレインに接続され、出力端子ＯＵＴから発振信号を出力する。直流電源１０５は、伝送線路１０４を介して出力端子ＯＵＴに接続される。

電流源１０６は、定電流源であり、トランジスタ１０１から引き込む電流とトランジスタ１０２から引き込む電流の合計を一定値にする。これにより、トランジスタ１０１及び１０２の発振信号の基本周波数成分は、相互に１８０度ずれた反転信号になる。これにより、それら２つの発振信号の基本周波数成分は、互いに打ち消し合う。また、図６（Ｂ）と同様に、出力合成回路１０３は、抵抗を介さずにトランジスタ１０１及び１０２のドレインを直接接続するので、トランジスタ１０１及び１０２のゲートに接続される伝送線路ＴＬ２の長さを調整することなく、トランジスタ１０１及び１０２の発振信号の位相を反転させることができる。出力合成回路１０３が２つの発振信号を合成することにより、２つの発振信号の基本周波数成分は打ち消し合い、２倍波成分の発振信号が合成されて出力される。伝送線路１０４は、その２倍波周波数の波長λの１／４の長さを有する。

本実施形態によれば、２つのトランジスタ１０１及び１０２とそのトータル電流を引き込む電流源１０６からなる差動対を用いることで、結合されたソース端子を仮想接地と見立てることが可能となる。ソース端子において１次の波（基本波）は互いに打ち消し合い、２次の波のみ合成され、２倍波を生成できる。電流源１０６を用いることで、図６（Ｂ）と比較して１次及び３次の波をソース端子で打ち消すことができるため、位相雑音を改善することができる。さらに、トランジスタ１０１及び１０２のドレイン側の出力合成回路１０３で出力合成を行うことで発振回路をコンパクトにできる。

以上のように、第１及び第２のトランジスタ１０１及び１０２は差動対を構成する。出力合成回路１０３は、第１及び第２のトランジスタ１０１及び１０２の第１の端子（ドレイン端子）側に接続される。電流源１０６は、第１及び第２のトランジスタ１０１及び１０２の第２の端子（ソース端子）側に接続される。

電流源１０６を接続することにより、小型かつ位相雑音を低減することができる発振回路を提供することができる。図６（Ａ）の回路では、２個のトランジスタ６０１及び６０２のそれぞれにバイアス回路６０４及び６０６を設ける必要がある。それに対し、本実施形態では、２個のトランジスタ１０１及び１０２のそれぞれにバイアス回路を設ける必要がなく、１個のバイアス回路１０５でよいので、小型化することができる。また、図６（Ａ）の回路では、トランジスタ６０１及び６０２のゲートに接続される伝送線路ＴＬ２の長さを調整することにより発振信号の位相を制御する必要がある。本実施形態では、伝送線路ＴＬ２の長さを調整するのではなく、出力合成回路１０３及び電流源１０６により位相を調整するので、伝送線路長が長くなり回路面積が大きくなることを防止し、小型化することができる。また、図６（Ｂ）の回路では、出力合成回路６１３のみで位相調整するので、２倍波以外の基本波及び高調波成分を充分低減できない。本実施形態では、出力合成回路１０３の他に電流源１０６を設けることにより、２倍波以外の基本波及び高調波成分を充分低減でき、位相雑音を低減することができる。このように、プッシュプッシュ型発振回路では、倍波を利用することにより、トランジスタ１０１及び１０２の最大発振周波数より高い周波数での発振が可能になる。

（第２の実施形態）
図２は、本発明の第２の実施形態によるプッシュプッシュ型発振回路の構成例を示す回路図である。本実施形態が第１の実施形態（図１）と異なる点を説明する。

バラクタダイオード２０１及び２０２は、カソードが相互に接続される。バラクタダイオード２０１のアノードはトランジスタ１０１のゲート（制御端子）に接続され、バラクタダイオード２０２のアノードはトランジスタ１０２のゲート（制御端子）に接続される。バラクタ制御端子Ｖｔは、抵抗２０３を介してバラクタダイオード２０１及び２０２のカソード相互接続点に接続される。電流源１０６は、電界効果トランジスタで構成される。トランジスタ１０６は、ゲートが電流源制御端子Ｖｃに接続され、ソースがグランドに接続され、ドレインがトランジスタ１０１及び１０２のソース相互接続点に接続される。

本実施形態は、第１の実施形態と同様に、２つのトランジスタ１０１及び１０２とそのトータル電流を引き込む電流源１０６からなる差動対を用いることでソースを仮想接地と見立てることが可能となり、左右のトランジスタ１０１及び１０２から互いに極性の異なる信号を非常にコンパクトな回路構成で取り出すことが可能となる。これにより、１次の波（基本波）は互いに打ち消し合い、２次の波のみ合成され、２倍波を生成できる。電流源１０６を用いることで、図６（Ｂ）の回路と比較して、１次及び３次の波をソース端子で打ち消すことができ、２倍波と基本波の比、及び２倍波と３倍波の比を向上させることができるため位相雑音を改善することができる（図３（Ａ）及び（Ｂ）参照）。さらに、ドレイン側に出力合成回路１０３を用いることで、ゲートから信号を取り出す形式に比べ、ソースフォロワを介さず負荷を直接駆動でき、コンパクトにできると共に、発振出力も増加する。

本実施形態は、バラクタ制御端子Ｖｔの電圧を制御することにより、バラクタダイオード２０１及び２０２の容量を変化させ、出力端子ＯＵＴから出力される発振信号の周波数を制御することができる。また、電流源制御端子Ｖｃの電圧を調整することで、電流源１０６に流れる電流量を変化させることができるため、出力端子ＯＵＴからの発振出力を変化させることができる（図４参照）。

図３（Ａ）は図２の本実施形態による発振回路の発振出力の高調波分布を示し、図３（Ｂ）は図６（Ｂ）の発振回路の発振出力の高調波分布を示す。縦軸は出力端子ＯＵＴからの出力［ｄＢｍ］を示し、横軸は高調波次数（harmindex）を示す。横軸の高調波次数は、「１．０」が基本波を示し、「２．０」が２倍波を示し、「３．０」が３倍波を示す。

図３（Ａ）の本実施形態の発振回路特性は、図３（Ｂ）の発振回路特性に比べ、基本波及び３倍波の発振出力が小さくなっている。この発振回路では、２倍波の発振信号が必要であり、それ以外の基本波及び高調波の位相雑音は不要である。本実施形態では、電流源１０６を設けることにより、２倍波以外の基本波及び高調波成分を充分低減でき、位相雑音を低減することができる。

図４は、電流源制御端子Ｖｃによる発振出力制御を示すグラフである。横軸は図２の電流源制御端子Ｖｃの電圧［Ｖ］を示し、縦軸は出力端子ＯＵＴからの出力［ｄＢｍ］を示す。電流源制御端子Ｖｃの電圧を調整することで、出力端子ＯＵＴからの発振出力を変化させることができる。

（第３の実施形態）
図５は、本発明の第３の実施形態によるカスコード型プッシュプッシュ型発振回路の構成例を示す回路図である。本実施形態が第２の実施形態（図２）と異なる点を説明する。

電界効果トランジスタ５０１は、ゲートが抵抗５０４を介して高調波制御端子Ｖｈに接続され、ソースがトランジスタ１０１のドレインに接続され、ドレインが伝送線路ＴＬ３を介して出力合成回路１０３に接続される。電界効果トランジスタ５０２は、ゲートが抵抗５０６を介して高調波制御端子Ｖｈに接続され、ソースがトランジスタ１０２のドレインに接続され、ドレインが伝送線路ＴＬ３を介して出力合成回路１０３に接続される。容量５０３は、トランジスタ５０１のゲート及びグランド間に接続される。容量５０５は、トランジスタ５０２のゲート及びグランド間に接続される。出力端子Ａ１は、伝送線路ＴＬを介してトランジスタ１０１及び５０１の相互接続点に接続される。出力端子Ａ２は、伝送線路ＴＬを介してトランジスタ１０２及び５０２の相互接続点に接続される。

本実施形態では、トランジスタ１０１及び１０２にそれぞれトランジスタ５０１及び５０２がカスコード接続される。これにより、本実施形態は、第１及び第２の実施形態に比べ、高周波での発振を容易にするばかりでなく、出力負荷の発振用トランジスタに与える影響を低減できる。

さらに、ゲート接地トランジスタ５０１及び５０２のゲート端子Ｖｈの電圧を制御することにより、高調波出力成分を制御することが可能となる。具体的には、出力波形の形状を変化させることができる。なお、抵抗５０４，５０６及び容量５０３，５０５は削除してもよい。すなわち、トランジスタ５０１及び５０２のゲートを直接高調波制御端子Ｖｈに接続してもよい。

また、出力端子Ａ１及びＡ２から同時に位相反転した基本周波数の波を取り出すことができる。これにより、出力端子Ａ１及びＡ２からは基本波を出力させ、出力端子ＯＵＴからは２倍波を出力させることができる。第１及び第２の実施形態では、２倍波のみが出力されるので、他の周波数の信号を得るには分周器や逓倍器が必要になる。本実施形態では、基本波及び２倍波を得ることができるので、分周器や逓倍器が不要になり、発振回路をコンパクトにすることができる。

なお、第１〜第３の実施形態では、電界効果トランジスタを用いる場合を例に説明したが、電界効果トランジスタの代わりにバイポーラトランジスタを用いてもよい。その場合、電界効果トランジスタのゲート、ソース及びドレインは、それぞれバイポーラトランジスタのベース、エミッタ及びコレクタに相当する。

上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態は、例えば以下のように種々の適用が可能である。

（付記１）
差動対を構成する第１及び第２のトランジスタと、
前記第１及び第２のトランジスタの第１の端子側に接続される出力合成回路と、
前記第１及び第２のトランジスタの第２の端子側に接続される電流源と
を有する発振回路。
（付記２）
さらに、前記第１及び第２のトランジスタにそれぞれカスコード接続される第３及び第４のトランジスタを有し、
前記出力合成回路は前記第３及び第４のトランジスタの第１の端子側に接続され、
前記電流源は前記第１及び第２のトランジスタの第２の端子側に接続される付記１記載の発振回路。
（付記３）
さらに、前記第１及び第２のトランジスタの制御端子にそれぞれ接続される第１及び第２のバラクタと、
前記第１及び第２のバラクタを介して前記第１及び第２のトランジスタの制御端子に接続されるバラクタ制御端子と
を有する付記１記載の発振回路。
（付記４）
前記第１及び第２のトランジスタの制御端子が相互に接続される付記１記載の発振回路。
（付記５）
さらに、前記第１及び第２のトランジスタの制御端子の相互点に接続される高調波制御端子を有する付記４記載の発振回路。
（付記６）
さらに、前記第１及び第２のトランジスタの制御端子及び前記高調波制御端子間にそれぞれ接続される第１及び第２の抵抗と、
前記第１及び第２のトランジスタの制御端子及び基準電位間にそれぞれ接続される第１及び第２容量と
を有する付記５記載の発振回路。
（付記７）
さらに、前記出力合成回路の出力端子に接続される直流電源を有する付記１記載の発振回路。
（付記８）
前記第１及び第２のトランジスタは電界効果トランジスタであり、
前記出力合成回路は前記第１及び第２の電界効果トランジスタのドレイン端子側に接続され、
前記電流源は前記第１及び第２の電界効果トランジスタのソース端子側に接続される付記１記載の発振回路。
（付記９）
さらに、前記第１及び第２の電界効果トランジスタにそれぞれカスコード接続される第３及び第４の電界効果トランジスタを有し、
前記出力合成回路は前記第３及び第４の電界効果トランジスタのドレイン端子側に接続され、
前記電流源は前記第１及び第２の電界効果トランジスタのソース端子側に接続される付記８記載の発振回路。
（付記１０）
さらに、前記第１及び第２の電界効果トランジスタのゲート端子にそれぞれ接続される第１及び第２のバラクタと、
前記第１及び第２のバラクタを介して前記第１及び第２の電界効果トランジスタのゲート端子に接続されるバラクタ制御端子と
を有する付記８記載の発振回路。
（付記１１）
前記第１及び第２の電界効果トランジスタのゲート端子が相互に接続される付記８記載の発振回路。
（付記１２）
さらに、前記第１及び第２の電界効果トランジスタのゲート端子の相互点に接続される高調波制御端子を有する付記１１記載の発振回路。
（付記１３）
さらに、前記第１及び第２の電界効果トランジスタのゲート端子及び前記高調波制御端子間にそれぞれ接続される第１及び第２の抵抗と、
前記第１及び第２の電界効果トランジスタのゲート端子及び基準電位間にそれぞれ接続される第１及び第２容量と
を有する付記１２記載の発振回路。
（付記１４）
さらに、前記出力合成回路の出力端子に接続される直流電源を有する付記８記載の発振回路。
（付記１５）
前記第１及び第２のトランジスタはバイポーラトランジスタであり、
前記出力合成回路は前記第１及び第２のバイポーラトランジスタのコレクタ端子側に接続され、
前記電流源は前記第１及び第２のバイポーラトランジスタのエミッタ端子側に接続される付記１記載の発振回路。
（付記１６）
さらに、前記第１及び第２のバイポーラトランジスタにそれぞれカスコード接続される第３及び第４のバイポーラトランジスタを有し、
前記出力合成回路は前記第３及び第４のバイポーラトランジスタのコレクタ端子側に接続され、
前記電流源は前記第１及び第２のバイポーラトランジスタのエミッタ端子側に接続される付記１５記載の発振回路。
（付記１７）
さらに、前記第１及び第２のバイポーラトランジスタのベース端子にそれぞれ接続される第１及び第２のバラクタと、
前記第１及び第２のバラクタを介して前記第１及び第２のバイポーラトランジスタのベース端子に接続されるバラクタ制御端子と
を有する付記１５記載の発振回路。
（付記１８）
前記第１及び第２のバイポーラトランジスタのベース端子が相互に接続される付記１５記載の発振回路。
（付記１９）
さらに、前記第１及び第２のバイポーラトランジスタのベース端子の相互点に接続される高調波制御端子を有する付記１８記載の発振回路。
（付記２０）
さらに、前記第１及び第２のバイポーラトランジスタのベース端子及び前記高調波制御端子間にそれぞれ接続される第１及び第２の抵抗と、
前記第１及び第２のバイポーラトランジスタのベース端子及び基準電位間にそれぞれ接続される第１及び第２容量と
を有する付記１９記載の発振回路。
（付記２１）
さらに、前記出力合成回路の出力端子に接続される直流電源を有する付記１５記載の発振回路。

本発明の第１の実施形態によるプッシュプッシュ型発振回路の構成例を示す回路図である。本発明の第２の実施形態によるプッシュプッシュ型発振回路の構成例を示す回路図である。図３（Ａ）は図２の実施形態による発振回路の発振出力の高調波分布を示す図、図３（Ｂ）は図６（Ｂ）の発振回路の発振出力の高調波分布を示す図である。電流源制御端子Ｖｃによる発振出力制御を示すグラフである。本発明の第３の実施形態によるカスコード型プッシュプッシュ型発振回路の構成例を示す回路図である。図６（Ａ）及び（Ｂ）はプッシュプッシュ型発振回路の構成を示す回路図である。

符号の説明

１０１，１０２トランジスタ
１０３出力合成回路
１０４伝送線路
１０５直流電源
１０６電流源
ＴＬ１，ＴＬ２，ＴＬ３，ＴＬ伝送線路

Claims

差動対を構成する第１及び第２のトランジスタと、
前記第１及び第２のトランジスタの第１の端子側に接続される出力合成回路と、
前記第１及び第２のトランジスタの第２の端子側に接続される電流源と
を有する発振回路。
さらに、前記第１及び第２のトランジスタにそれぞれカスコード接続される第３及び第４のトランジスタを有し、
前記出力合成回路は前記第３及び第４のトランジスタの第１の端子側に接続され、
前記電流源は前記第１及び第２のトランジスタの第２の端子側に接続される請求項１記載の発振回路。
さらに、前記第１及び第２のトランジスタの制御端子にそれぞれ接続される第１及び第２のバラクタと、
前記第１及び第２のバラクタを介して前記第１及び第２のトランジスタの制御端子に接続されるバラクタ制御端子と
を有する請求項１記載の発振回路。
前記第１及び第２のトランジスタの制御端子が相互に接続される請求項１記載の発振回路。
さらに、前記第１及び第２のトランジスタの制御端子の相互点に接続される高調波制御端子を有する請求項４記載の発振回路。
さらに、前記第１及び第２のトランジスタの制御端子及び前記高調波制御端子間にそれぞれ接続される第１及び第２の抵抗と、
前記第１及び第２のトランジスタの制御端子及び基準電位間にそれぞれ接続される第１及び第２容量と
を有する請求項５記載の発振回路。
前記第１及び第２のトランジスタは電界効果トランジスタであり、
前記出力合成回路は前記第１及び第２の電界効果トランジスタのドレイン端子側に接続され、
前記電流源は前記第１及び第２の電界効果トランジスタのソース端子側に接続される請求項１記載の発振回路。
さらに、前記第１及び第２の電界効果トランジスタにそれぞれカスコード接続される第３及び第４の電界効果トランジスタを有し、
前記出力合成回路は前記第３及び第４の電界効果トランジスタのドレイン端子側に接続され、
前記電流源は前記第１及び第２の電界効果トランジスタのソース端子側に接続される請求項７記載の発振回路。
前記第１及び第２のトランジスタはバイポーラトランジスタであり、
前記出力合成回路は前記第１及び第２のバイポーラトランジスタのコレクタ端子側に接続され、
前記電流源は前記第１及び第２のバイポーラトランジスタのエミッタ端子側に接続される請求項１記載の発振回路。
さらに、前記第１及び第２のバイポーラトランジスタにそれぞれカスコード接続される第３及び第４のバイポーラトランジスタを有し、
前記出力合成回路は前記第３及び第４のバイポーラトランジスタのコレクタ端子側に接続され、
前記電流源は前記第１及び第２のバイポーラトランジスタのエミッタ端子側に接続される請求項９記載の発振回路。