JP2006054217A - 発光ダイオードチップおよびそれを備えたチップ型発光素子 - Google Patents

発光ダイオードチップおよびそれを備えたチップ型発光素子 Download PDF

Info

Publication number
JP2006054217A
JP2006054217A JP2004232653A JP2004232653A JP2006054217A JP 2006054217 A JP2006054217 A JP 2006054217A JP 2004232653 A JP2004232653 A JP 2004232653A JP 2004232653 A JP2004232653 A JP 2004232653A JP 2006054217 A JP2006054217 A JP 2006054217A
Authority
JP
Japan
Prior art keywords
light emitting
chip
active layer
layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004232653A
Other languages
English (en)
Inventor
Hiromoto Ishinaga
宏基 石長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004232653A priority Critical patent/JP2006054217A/ja
Publication of JP2006054217A publication Critical patent/JP2006054217A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光ダイオードチップから発せられた光を効率よく外部に取り出すことができる側面発光型のチップ型発光素子を提供する。
【解決手段】絶縁性基板1の一方表面には、内部電極2A,2Bが形成されており、絶縁性基板1の他方表面には、外部電極3A,3Bが形成されている。内部電極2A上には、発光ダイオード(LED)チップ4がダイボンディングされている。LEDチップ4は、半導体基板11の上に、下クラッド層12、活性層13、および上クラッド層14が順に形成されてなる。LEDチップ4は、活性層13が絶縁性基板1にほぼ平行になるように配されている。下クラッド層12および上クラッド層14は、Alx1Ga(1-x1)As(x1=0.28)からなり、活性層13は、Alx2Gax3In(1-x2-x3)P(x2=0.12)からなる。
【選択図】 図2

Description

本発明は、携帯電話機のキーの照明用光源などに用いられる側面発光型のチップ型発光素子およびそれに用いられる発光ダイオードチップに関する。
携帯電話機には、半透明の材料からなる多数のキー(スイッチ)が備えられている。携帯電話機の内部には、チップ型発光素子が実装された実装基板が備えられており、チップ型発光素子でキーが照明されることにより、外部からキーが光って見えるようになっている。
このような用途には、実装基板の表面に平行な方向に光を発する、いわゆる側面発光型のチップ型発光素子が用いられる。携帯電話機などにおいては、1つのチップ型発光素子で複数のキーが照明されるようになっているので、高輝度のチップ型発光素子が求められている。
図3は、従来の側面発光型のチップ型発光素子30の図解的な断面図である。このチップ型発光素子30は、ほぼ直方体の形状を有しており、絶縁性基板21と、この絶縁性基板21の一方表面に配された発光ダイオード(LED)チップ24およびリフレクタケース27とを備えている。絶縁性基板21の他方表面(リフレクタケース27側とは反対側の表面)は、チップ型発光素子30を実装基板に接合するための実装面となっている。
絶縁性基板21の上記一方表面には、内部電極22Aが形成されている。LEDチップ24の一対の平行な面には、p側電極24pおよびn側電極24nがそれぞれ形成されている。LEDチップ24は、n側電極24nが形成された面で内部電極22Aにダイボンディングされている。LEDチップ24のp側電極24pは、ボンディングワイヤ25を介して、内部電極22Aとは別の他の内部電極(図示しない。)に電気接続されている。
内部電極22A、およびボンディングワイヤ25が接続された他の内部電極からは、絶縁性基板21の端面を介して、絶縁性基板21の実装面へ配線が延設されている(図示しない。)。
リフレクタケース27は、LEDチップ24の上面(p側電極24pが形成されている面)および側面の1つに対向する方向を覆っている。リフレクタケース27の内表面は、LEDチップ24からの光を反射する反射面をなしている。絶縁性基板21とリフレクタケース27との間の空間を埋めるように、透光性樹脂28が配されている。
LEDチップ24は、絶縁性基板21にほぼ平行に配された半導体基板31、ならびに半導体基板31の上(絶縁性基板21側とは反対側)に順に積層された下クラッド層32、活性層33、および上クラッド層34を含んでいる。
半導体基板31は、GaAs化合物半導体からなる。下クラッド層32および上クラッド層34は、Aly1Ga(1-y1)As(たとえば、y1=0.2)の組成を有する化合物半導体からなり、活性層33は、Aly2Gay3In(1-y2-y3)P(たとえば、y2=0.1、y3=0.2)の組成を有する化合物半導体からなる。
n側電極24nとp側電極24pとの間に通電すると、活性層33内で電子と正孔とが再結合して発光する。下クラッド層32、上クラッド層34、および活性層33を上述のような組成とすることにより、下クラッド層32および上クラッド層34のバンドギャップエネルギーは、活性層33のバンドギャップエネルギーより大きくなり、キャリアは活性層33内に閉じ込められる。
このようにして発生した光は、チップ型発光素子30の側面のうち、リフレクタケース27に遮られていない面から外部に取り出される。
特開平7−38151
ところが、半導体基板31は、活性層33が発する光に対して不透明であり、LEDチップ24は主として活性層33(p側電極24p)が形成されている側の面から半導体基板31にほぼ垂直な方向(図3に矢印Eで示す。)に光を発する。この方向には、リフレクタケース27が配されているため、LEDチップ24から発せられた光の大部分は、リフレクタケース27の内表面などでいったん反射されてから、チップ型発光素子30の外部へと取り出される。
そのため、LEDチップ24の発光量の割に、チップ型発光素子30の光量をさほど増大することができないという問題があった。換言すれば、チップ型発光素子30の光量を増大させるためには、LEDチップ24に大きな電流を流さなければならなかった。
そこで、この発明の目的は、発光ダイオードチップから発せられた光を効率よく外部に取り出すことができる側面発光型のチップ型発光素子を提供することである。
この発明の他の目的は、チップ型発光素子に用いられたとき、発せられた光を効率よく外部に取り出すことができる発光ダイオードチップを提供することである。
上記の課題を解決するための請求項1記載の発明は、半導体基板(11)上に配され、III族元素としてアルミニウムを含むIII-V族化合物半導体からなる下クラッド層(12)と、上記下クラッド層の上に配され、III族元素としてアルミニウムを含むIII-V族化合物半導体からなる活性層(13)と、上記活性層の上に配され、III族元素としてアルミニウムを含むIII-V族化合物半導体からなる上クラッド層(14)とを備え、上記下クラッド層および上クラッド層におけるアルミニウムの混晶比が、上記活性層におけるアルミニウムの混晶比の2.0倍より大きいことを特徴とする発光ダイオードチップ(4)である。
なお、括弧内の英数字は後述の実施形態における対応構成要素等を示す。以下、この項において同じ。
III族元素としてアルミニウム(Al)を含むIII-V族化合物半導体では、アルミニウムの混晶比(以下、単に「Al混晶比」という。)が高くなるほど、屈折率は低くなる。このため、下クラッド層および上クラッド層におけるAl混晶比を、活性層におけるAl混晶比より高くすることにより、下クラッド層および上クラッド層の屈折率は、活性層の屈折率より低くなる。
下クラッド層および上クラッド層におけるAl混晶比を、本発明のように、活性層におけるAl混晶比の2.0倍より大きくすることにより、下クラッド層および上クラッド層の屈折率に対する活性層の屈折率の比を大きく(たとえば、1.1倍以上)することができる。これにより、活性層で発生した光は、活性層内(下クラッド層と上クラッド層との間)に閉じ込められ、活性層に沿う面内の方向に進み、そして、発光ダイオード(LED)チップの側面から外部に放出されるようになる。
このため、このようなLEDチップを、チップ型発光素子において、活性層が絶縁性基板とほぼ平行になるように絶縁性基板上に配すると、LEDチップから側方へ発せられた光は、絶縁性基板に平行に、すなわち、チップ型発光素子の側面から放出される。したがって、このようなLEDチップが側面発光型のチップ型発光素子に用いられたとき、LEDチップの主たる光の放出方向と、チップ型発光素子の主たる光の放出方向とが一致するので、LEDチップから発せられた光を効率よくチップ型発光素子の外部に取り出すことができる。
換言すれば、このようなLEDチップが用いられた側面発光型のチップ型発光素子は、従来の側面発光型のチップ型発光素子と比べて、LEDチップに流す電流をより少なくして、同等の光量を得ることができる。
半導体基板は、たとえば、GaAsからなるものとすることができる。
下クラッド層および上クラッド層は、たとえば、請求項2記載のようにAlx1Ga(1-x1)Asからなるものであってもよく、その場合、x1(Al混晶比)は、0.2より大きく、かつ0.3以下とすることができる。
III族元素としてAlを含むIII-V族化合物半導体では、Al混晶比が高くなるほど、バンドギャップエネルギーは大きく(ワイドギャップに)なる。したがって、Al混晶比x1が上記のような値をとるとき、下クラッド層および上クラッド層のバンドギャップエネルギーは大きくなる。
また、活性層は、たとえば、請求項3記載のようにAlx2Gax3In(1-x2-x3)Pからなるものであってもよく、x2(Al混晶比)は、0.1より大きく、かつ0.2以下とすることができる。
請求項4記載の発明は、絶縁性基板(1)と、この絶縁性基板の一方表面に形成された内部電極(2A,2B)と、この絶縁性基板の他方表面に形成され、上記内部電極に電気接続された外部電極(3A,3B)と、上記内部電極に電気接続され、上記絶縁性基板と上記活性層とがほぼ平行になるように配された請求項1ないし3のいずれかに記載の発光ダイオードチップとを備えたことを特徴とするチップ型発光素子である。
このチップ型発光素子は、外部電極を介して、実装基板(配線基板)に対して、絶縁性基板と実装基板とがほぼ平行になるように接続できる。この場合、チップ型発光素子は、実装基板に対してほぼ平行に光を放出できる。
このような構成のチップ型発光素子により、請求項1ないし3のいずれかに記載の発光体チップと同様の効果を奏することができる。
このチップ型発光素子は、さらに、活性層で発生した光を所定の方向へ集めるためのリフレクタケースを備えていてもよい。活性層で発生した光は、活性層に沿う面内のすべての方向に進む。したがって、LEDチップから、チップ型発光素子の所定の方向以外の方向に向けて発せられた光を、リフレクタケースで反射させて、所定の方向に向けることができる。
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図1は、本発明の一実施形態に係る側面発光型のチップ型発光素子10の構造を示す図解的な分解斜視図であり、図2は、その図解的な断面図である。このチップ型発光素子10は、平面視においてほぼ矩形の絶縁性基板1と、この絶縁性基板1の一方表面側に配置されたリフレクタケース7とを備えており、全体が偏平な直方体形状に構成されている。絶縁性基板1のリフレクタケース7側とは反対側の表面は、チップ型発光素子10を実装基板に接合するための実装面となっている。この実装面には、絶縁性基板1の両端面付近に一対の外部電極3A,3Bが形成されている。
絶縁性基板1の上記一方表面には、外部電極3A,3Bにそれぞれ対応した一対の内部電極2A,2Bが形成されている。これらのうちの一方の内部電極2Aに、たとえば、銀ペーストを用いて、LEDチップ4がダイボンディングされている。また、LEDチップ4においてダイボンディングされている面の反対側の面には、ボンディングワイヤ5が電気接続されており、ボンディングワイヤ5は、内部電極2Bに電気接続されている。
内部電極2A,2Bおよび外部電極3A,3Bは、絶縁性基板1の両端面に形成された2分の1スルーホール6A,6Bの内壁面に被着された導体膜を介して、それぞれ電気接続されている。以上のような構成により、外部電極3Aと外部電極3Bとの間に通電することにより、LEDチップ4が発光する。
リフレクタケース7は、断面L字形に形成されていて、LEDチップ4の側面の1つに対向する方向を覆うように配置されている。リフレクタケース7の内表面は、LEDチップ4からの光を反射する反射面をなしている。リフレクタケース7と絶縁性基板1との間の空間を埋めるように、透光性樹脂8(図1では、図示を省略)が設けられている。透光性樹脂8は、たとえば、エポキシ樹脂からなる。
図2を参照して、LEDチップ4は、半導体基板11の一方表面に下クラッド層(nクラッド層)12、活性層13、および上クラッド層(pクラッド層)14が順に積層されてなる。半導体基板11は、絶縁性基板1にほぼ平行に配置されている。
半導体基板11の下面(下クラッド層12が形成されている面とは反対側の面)にはn側電極4nが形成されており、LEDチップ4はこのn側電極4nを介して内部電極2Aにダイボンディングされている。上クラッド層14の上には、p側電極4pが形成されており、ボンディングワイヤ5は、このp側電極4pに接続されている。
半導体基板11は、GaAsからなる。下クラッド層12および上クラッド層14の組成は、Alx1Ga(1-x1)Asであり、Al混晶比x1は、たとえば、0.28程度である。下クラッド層12は、不純物の導入によりn型半導体にされており、上クラッド層14は、不純物の導入によりp型半導体にされている。
活性層13の組成は、Alx2Gax3In(1-x2-x3)Pであり、Al混晶比x2は、たとえば、0.12程度である。したがって、下クラッド層12および上クラッド層14におけるAl混晶比x1と、活性層13におけるAl混晶比x2との差は0.16程度であり、Al混晶比x1はAl混晶比x2の2倍より大きい(約2.3倍)。
LEDチップ4において、p側電極4pとn側電極4nとの間に通電すると、活性層13内で電子と正孔とが再結合して発光する。下クラッド層12、上クラッド層14、および活性層13を上述のような組成とすることにより、下クラッド層12および上クラッド層14のバンドギャップエネルギーは、活性層13のバンドギャップエネルギーより大きくなり、キャリアは活性層13内に閉じ込められる。また、Al混晶比x1,x2を上記のような値とすることにより、下クラッド層12および上クラッド層14は、バンドギャップエネルギーに関して、ワイドギャップ化される。
AlGaAs系やAlGaInP系のように、III族元素としてAlを含むIII-V族化合物半導体では、Alの混晶比が高くなるほど屈折率は低くなる。このため、LEDチップ4において、下クラッド層12および上クラッド層14の屈折率は、活性層13の屈折率より低くなっている。下クラッド層12および上クラッド層14の屈折率と、活性層13の屈折率との差は、たとえば、0.3程度である。
このように、下クラッド層12および上クラッド層14の屈折率が活性層13の屈折率より低く、かつ、下クラッド層12および上クラッド層14の屈折率と活性層13の屈折率との差が大きい場合は、活性層13で発生した光の大部分は、活性層13に垂直な方向に関して、活性層13内(下クラッド層12と上クラッド層14との間)に閉じ込められる。このような光は、活性層13と平行な方向に進み、LEDチップ4の側面から、LEDチップ4の外部へと放出される。
LEDチップ4は、活性層13が絶縁性基板1とほぼ平行になるように配されているので、LEDチップ4から発せられた光は、主として絶縁性基板1に平行に進む。これらの光のうち、リフレクタケース7が配されていない方向に進む光は、直接チップ型発光素子10外へと取り出される。LEDチップ4から発せられた光のうち、リフレクタケース7が配されている方向に進むものは、リフレクタケース7の内表面で反射されて、チップ型発光素子10の外部へと導かれる。
このように、LEDチップ4の主たる光の放出方向と、チップ型発光素子10の主たる光の放出方向は一致するので、LEDチップ4から発せられた光は効率よくチップ型発光素子10の外部に取り出される。換言すれば、このようなLEDチップ4が用いられた側面発光型のチップ型発光素子10は、従来の側面発光型のチップ型発光素子30と比べて、LEDチップ4に流す電流をより少なくして、同等の光量を得ることができる。
活性層13におけるAl混晶比x2に対する下クラッド層12および上クラッド層14におけるAl混晶比x1の比は、2.0より大きい(x1とx2との差が0.1より大きい)とこのような効果を奏することができる。この場合、下クラッド層12および上クラッド層14におけるAl混晶比x1は、0.2より大きく、かつ0.3以下とすることができ、活性層13のAl混晶比x2は、0.1より大きく、かつ0.2以下とすることができる。活性層13におけるAl混晶比x2に対する下クラッド層12および上クラッド層14におけるAl混晶比x1の比は、2.3以上であることが好ましい。
この発明の一実施形態の説明は、以上の通りであるが、この発明は他の形態でも実施することもできる。たとえば、活性層13の組成は、Alx4Ga(1-x4)Asであってもよく、この場合、Al混晶比x4は、たとえば、0.1より大きく、かつ0.3以下とすることができる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
本発明の一実施形態に係る側面発光型のチップ型発光素子の構造を示す図解的な分解斜視図である。 図1に示すチップ型発光素子の図解的な断面図である。 従来の側面発光型のチップ型発光素子の構造を示す図解的な断面図である。
符号の説明
1 絶縁性基板
2A,2B 内部電極
3A,3B 外部電極
4 発光ダイオード(LED)チップ
10 チップ型発光素子
11 半導体基板
12 下クラッド層
13 活性層
14 上クラッド層

Claims (4)

  1. 半導体基板上に配され、III族元素としてアルミニウムを含むIII-V族化合物半導体からなる下クラッド層と、
    上記下クラッド層の上に配され、III族元素としてアルミニウムを含むIII-V族化合物半導体からなる活性層と、
    上記活性層の上に配され、III族元素としてアルミニウムを含むIII-V族化合物半導体からなる上クラッド層とを備え、
    上記下クラッド層および上クラッド層におけるアルミニウムの混晶比が、上記活性層におけるアルミニウムの混晶比の2.0倍より大きいことを特徴とする発光ダイオードチップ。
  2. 上記下クラッド層および上クラッド層の組成が、Alx1Ga(1-x1)As(0.2<x1≦0.3)であることを特徴とする請求項1記載の発光ダイオードチップ。
  3. 上記活性層の組成が、Alx2Gax3In(1-x2-x3)P(0.1<x2≦0.2)であることを特徴とする請求項1または2記載の発光ダイオードチップ。
  4. 絶縁性基板と、
    この絶縁性基板の一方表面に形成された内部電極と、
    この絶縁性基板の他方表面に形成され、上記内部電極に電気接続された外部電極と、
    上記内部電極に電気接続され、上記絶縁性基板と上記活性層とがほぼ平行になるように配された請求項1ないし3のいずれかに記載の発光ダイオードチップとを備えたことを特徴とするチップ型発光素子。
JP2004232653A 2004-08-09 2004-08-09 発光ダイオードチップおよびそれを備えたチップ型発光素子 Pending JP2006054217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004232653A JP2006054217A (ja) 2004-08-09 2004-08-09 発光ダイオードチップおよびそれを備えたチップ型発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004232653A JP2006054217A (ja) 2004-08-09 2004-08-09 発光ダイオードチップおよびそれを備えたチップ型発光素子

Publications (1)

Publication Number Publication Date
JP2006054217A true JP2006054217A (ja) 2006-02-23

Family

ID=36031515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004232653A Pending JP2006054217A (ja) 2004-08-09 2004-08-09 発光ダイオードチップおよびそれを備えたチップ型発光素子

Country Status (1)

Country Link
JP (1) JP2006054217A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011107928A1 (en) * 2010-03-02 2011-09-09 Koninklijke Philips Electronics N.V. Led with transparent package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011107928A1 (en) * 2010-03-02 2011-09-09 Koninklijke Philips Electronics N.V. Led with transparent package

Similar Documents

Publication Publication Date Title
KR100631832B1 (ko) 백색 발광소자 및 그 제조방법
CN102332520B (zh) 发光器件
US20160225956A1 (en) Group iii nitride semiconductor light-emitting device
CN103094435A (zh) 发光器件及发光器件封装
JP2007103940A (ja) 高出力発光ダイオードパッケージ
US11799266B2 (en) Semiconductor light-emitting device
US10103516B2 (en) Semiconductor laser device
WO2011068161A1 (ja) 半導体発光素子、電子機器および発光装置
US20090315050A1 (en) Semiconductor light emitting device
CN102148318B (zh) 发光器件封装及其制造方法、以及照明系统
JP6133588B2 (ja) 発光素子
JPH11220170A (ja) 発光ダイオード素子
JP2000124506A (ja) 半導体発光素子
JP5428684B2 (ja) 半導体発光素子
KR101798232B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 발광 시스템
JP2019220502A (ja) 発光モジュールおよび発光モジュールの製造方法
JP3908240B2 (ja) 発光ダイオード構造
JP2020120118A (ja) 半導体装置
JP5377440B2 (ja) 発光装置
JPH11220178A (ja) 半導体発光装置
JP2006054217A (ja) 発光ダイオードチップおよびそれを備えたチップ型発光素子
JP2001358367A (ja) チップ型発光素子
JP4571458B2 (ja) 発光ダイオードチップを備えたチップ型発光素子
KR101104760B1 (ko) 발광 장치
KR20060069375A (ko) 반도체 엘이디 소자 및 그 제조 방법