JP2006054208A

JP2006054208A - Variable inductance element, multilayer substrate incorporating variable inductance element, semiconductor chip and chip type variable inductance element

Info

Publication number: JP2006054208A
Application number: JP2002250950A
Authority: JP
Inventors: Yuichi Ichikawa; 裕一市川; Koichiro Sagawa; 幸一郎佐川; Masahiko Oshimura; 雅彦押村
Original assignee: Ajinomoto Co Inc
Current assignee: Ajinomoto Co Inc
Priority date: 2002-08-29
Filing date: 2002-08-29
Publication date: 2006-02-23
Also published as: WO2004021374A1; AU2003261832A1; TW200406916A

Abstract

<P>PROBLEM TO BE SOLVED: To provide a small variable inductance element formed in a multilayer substrate in which the number of turns of a coil and the forming direction thereof can be altered freely in the same process, and characteristics such as self-inductance can be regulated freely at the time of use. <P>SOLUTION: The variable inductance element comprises a coil formed integrally with a multilayer substrate and including a winding parallel with the multilayer substrate and a winding perpendicular thereto where a coil plane formed by its unit winding is perpendicular to the multilayer substrate, and two or more electrodes formed on the outer surface on one side of the multilayer substrate and connected with predetermined parts of the coil, respectively. The coils are supported in the multilayer substrate, and at least one electrode is extended to a position facing at least one of other electrodes through a gap. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、多層基板内に形成されたインダクタンス素子に関し、より詳しくは、多層基板内に形成され、有効な巻数を使用時に調整することが可能なコイルを有する可変インダクタンス素子、当該可変インダクタンス素子を内蔵する多層基板、当該多層基板が積層された半導体チップ、及びチップ型可変インダクタンス素子に関する。
【０００２】
【従来の技術】
コイル類は古くからアンテナ、モーターなど、広い分野で用いられてきた。電子機器の分野では、コイルを使用したインダクタ（インダクタンス素子）と呼ばれる素子が、単独あるいは複合の電子部品として、又はＩＣチップの外面に積層された素子などとして製造されており、広く用いられている。そのような素子の形態は多様であり、例えばインダクタのみを表面実装用にチップ化したものはチップインダクタ（チップ型インダクタンス素子）と呼ばれ、携帯電話には１台に２０個以上搭載されているという報告もある。インダクタを内蔵した部品も数多くあり、例えばインダクタとコンデンサとを組み合わせた積層ＬＣフィルタと呼ばれる部品は、ノイズ除去などの目的で高周波用途を中心に広く用いられている。また、ＶＣＯ（Voltage Controlled Oscillator）と呼ばれる部品もインダクタとコンデンサとを組み合わせた内部構造を有している。ＶＣＯは、加える電圧によって発振周波数を変えることができる発振器であり、無線回路の品質を左右する重要な部品である。近年爆発的に普及した携帯電話を始めとする高周波領域での使用を想定した機器には、これらの部品が多数搭載されている。電子機器の小型軽量化が進行するに伴い、これらの部品にも小型化が強く求められている。さらには、コイルの自己インダクタンス、自己共振周波数などの特性を使用時に調整できると好適である。小型のインダクタンス素子を実現することを目的とした構造としては、下記のような従来の技術がある。
【０００３】
特開平４−２３７１０６号公報には、集積化インダクタ素子が記載されている。その集積化インダクタ素子は、半導体基板上に絶縁膜と金属膜とを交互に積層することによって形成されるものであり、コイルの中心軸は基板に平行な方向にある。しかし、そこには基板に対し垂直方向の螺旋状回路部分はスルーホールまたはビアホールによって形成するとの記述はあるが、より具体的な製造法についての説明はない。また、コイルの巻数を使用時に自由に調整することができない構造であるため、自己インダクタンス等の特性を使用時に所望の値に調整することはできない。
【０００４】
また、特開平１０−２８４９１９号公報には、基板平面と垂直な方向にコイルを形成する方法が提案されている。しかしながら、この方法では、単層コイルであるため、十分なインダクタンスを得ることは期待できず、また、コイルの巻数を使用時に自由に調整することができない構造であるため、自己インダクタンス等の特性を使用時に所望の値に調整することはできない。
【０００５】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものであり、多層基板内に形成され、同一のプロセスでコイルの巻数及び形成方向を自由に変更でき、小型で、使用時に自己インダクタンス等の特性を自由に調整できるインダクタとして機能する可変インダクタンス素子を提供することを目的とする。またそのような可変インダクタンス素子を内蔵する多層基板及びチップ型素子、並びにそのような可変インダクタンス素子が外面に積層された半導体チップを提供することも目的とする。
【０００６】
【課題を解決するための手段】
上記課題は、次の特徴を有する本発明より達成される。請求項１に記載の発明は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、それの単位巻線が作るコイル面が当該多層基板に垂直であるコイルと、当該多層基板上に形成され、及び当該コイルの所定の箇所にそれぞれ接続された２つ以上の電極部と、を有し、当該コイルは、当該多層基板内に支持され、及び少なくとも１つの当該電極部は、当該多層基板の同じ側の外面上に形成された他の電極部の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられていることを特徴とする。
【０００７】
請求項２に記載の発明は、請求項１に記載の発明の特徴に加え、当該電極部の少なくともいずれかは、当該コイルの末端に接続されていることを特徴とする。
【０００８】
請求項３に記載の発明は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、それの単位巻線が作るコイル面が当該多層基板に垂直であるコイルと、当該多層基板上に形成され、及び当該コイルの所定の箇所にそれぞれ接続された３つ以上の電極部と、を有し、当該コイルは、当該多層基板内に支持され、当該電極部は、当該多層基板の同じ側の外面上に形成され、及び当該電極部は、当該コイルの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成されることを特徴とする。
【０００９】
請求項４に記載の発明は、請求項１又は２に記載の発明の特徴に加えて、当該の対向する電極部同士は、導体によって接続され、それによって、当該電極部同士は、トリミングにより分断可能となっていることを特徴とする。
【００１０】
請求項５に記載の発明は、請求項１から４のいずれか１項に記載の発明の特徴に加えて、当該コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、互いに隣接する当該単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【００１１】
請求項６に記載の発明は、請求項１から５のいずれか１項に記載の発明の特徴に加えて、当該コイルの内部を貫通する磁性体からなる芯構造を更に有することを特徴とする。
【００１２】
請求項７に記載の発明は、請求項１から６のいずれか１項に記載の発明の特徴に加えて、当該多層基板と一体的に形成されるコンデンサであって、当該インダクタンス素子と電気的に接続されるコンデンサを更に有することを特徴とする。
【００１３】
請求項８に記載の発明は、請求項１から７のいずれか１項に記載のインダクタンス素子と、当該多層基板と、を有し、及び当該多層基板上に又はその内部に他の回路が支持されていることを特徴とする。
【００１４】
請求項９に記載の発明は、請求項８に記載のインダクタンス素子内蔵多層基板が外面に積層されたことを特徴とする。
【００１５】
請求項１０に記載の発明は、請求項１から７のいずれか１項に記載のインダクタンス素子と、当該多層基板と、を有し、及び当該多層基板は、当該インダクタンス素子を支持することができる平板であることを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明していく。これから本発明の第１の実施形態に係る可変インダクタンス素子１０の構成について説明する。図１（ａ）は、可変インダクタンス素子１０の構成を表わす斜視図である。可変インダクタンス素子１０は、コイル１０ａ、電極部１０ｄ及び電極部１０ｅから構成される。コイル１０ａは、多層基板１０ｃにおける複数の絶縁層の形成ステップにおいて、絶縁層の間に形成される導電層の一部として形成される部分を含むインダクタンスを与える構成要素であって、中心軸が多層基板に平行であり、それの単位巻線１０ｂが作るコイル面が多層基板に垂直であり、及び多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含む。コイル１０ａは、投射形状が四角形等の、導線の繰り返されるパターンである単位巻線１０ｂが、それぞれ電気的に直列に連続して接続された形態で構成される。本明細書におけるコイル１０ａ及びそれの単位巻線１０ｂの形態は、インダクタンスを与えるためのいかなる形態も広く含むものとする。好適には、コイル１０ａの多層基板１０ｃに平行な巻線部分は、積層される導電層の一部として形成され、多層基板１０ｃに垂直な巻線部分は、絶縁層を介して隣接する導電層間を接続するバンプ、ビア或いはスルーホール（に充填された導体）などとして形成される。このようにしてコイル１０ａを形成することにより、ビルドアップ工法などの公知の多層基板製造技術を利用して、多層基板の製造工程においてコイル１０ａを多層基板内に同時に形成することが可能となる。コイル１０ａの末端は、多層基板１０ｃの長手方向に向かって延びており、多層基板１０ｃ内の他の回路と接続することができる。多層基板１０ｃは、絶縁層を積層させて構成される基板である。図で多層基板１０ｃの輪郭線が破線で示されているのは、多層基板１０ｃがコイル１０ａを含む領域の外にも広がっていてもいいことを示している。なお、実際の多層基板１０ｃの形成ステップでは、絶縁層と導電層とが交互に積層させられる。そして、導電層の部分は前述のコイル１０ａの一部となり、他の絶縁層の部分は多層基板１０ｃとなる。電極部１０ｄ及び１０ｅは、多層基板１０ｃの一方の側の外面上に形成される。図１（ｂ）は、可変インダクタンス素子１０の電極部１０ｄ及び１０ｅの構成を示す図である。電極部１０ｄ及び１０ｅは、コイル１０ａの所定の箇所に接続されている。このように、多層基板１０ｃの外面に電極部１０ｄ及び１０ｅが形成されているため、そこを通じて多層基板１０ｃの外部から可変インダクタンス素子１０への配線を簡単に行うことができる。特に電極部１０ｅは、タップとして使用すると好適である。更に電極部１０ｄは、電極部１０ｅと、間隙（図１（ｂ）で「間隙」と示した部分）を介して対向する位置まで延在するように設けられる。すなわち、少なくとも１つの電極部（電極部１０ｄ）は、多層基板の同じ側の外面上に形成された他の電極部（電極部１０ｅ）の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられている。ここでは、電極部１０ｄは、電極部１０ｅが多層基板１０ｃの長手方向に並べられている行と平行に隣接する行に沿って配置される。また、電極部１０ｅ同士は比較的距離を置いて配置されるが、電極部１０ｅと電極部１０ｄとは近接して配置されており、好適には電極部１０ｅと電極部１０ｄの間の間隙は、電極部１０ｅ同士の間の間隔より小さい。このような構成をとることによって、電極部１０ｄと、電極部１０ｅ（のいずれか）とを、ワイヤーボンディング、半田などでジャンプすることが可能になる。図１（ａ）及び図１（ｂ）では、ボンディングワイヤー１０ｆが、電極部１０ｄと右側の電極部１０ｅとの間をジャンプしている。このワイヤーによるジャンプによって、コイル１０ａのジャンプされた電極部の間の巻線が短絡されるため、コイル１０ａの巻数を減少させることと同じ効果を、使用時に自由に得ることができる。これによって、可変インダクタンス素子１０の巻数を使用時に自由に変更することができ、自己インダクタンス等の特性を使用時に自由に調整することができる。後述の可変インダクタンス素子２０との比較では、可変インダクタンス素子１０は、いずれか１組の電極部をジャンプすることによって、巻数を自由に変更することができるという利点がある。なお、ボンディングワイヤー１０ｆは、可変インダクタンス素子１０の構成要素ではなく、必要に応じ、ユーザが使用時に取り付けるものである。電極部１０ｄ及び１０ｅは、ランドなどの形態をした導体で構成される。なお可変インダクタンス素子１０は、コイル１０ａと電極部１０ｄ及び１０ｅとに多層基板１０ｃを加えた全体を意味するのではなく、多層基板１０ｃ内に保持されたことを特徴とするコイル１０ａと電極部１０ｄ及び１０ｅとから構成されるインダクタンス素子を意味する（可変インダクタンス素子８０及び８１を除き、以下、同様である）。なお、可変インダクタンス素子１０のコイルは、その中心線が直線であるが、中心線が曲線であっても構わない。その際、曲線は閉じていてもよく、この場合、コイルはトロイダル型となる。
【００１７】
次に、本発明の第２の実施形態に係る可変インダクタンス素子２０の構成について説明する。図２（ａ）は、可変インダクタンス素子２０の構成を示す斜視図である。可変インダクタンス素子２０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、多層基板２０ｃの同じ側の外面上に配置された電極部が、同一の形状の電極部２０ｅのみである点で違っている。図２（ｂ）は、可変インダクタンス素子２０の電極部２０ｅの構成を示す図である。電極部２０ｅは、コイル２０ａの所定の箇所に接続されている。このように、多層基板２０ｃの外面に電極部２０ｅが形成されているため、そこを通じて多層基板２０ｃの外部から可変インダクタンス素子２０への配線を簡単に行うことができる。更に、いずれか１つの電極部２０ｅは、他の電極部２０ｅと、間隙（図２（ｂ）で「間隙」と示した部分）を介して対向する位置まで延在するように設けられる。すなわち、少なくとも１つの電極部（１つの電極部２０ｅ）は、多層基板の同じ側の外面上に形成された他の電極部（他の電極部２０ｅ）の少なくともいずれかと、間隙を介して対向する位置まで延在するように設けられている。ここでは、電極部２０ｅは、多層基板２０ｃの長手方向の同じ行の中に並べられて配置される。また、電極部２０ｅ同士は近接して配置されており、その間隙は電極部２０ｅの幅（多層基板２０ｃの長手方向に平行な辺の長さ）より小さくなっている。このような構成をとることによって、電極部２０ｅ同士を、ワイヤーボンディングなどでジャンプすることが可能になる。図２（ａ）及び図２（ｂ）では、ボンディングワイヤー２０ｆが、電極部の間をジャンプしている。このワイヤーによるジャンプによって、コイル２０ａのジャンプされた電極部の間の巻線が短絡されるため、コイル２０ａの巻数を減少させることと同じ効果を使用時に自由に得ることができる。これによって、可変インダクタンス素子２０の巻数を使用時に自由に変更することができ、自己インダクタンス等の特性を使用時に自由に調整できる。前述の可変インダクタンス素子１０との比較では、可変インダクタンス素子２０は、電極部２０ｅが１つの行に並べられて配置されているため、電極部２０ｅの占有する面積を小さくすることができるという利点がある。なお、ボンディングワイヤー２０ｆは、可変インダクタンス素子２０の構成要素ではなく、必要に応じ、ユーザが使用時に取り付けるものである。電極部２０ｅは、ランドなどの形態をした導体で構成される。可変インダクタンス素子２０の構成要素２０ａ〜２０ｃは、可変インダクタンス素子１０において符号の数字部分を１０から２０に替えた構成要素と対応している。
【００１８】
次に、本発明の第３の実施形態に係る可変インダクタンス素子３０の構成について説明する。図３（ａ）は、可変インダクタンス素子３０の構成を示す斜視図である。可変インダクタンス素子３０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、対向する電極部１０ｄ及び１０ｅに代えて、その対向する電極部１０ｄと１０ｅとが導体（ランド）によって接続されて一体となったような形態の電極部３０ｅを構成要素としている点で異なっている。図３（ｂ）は、可変インダクタンス素子３０の電極部３０ｅの構成を示す図である。このような構成をとることにより、電極部３０ｅと所定の箇所で接続されたコイル３０ａは、電極部３０ｅと接続された箇所の間が短絡され、なおかつ、図３（ｃ）に示すようにトリミングによってコイル３０ａの異なる箇所に接続された電極部３０ｅの領域同士を分断して短絡を解除することが可能となる。このように、使用時に電極部３０ｅをトリミングによって分断することにより、コイル３０ａの有効な巻数を使用時に自由に調整することができ、可変インダクタンス素子３０の自己インダクタンスなどの特性を使用時に自由に調整することができる。図３（ｄ）は、電極部３０ｅの他の構成を示す図である。この電極部３０ｅは、可変インダクタンス素子１０の電極部１０ｅを導体によって一体的に接続したような構成をしている。電極部１０ｅを接続する導体の幅は、図３（ｄ）に示すように電極部３０ｅの幅より狭いとトリミングが簡単になり好適であるが、同じ幅であってもよい。このような構成をとることにより、図３（ｃ）に示したものと同様に、トリミングによってコイル３０ａの異なる箇所に接続された電極部３０ｃの領域同士を分断して短絡を解除することが可能となる。
【００１９】
次に、本発明の第４の実施形態に係る可変インダクタンス素子４０の構成について説明する。図４（ａ）は、可変インダクタンス素子４０の構成を示す斜視図である。可変インダクタンス素子４０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、コイルの単位巻線４０ａは、同じコイルの隣接する他の単位巻線と同じ方向から見た場合に反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続される（このような構成のコイルを多層コイルと称する。）。コイル４０ａをそのように構成することによって、単位巻線内の巻数を１より大きくすることができ、かつ、コイル４０ａに電流が流されると、すべての単位巻線が同じ方向の磁界を発生するため、発生する磁界を大きくすることができ、自己インダクタンスを大きくすることができる。また、自己インダクタンスの大きさを同程度に維持する条件では、可変インダクタンス素子４０をより小型に構成することができる。
【００２０】
電極部の構成に関する代替の実施形態として、図４（ｂ）に可変インダクタンス素子４１を示す。可変インダクタンス素子４１は、可変インダクタンス素子４０とほぼ同様の構造を有しているが、電極部４１ｅが、第３の実施形態に係る可変インダクタンス素子３０の電極部３０ｅと同じ構造を有している点で異なっている。この実施形態は、第３の実施形態及び第４の実施形態の両方の特徴を有している。
【００２１】
次に、本発明の第５の実施形態に係る可変インダクタンス素子５０の構成について説明する。図５（ａ）は、可変インダクタンス素子５０の構成を示す斜視図である。可変インダクタンス素子５０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、コイル５０ａの内部に磁性体５０ｇからなる芯構造を有している点で違っている。可変インダクタンス素子５０の構成要素５０ａ〜５０ｅは、可変インダクタンス素子１０において符号の数字部分を１０から５０に替えた構成要素と対応している。このように、コイル１０ａの内部に磁性体５０ｇが配置されているため、自己インダクタンスを高くすることができるという利点がある。なお、磁性体５０ｇの芯構造は、図５（ａ）に示すような両端が開放された棒状のものであってもよいが、コイル５０ａの外側で両端同士が結ばれた環状（「ロ」の字形）であってもよい。また、それは複数の環状部分を有していてもよい。
【００２２】
コイルの構成に関する代替の実施形態として、図５（ｂ）に可変インダクタンス素子５１を示す。可変インダクタンス素子５１は、可変インダクタンス素子５０とほぼ同様の構造を有しているが、コイル５１ａが、第４の実施形態に係る可変インダクタンス素子４０のコイル４０ａと同じ多層コイルの構造を有している点で異なっている。この実施形態は、第４の実施形態及び第５の実施形態の両方の特徴を有している。
【００２３】
次に、本発明の第６の実施形態に係るインダクタンス素子６０の構成について説明する。図６（ａ）は、インダクタンス素子６０の構成を示す斜視図である。インダクタンス素子６０は、コイル６０ａ及び電極部６０ｄ’から構成される。電極部６０ｄ’は、多層基板６０ｃの同じ側の外面上に形成される。電極部６０ｄ’は３箇所以上に形成されており、その内の２つがコイルの両端に接続される。他の電極部６０ｄ’は、コイル６０ａの両端以外の所定の箇所に接続される。更に、電極部６０ｄ’は、コイル６０ａの両側のコイルエッジ近傍のいずれかの側に、当該コイルの中心軸に関して交互に形成される（千鳥配列）。コイルエッジとは、コイル６０ａのコイル面内における両端の位置のことである。インダクタンス素子６０の構成要素６０ａ〜６０ｃは、可変インダクタンス素子１０において符号の数字部分を１０から６０に替えた構成要素と対応している。このように、電極部６０ｄ’が交互に形成されているため、それらの間の距離を離すことができて生産性が向上し、また、電極部６０ｄに半田で導線を接続しやすくなって誤接続が発生しにくくなる。なお、コイル６０ａの末端以外に接続された電極部６０ｄは、タップとして使用することができる。
【００２４】
電極部の構成に関する代替の実施形態として、図６（ｂ）に可変インダクタンス素子６１を示す。可変インダクタンス素子６１は、インダクタンス素子６０とほぼ同様の構造を有しているが、電極部６１ｄ’の形成された外面の他の外面上に、電極部６１ｄ及び電極部６１ｅが形成されている点で異なっている。電極部６１ｄ及び電極部６１ｅは、それぞれ可変インダクタンス素子１０の電極部１０ｄ及び電極部１０ｅと同じ構造である。この実施形態は、第１の実施形態及び第６の実施形態の両方の特徴を有している。
【００２５】
次に、本発明の第７の実施形態に係る可変インダクタンス素子７０の構成について説明する。図７は、可変インダクタンス素子７０の構成を示す斜視図である。可変インダクタンス素子７０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、コイル７０ａの所定の箇所と接続されたコンデンサ７０ｈ、接続部７０ｉを更に有している点で異なっている。コンデンサ７０ｈは、対向する２枚の極板と、それらに挟まれる誘電体とから構成される。なお、コンデンサの容量をさらに増大させることが必要な場合には、コンデンサ７０ｈは、一般の積層コンデンサで用いられているような、対向する櫛形の電極からなる極板と、その間に挟まれる多層の誘電体とから構成されるものであってもよい。極板は、好適には、多層基板における複数の絶縁層及び導電層のそれぞれの形成ステップにおいて導電層の一部として形成される。誘電体は、多層基板７０ｃを構成する絶縁材料と同じ材質でもよく、また、誘電率、費用、製造工程等を考慮して、多層基板７０ｃを構成する絶縁材料と異なる材質であってもよい。図７では、コイル７０ａの内部にコンデンサ７０ｈが配置されているが、コイル７０ａの外部にコンデンサ７０ｈを配置してもよい。コイルの内部にコンデンサが配置されるような構造では、集積度を上げて、全体の厚みを薄くしやすいという利点がある。また、単位巻線（７０ｂ）の磁界と鎖交する面積を大きくして、可変インダクタンス素子７０の自己インダクタンスを高くすることができるという利点がある。一方、コイルの外部にコンデンサが配置されるような構造では、コイルの部分を積層により形成するときの工程を単純にすることができ、また、より大きい極板面積のコンデンサを選ぶことができるという利点がある。更に、コンデンサの極板をトリムすることによって、静電容量を微調整することもできるという利点もある。図７では、コイル７０ａは単層のコイルであるが、それは可変インダクタンス素子４０が有する多層コイルの形態であってもよい。接続部７０ｉは、コイル７０ａの所定の箇所と極板とを電気的に接続する接点である。この例では、コイル７０ａの両方の末端の間にコンデンサ７０ｈが接続されており、ＬＣ並列共振回路が構成されている。他には、コンデンサ７０ｈをコイル７０ａの一方の末端から更に直列に接続することによって、ＬＣ直列共振回路を構成することもできる。更には、コイルの中間部（タップに対応）とコンデンサとを接続した構成も考えられる。可変インダクタンス素子７０は、単数のコンデンサを含んでいるが、複数のコンデンサを含んでいてもよく、その際のコンデンサとコイルとの接続は、直列あるいは並列を組合わせることができる。その際にも、コンデンサをコイルの中間部に接続することができる。可変インダクタンス素子７０の構成要素７０ａ〜７０ｄは、可変インダクタンス素子１０において符号の数字部分を１０から７０に替えた構成要素と対応している。
【００２６】
次に、本発明の第８の実施形態に係る可変インダクタンス素子８０の構成について説明する。図８（ａ）は、可変インダクタンス素子８０の構成を示す斜視図である。可変インダクタンス素子８０は、可変インダクタンス素子１０とほぼ同様の構造を有しているが、コイルを保持する多層基板８０ｃを構成要素としている点、及び電極部８０ｄ’が電極部８０ｄ及び電極部８０ｅが形成された外面の他の外面に形成されている点で異なっている。多層基板８０ｃは、コイル８０ａを保持するのに充分な体積を有している。この可変インダクタンス素子８０は、多層基板を構成要素としない他の可変インダクタンス素子と比較すると、独立した単体の素子として使用できる点で異なっており、例えば、チップ・インダクタなどのチップ・インダクタンス素子として使用することができる。ここで、可変インダクタンス素子８０を他の基板上に取り付ける場合は、電極部８０ｄ’の形成された面を下面にして取り付け、電極部８０ｄ’を通じて他の基板上の回路と接続すればよい。このように可変インダクタンス素子８０を他の基板上に取り付けると、電極部８０ｄ及び電極部８０ｅが上面に来るため、それらをジャンプしてコイルの巻数を使用時に調節することができる。なお、多層基板８０ｃに保持される回路素子の部分は、この実施形態の他の実施形態に係る可変インダクタンス素子の回路素子と置き換えることができる。可変インダクタンス素子８０の構成要素８０ａ〜８０ｅは、可変インダクタンス素子１０において符号の数字部分を１０から８０に替えた構成要素と対応している。
【００２７】
電極部の構成に関する代替の実施形態として、図８（ｂ）に可変インダクタンス素子８１を示す。可変インダクタンス素子８１は、可変インダクタンス素子８０とほぼ同様の構造を有しているが、電極部８１ｄ’が３つ以上（ここでは３つ）であり、コイル８１ａの両側のコイルエッジ近傍のいずれかの側にコイル８１ａの中心軸に関して交互に形成される（千鳥配列）点が異なっている。この実施形態は、第６の実施形態及び第８の実施形態の両方の特徴を有している。
【００２８】
これから、上述の可変インダクタンス素子１０〜８１（インダクタンス素子６０）の動作について説明する。可変インダクタンス素子１０〜６１（インダクタンス素子６０）は、多層基板の形態が、プリント基板、モノリシックＩＣなどを構成する半導体チップをその上にマウントするインタポーザ、又は半導体チップの電極配線層などであって、インダクタとしての機能を提供する素子として動作させると好適である。可変インダクタンス素子７０は、ＬＣ共振回路素子として動作させることができる。可変インダクタンス素子８０及び８１は、チップ・インダクタとして動作させることができる。可変インダクタンス素子１０〜８１（インダクタンス素子６０）は、コイルの伸長方向の調節により、巻き数を簡便且つほぼ任意に設定でき、自己インダクタンス等の特性を自由に設定して製造することができる。可変インダクタンス素子１０〜５０及び６１〜８１は、コイルの所定の位置に接続された電極部同士をジャンプしたり分断したりすることによって、使用時に巻数を自由に変更することができ、自己インダクタンス等の特性を調整することができる。
【００２９】
なお、上述のそれぞれの実施形態の内の２つ以上を適宜組合わせることもできる。
【００３０】
次に、本発明の可変インダクタンス素子１０〜８１（インダクタンス素子６０）の製造方法について説明する。インダクタンス素子１０〜８１（インダクタンス素子６０）は、グリーンシートに導電性ペーストを印刷して、それを多層化後一括焼結するような、セラミックチップ部品の材料及び製造方法によって製造することもできるし、また、有機材料を用いたビルドアップ工法によって製造することもできる。これから、ビルドアップ工法による製造方法について説明する。まず、絶縁層の両面に銅箔からなる導電層が形成された両面銅張り積層板を準備する。この導電層は多層基板に平行であるため、コイルの多層基板に平行な部分を構成することになる。次に、その両面の導電層間で導通させる箇所にドリル、レーザ等で穴を空ける。そしてその穴をメッキ、導電性ペーストの充填などで導電化し、導電層間の導通をとる。この導電層間の導通部は、コイルの多層基板に垂直な部分を構成することになる。次に、サブトラクティブ法などによってコイルの導線部分を残して導電層を両面とも除去し、多層基板に平行なコイルの導線部分を形成する。このようにして得られた基板を内層基板として、その両面に絶縁層を、そしてその外面に導電層を形成し、パターニング（コイルの水平部分の形成）及び導電層間の電気的接続（コイルの垂直部分の形成）を行い、さらなる多層化を行う。所望のコイルが得られるまで、それまでに形成された多層基板に対してこの一連の多層化工程を継続して実施する。
【００３１】
多層化工程は、公知の手法によって実施することができる。いわゆるビルドアップ法による場合には、まず、上記の内層基板の両面に絶縁層を形成する。絶縁層としては、ガラスエポキシ系あるいはアラミド樹脂系などのプリプレグ、液状あるいはフィルム状の熱可塑あるいは熱硬化性の樹脂組成物、あるいは一般的に樹脂付き銅箔と呼ばれる、銅箔と絶縁樹脂層を一体化したものなどが使用できる。
【００３２】
絶縁層の形成は、例えば以下のように行われる。上記の内層基板の両面にプリプレグ類、パターン化されていない銅箔、あるいは樹脂付き銅箔を配置し、積層プレス法によりこれらを一括で積層、硬化させ、絶縁層と導電層を一体化したものを作成する。あるいは、上記の内層基板の上に液状の組成物をスクリーン印刷、カーテンコート、スプレーコートなどの公知慣用の方法で塗布し、ＵＶ、電子線、熱などで硬化させることによって絶縁層を形成することもできる。あるいは、上記の内層基板上にフィルム状の組成物をロール、ラミネートなどの方法で貼り付け、所定の方法にて硬化させ、絶縁層を形成することもできる。
【００３３】
続いてビアを形成する。上記の工程で得られた多層基板の所定の位置にドリル、レーザなどを用いてビアを形成する。プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合に、ブラインドビアの形成に広く用いられている炭酸ガスレーザーを用いるときには、必要に応じてあらかじめ所定の位置の導電体をエッチングで除去する、いわゆるマスク加工を施してもよい。
【００３４】
プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合は、ビアに銀、銅などの導電性粉末を配合した導電性ペーストを印刷、ディスペンスなどの方法で埋め込み、所定の方法で硬化させる。あるいは、通常のスルーホールメッキすなわちビア内にメッキ触媒を付与したのちに無電解メッキを行い、続いて電解メッキを行う方法によってメッキ層を形成する方法によっても電気的接続は達成される。一方、液状もしくはフィルム状の組成物を用いて絶縁層を形成した場合は、例えば銅箔をプレスして絶縁層の外側に導電層を形成し、所定の位置をマスク加工した後、ブラインドビアを導電性ペーストあるいはメッキ層により導電化して接続する。この場合、先にブラインドビアの導電化を行っても良い。また、絶縁層、ブラインドビアが形成された基板に触媒を付与し、無電解メッキ処理し、続いて必要に応じて電解メッキ処理することによって導電層の形成とブラインドビアの導電化を一括で行うこともできる。この場合、ブラインドビアの導電化は導電性ペーストによっても行うことができる。
【００３５】
あるいは以下の方法により、絶縁層と導電層の形成、導電層間の電気的接続を一括で行うこともできる。すなわち、多層基板上の所定の場所に導電性ペーストなどを用いて先端のとがった導電性バンプを形成しておき、プリプレグと銅箔、フィルム状の絶縁体と銅箔、または樹脂付き銅箔をその上に配置した後にプレス加工を行う。これにより、先端のとがった導電性バンプが絶縁層を貫通し、導電層との電気的接続を実現する。
【００３６】
上記のようにビルドアップ法で積層した場合、ブラインドビアは導電性ペーストなどによって導電体で隙間なく充填することにより、コイルの導線の断面が全て導電体であることが好ましい。しかしながら、従来のスルーホールメッキのように、外周部だけが導電化された構造であっても、周波数帯によっては、本発明の方法を用いて形成したコイルの特徴を損なうことはない。
【００３７】
また、ブラインドビアを積み上げてコイルの巻線の垂直部分を形成する場合、スルーホールメッキを用いるような一般的なビルドアップ法では、いわゆるスタックトビア（ビアオンビア）構造は形成が非常に困難であるため、結果的にコイルの巻線の垂直部分が完全な直線とはならず、積層部分に段差がある階段状となることが多い。しかしながら、このような構造となっても、周波数帯によっては、本発明の方法を用いて形成したコイルの特徴を何ら損なうことはない。
【００３８】
なお、メッキにより接続されたスルーホール基板を用い、上記の液状あるいはフィルム状の絶縁材料を使用する場合や、一旦ビルドアップ法により形成したブラインドビアのある絶縁層上に更に積層する場合には、穴埋め用のインキあるいはメッキ処理によりスルーホールあるいはブラインドビアを埋め、表面を平滑化してもよい。
【００３９】
ビルドアップ法以外にも、以下のような方法によって一括して積層させることもできる。まず、銅張片面ガラスエポキシ基板の基材側の所定の位置にレーザーなどを用いて穴開け加工する。続いて、銅箔を電極（陰極）として電気メッキを行い、穴をメッキで充填する。その上に、低融点の金属バンプを引き続きメッキ法により形成する。次に、銅箔を所定のパターン（コイルの巻線の水平部分）にエッチング加工する。バンプ側には絶縁層に用いるものと同様の絶縁体組成物を薄く塗布し、半硬化させておくことによって、外層基板を作成する。
【００４０】
続いて、内層基板と外層基板とを、外層基板のバンプが内層基板の所定の箇所に来るように位置合わせし、プレス加工する。これによって、半硬化させた組成物はバンプ部から押し除かれ、組成物が層間の絶縁層を形成すると同時にバンプ部が内層基板の導電層と電気的接続を形成する。このような工程によって、コイルを形成することができる。この工程を反復するにより、さらなる多層化も容易に行うことができる。この際、絶縁層の厚さは用途に応じて任意に設定できるが、絶縁信頼性の観点からは、１０μｍから３００μｍ程度が望ましい。導体の厚さも絶縁層と同様用途に応じて任意に設定できるが、実用上５μｍから２００μｍ程度が望ましい。
【００４１】
これまでは、主としてコイルの形成方法について説明してきたが、多層基板上に電極部を有する実施形態については、電極部もコイルの巻線の水平部分と同様にして形成することができる。また、コイル中心部に磁性体からなる芯構造を有する実施形態については、該当部分に鉄、フェライトなどを含有したペーストを塗布することなどによって、芯構造を形成することができる。また、コンデンサを含む実施形態については、多層基板の積層過程で、導電層をパターニングする際に、コンデンサの極板となる部分を残しておくことによってコンデンサを形成することができる。また、多層基板の積層過程でコンデンサを配置することもできる。
【００４２】
以上、コイル部分の製造方法について説明してきたが、コイルの形成と同時に、必要な他の回路やそれとの配線もコイルが形成される各層に形成することもできる。その際、そのような他の回路や配線の形成と整合させるために、上記の多層化工程の中から適当なものを選択して実施することができる。また、ブラインドビアを有しない発明の実施形態については、上述のビルドアップ工法に基づく製造方法によらずに、エッチング、スルーホールメッキ、及び積層プレスを組合わせた公知慣用の多層基板製造方法によって製造することもできる。
【００４３】
更に、可変インダクタンス素子１０〜７０のいずれについても、モノリシックＩＣなどを構成する半導体チップ上に形成することができる。このような構成にすることにより、半導体に使用時に特性を自由に変更できるインダクタを高い集積度で組み込むことができる。典型例として、トランジスタが形成され、更にタングステンなどによる電極部が形成されたシリコンウェーハの上層いわゆる電極配線層に、図１の可変インダクタンス素子１０を形成する例を示す。この方法を応用することにより、コイルの形状、巻数比、形成方向などは任意に設定可能である。なお半導体は、シリコンに限られることはなく、ガリウムひ素などの任意の公知の半導体材料を使用することができる。
【００４４】
まず、トランジスタ、電極部が形成されたシリコンウェーハ上に、最下層の絶縁層を形成する。ＣＶＤなどの気相法を用いてシリコン酸化膜を形成するか、近年注目されているポリイミド、ベンゾシクロブテンなどの有機素材をスピンコート後にポストベークする事によって形成できる。続いて、必要な箇所に各種レーザーを用いて穴開けを行う。穴は、半導体ウェーハの特定の箇所又は下層の電極部との電気的接続を行う箇所である。続いて、導電性パターンを形成する。まず、スパッタリングによってアルミニウムの導電層を、又はＣＶＤなどの気相法あるいはメッキ法などの湿式法を用いて銅の導電層を形成する。ついで露光、エッチングして、導電層をパターニングする。この場合、先にパターニングしたレジスト層を形成した後に導電化を行っても良い。この工程で、穴も導電化され、導電層間の電気的接続がなされる。なお、露光工程の前には通常、物理的な研磨、あるいはＣＭＰ法と呼ばれる化学的研磨と物理的研磨を組み合わせた方法などにより、表面を平坦化する。
【００４５】
次に、その上に更に絶縁層を形成する。ついで、再び穴開け、パターニングにより導電性パターンを形成する。更に絶縁層をその上に形成し、穴開け、導電化、パターニングを施し、さらなる導電性パターンを形成すると共に導電性パターン間の導通を取る。以後、所望のコイルが形成されるまで、この工程を反復する。
【００４６】
シリコンウェーハ上に所望のコイルを含む多層基板が形成された後に、そのシリコンウェーハとコイルを含む多層基板とを半導体チップ単位に切り分ける。なお、シリコンウェーハにコイルを内蔵する多層基板を積層させる前に、シリコンウェーハをチップ単位に切り分けておくこともできる。この場合、あらかじめ切り分けた半導体チップの外面に、上記の工程と同様にして、コイルを内蔵する多層基板を積層させるとよい。
【００４７】
【発明の効果】
以上に説明したように、本発明の可変インダクタンス素子によると、多層基板内に形成され、小型で、使用時に自己インダクタンス等の特性を変更できるインダクタとして機能する素子を得ることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施形態に係る可変インダクタンス素子１０の構成を示す斜視図であり、及び（ｂ）は可変インダクタンス素子１０の電極部の構成を示す図である。
【図２】（ａ）は本発明の第２の実施形態に係る可変インダクタンス素子２０の構成を示す斜視図であり、及び（ｂ）は可変インダクタンス素子２０の電極部の構成を示す図である。
【図３】（ａ）は本発明の第３の実施形態に係る可変インダクタンス素子３０の構成を示す斜視図であり、（ｂ）は可変インダクタンス素子３０の電極部の構成を示す図であり、（ｃ）は（ｂ）に示された電極部がトリミングされた様子を示す図であり、（ｄ）は可変インダクタンス素子３０の電極部の他の構成を示す図であり、及び（ｅ）は（ｄ）に示された電極部がトリミングされた様子を示す図である。
【図４】（ａ）は本発明の第４の実施形態に係る可変インダクタンス素子４０の構成を示す斜視図であり、及び（ｂ）は本発明の第４の実施形態の電極部の構成に関する代替の実施形態に係る可変インダクタンス素子４１の構成を示す斜視図である。
【図５】（ａ）は本発明の第５の実施形態に係る可変インダクタンス素子５０の構成を示す斜視図であり、及び（ｂ）は本発明の第５の実施形態のコイルの構成に関する代替の実施形態に係る可変インダクタンス素子５１の構成を示す斜視図である。
【図６】（ａ）は本発明の第６の実施形態に係るインダクタンス素子６０の構成を示す斜視図であり、及び（ｂ）は本発明の第６の実施形態の電極部の構成に関する代替の実施形態に係る可変インダクタンス素子６１の構成を示す斜視図である。
【図７】本発明の第７の実施形態に係る可変インダクタンス素子７０の構成を示す斜視図である。
【図８】（ａ）は本発明の第８の実施形態に係る可変インダクタンス素子８０の構成を示す斜視図であり、及び（ｂ）は本発明の第８の実施形態の電極部の構成に関する代替の実施形態に係る可変インダクタンス素子８１の構成を示す斜視図である。
【符号の説明】
１０〜５１、６１〜８１可変インダクタンス素子
１０ａ〜８１ａコイル
１０ｃ〜８１ｃ多層基板
１０ｄ〜８１ｄ電極部
１０ｅ〜８１ｅ電極部
１０ｆ〜８１ｆボンディングワイヤー
５０ｇ〜５１ｇ磁性体
６０インダクタンス素子
７０ｈコンデンサ
７０ｉ接続部
８０ｄ’〜８１ｄ’ 電極部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inductance element formed in a multilayer substrate, and more specifically, a variable inductance element having a coil formed in a multilayer substrate and capable of adjusting an effective number of turns during use, and the variable inductance element. The present invention relates to a built-in multilayer substrate, a semiconductor chip on which the multilayer substrate is laminated, and a chip-type variable inductance element.
[0002]
[Prior art]
Coils have long been used in a wide range of fields such as antennas and motors. In the field of electronic equipment, an element called an inductor (inductance element) using a coil is manufactured as a single or composite electronic component, or as an element laminated on the outer surface of an IC chip, and is widely used. . There are various forms of such elements. For example, a chip in which only an inductor is formed for surface mounting is called a chip inductor (chip-type inductance element), and 20 or more are mounted on one mobile phone. There is also a report. There are also many components incorporating an inductor. For example, a component called a laminated LC filter in which an inductor and a capacitor are combined is widely used mainly for high frequency applications for the purpose of noise removal. A component called a VCO (Voltage Controlled Oscillator) also has an internal structure in which an inductor and a capacitor are combined. The VCO is an oscillator that can change the oscillation frequency according to the applied voltage, and is an important component that affects the quality of the radio circuit. Many of these components are mounted on devices that are expected to be used in a high-frequency region, such as mobile phones that have become explosively popular in recent years. As electronic devices become smaller and lighter, there is a strong demand for miniaturization of these components. Furthermore, it is preferable that characteristics such as the self-inductance and self-resonance frequency of the coil can be adjusted during use. As a structure aiming at realizing a small inductance element, there are the following conventional techniques.
[0003]
Japanese Unexamined Patent Publication No. 4-237106 describes an integrated inductor element. The integrated inductor element is formed by alternately laminating insulating films and metal films on a semiconductor substrate, and the central axis of the coil is in a direction parallel to the substrate. However, there is a description that the spiral circuit portion perpendicular to the substrate is formed by through holes or via holes, but there is no description of a more specific manufacturing method. In addition, since the number of turns of the coil cannot be freely adjusted during use, characteristics such as self-inductance cannot be adjusted to a desired value during use.
[0004]
Japanese Patent Laid-Open No. 10-284919 proposes a method of forming a coil in a direction perpendicular to the substrate plane. However, since this method is a single-layer coil, it cannot be expected to obtain sufficient inductance, and since the number of turns of the coil cannot be freely adjusted at the time of use, characteristics such as self-inductance are not obtained. It cannot be adjusted to the desired value during use.
[0005]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described problems, and is formed in a multilayer substrate. The number of windings and the forming direction of the coil can be freely changed in the same process, and is small and has characteristics such as self-inductance during use. An object of the present invention is to provide a variable inductance element that functions as an inductor that can freely adjust the current. Another object of the present invention is to provide a multilayer substrate and a chip-type element incorporating such a variable inductance element, and a semiconductor chip having such a variable inductance element laminated on the outer surface.
[0006]
[Means for Solving the Problems]
The above object is achieved by the present invention having the following features. The invention according to claim 1 is a coil integrally formed with a multilayer substrate, comprising a winding portion parallel to the multilayer substrate and a winding portion perpendicular to the multilayer substrate, and a unit winding thereof The coil surface of the coil is perpendicular to the multilayer substrate, and two or more electrode portions formed on the multilayer substrate and connected to predetermined portions of the coil, respectively. The at least one electrode portion is supported in the multilayer substrate and extends to a position facing at least one of the other electrode portions formed on the outer surface on the same side of the multilayer substrate via a gap. It is characterized by being provided.
[0007]
The invention according to claim 2 is characterized in that, in addition to the feature of the invention according to claim 1, at least one of the electrode portions is connected to a terminal of the coil.
[0008]
According to a third aspect of the present invention, there is provided a coil integrally formed with a multilayer substrate, comprising a winding portion parallel to the multilayer substrate and a winding portion perpendicular to the multilayer substrate, and a unit winding thereof The coil surface is made of a coil perpendicular to the multilayer substrate, and three or more electrode portions formed on the multilayer substrate and connected to predetermined portions of the coil, respectively. Supported in the multilayer substrate, the electrode portion is formed on the outer surface on the same side of the multilayer substrate, and the electrode portion is disposed on either side of the coil edge on either side of the coil. It is characterized by being alternately formed with respect to the central axis.
[0009]
In addition to the features of the invention described in claim 1 or 2, the invention according to claim 4 is configured such that the opposing electrode portions are connected by a conductor, whereby the electrode portions are separated by trimming. It is possible.
[0010]
According to a fifth aspect of the present invention, in addition to the features of the first aspect of the present invention, the unit winding of the coil is viewed from the same direction as the other adjacent unit windings. Each having a spiral pattern that swirls in opposite directions, and the unit windings adjacent to each other are alternately connected at the tips or ends of the spiral pattern. .
[0011]
The invention according to claim 6 is characterized in that, in addition to the feature of the invention according to any one of claims 1 to 5, it further has a core structure made of a magnetic material penetrating through the inside of the coil. .
[0012]
According to a seventh aspect of the present invention, in addition to the features of the first aspect of the present invention, the capacitor is formed integrally with the multilayer substrate, and is electrically connected to the inductance element. It further has a capacitor connected to.
[0013]
The invention according to claim 8 includes the inductance element according to any one of claims 1 to 7 and the multilayer substrate, and another circuit is supported on or inside the multilayer substrate. It is characterized by being.
[0014]
The invention according to claim 9 is characterized in that the multilayer substrate with built-in inductance element according to claim 8 is laminated on the outer surface.
[0015]
The invention according to claim 10 includes the inductance element according to any one of claims 1 to 7 and the multilayer substrate, and the multilayer substrate can support the inductance element. It is a flat plate.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. The configuration of the variable inductance element 10 according to the first embodiment of the present invention will be described below. FIG. 1A is a perspective view illustrating the configuration of the variable inductance element 10. The variable inductance element 10 includes a coil 10a, an electrode part 10d, and an electrode part 10e. The coil 10a is a component that provides an inductance including a portion formed as a part of a conductive layer formed between insulating layers in a step of forming a plurality of insulating layers in the multilayer substrate 10c, and the central axis is a multilayer. The coil surface that is parallel to the substrate and formed by the unit winding 10b thereof is perpendicular to the multilayer substrate, and includes a winding portion that is parallel to the multilayer substrate and a winding portion that is perpendicular to the multilayer substrate. The coil 10a is configured in such a manner that unit windings 10b each having a projected shape of a quadrangle or the like and a pattern of repeated conductive wires are electrically connected in series. The form of the coil 10a and its unit winding 10b in this specification widely includes any form for giving inductance. Preferably, the winding portion parallel to the multilayer substrate 10c of the coil 10a is formed as a part of the conductive layer to be laminated, and the winding portion perpendicular to the multilayer substrate 10c is formed between adjacent conductive layers via an insulating layer. Are formed as bumps, vias or through-holes (conductors filled in). By forming the coil 10a in this manner, the coil 10a can be simultaneously formed in the multilayer substrate in a multilayer substrate manufacturing process using a known multilayer substrate manufacturing technique such as a build-up method. The end of the coil 10a extends in the longitudinal direction of the multilayer substrate 10c, and can be connected to other circuits in the multilayer substrate 10c. The multilayer substrate 10c is a substrate configured by laminating insulating layers. In the drawing, the outline of the multilayer substrate 10c is indicated by a broken line, which indicates that the multilayer substrate 10c may extend outside the region including the coil 10a. In the actual step of forming the multilayer substrate 10c, insulating layers and conductive layers are alternately stacked. The conductive layer portion becomes a part of the coil 10a described above, and the other insulating layer portion becomes the multilayer substrate 10c. The electrode portions 10d and 10e are formed on the outer surface on one side of the multilayer substrate 10c. FIG. 1B is a diagram illustrating the configuration of the electrode portions 10 d and 10 e of the variable inductance element 10. The electrode portions 10d and 10e are connected to predetermined portions of the coil 10a. Thus, since the electrode portions 10d and 10e are formed on the outer surface of the multilayer substrate 10c, wiring from the outside of the multilayer substrate 10c to the variable inductance element 10 can be easily performed therethrough. In particular, the electrode portion 10e is preferably used as a tap. Furthermore, the electrode portion 10d is provided so as to extend to a position facing the electrode portion 10e via a gap (a portion indicated as “gap” in FIG. 1B). That is, at least one electrode part (electrode part 10d) extends to a position facing at least one of the other electrode parts (electrode part 10e) formed on the outer surface on the same side of the multilayer substrate via a gap. It is provided to do. Here, the electrode portion 10d is arranged along a row adjacent to the row in which the electrode portion 10e is arranged in the longitudinal direction of the multilayer substrate 10c. The electrode portions 10e are arranged at a relatively long distance, but the electrode portion 10e and the electrode portion 10d are arranged close to each other, and preferably the gap between the electrode portion 10e and the electrode portion 10d is It is smaller than the interval between the electrode portions 10e. By adopting such a configuration, it is possible to jump between the electrode portion 10d and the electrode portion 10e (any one) by wire bonding, solder, or the like. In FIG. 1A and FIG. 1B, the bonding wire 10f jumps between the electrode portion 10d and the right electrode portion 10e. Since the winding between the jumped electrode portions of the coil 10a is short-circuited by the jump by the wire, the same effect as reducing the number of turns of the coil 10a can be freely obtained at the time of use. Thereby, the number of turns of the variable inductance element 10 can be freely changed during use, and characteristics such as self-inductance can be freely adjusted during use. In comparison with the variable inductance element 20 described later, the variable inductance element 10 has an advantage that the number of turns can be freely changed by jumping any one of the electrode portions. Note that the bonding wire 10f is not a constituent element of the variable inductance element 10, but is attached by the user during use as necessary. The electrode portions 10d and 10e are made of a conductor in the form of a land or the like. The variable inductance element 10 does not mean the entire structure in which the multilayer substrate 10c is added to the coil 10a and the electrode portions 10d and 10e, but the coil 10a and the electrode portion 10d that are held in the multilayer substrate 10c. And 10e (except for variable inductance elements 80 and 81, the same applies hereinafter). In addition, although the center line of the coil of the variable inductance element 10 is a straight line, the center line may be a curve. The curve may then be closed, in which case the coil is toroidal.
[0017]
Next, the configuration of the variable inductance element 20 according to the second embodiment of the present invention will be described. FIG. 2A is a perspective view showing the configuration of the variable inductance element 20. The variable inductance element 20 has substantially the same structure as the variable inductance element 10, but the electrode portions arranged on the same outer surface of the multilayer substrate 20c are only the electrode portions 20e having the same shape. Is different. FIG. 2B is a diagram illustrating the configuration of the electrode portion 20 e of the variable inductance element 20. The electrode part 20e is connected to a predetermined location of the coil 20a. Thus, since the electrode part 20e is formed in the outer surface of the multilayer substrate 20c, the wiring from the exterior of the multilayer substrate 20c to the variable inductance element 20 can be easily performed therethrough. Furthermore, any one electrode part 20e is provided so as to extend to a position facing the other electrode part 20e via a gap (a part indicated as “gap” in FIG. 2B). That is, at least one electrode part (one electrode part 20e) is opposed to at least one of the other electrode parts (other electrode part 20e) formed on the outer surface on the same side of the multilayer substrate via a gap. It is provided to extend to a position. Here, the electrode portions 20e are arranged side by side in the same row in the longitudinal direction of the multilayer substrate 20c. The electrode portions 20e are arranged close to each other, and the gap is smaller than the width of the electrode portion 20e (the length of the side parallel to the longitudinal direction of the multilayer substrate 20c). By adopting such a configuration, it becomes possible to jump the electrode portions 20e by wire bonding or the like. 2 (a) and 2 (b), the bonding wire 20f jumps between the electrode portions. Since the winding between the jumped electrode portions of the coil 20a is short-circuited by the jump by the wire, the same effect as reducing the number of turns of the coil 20a can be freely obtained at the time of use. Accordingly, the number of turns of the variable inductance element 20 can be freely changed during use, and characteristics such as self-inductance can be freely adjusted during use. In comparison with the variable inductance element 10 described above, the variable inductance element 20 has the advantage that the area occupied by the electrode part 20e can be reduced because the electrode part 20e is arranged in one row. is there. Note that the bonding wire 20f is not a constituent element of the variable inductance element 20, but is attached by the user during use as necessary. The electrode portion 20e is composed of a conductor having a land shape or the like. The components 20a to 20c of the variable inductance element 20 correspond to the components of the variable inductance element 10 in which the numerical part of the reference numeral is changed from 10 to 20.
[0018]
Next, the configuration of the variable inductance element 30 according to the third embodiment of the present invention will be described. FIG. 3A is a perspective view showing the configuration of the variable inductance element 30. The variable inductance element 30 has substantially the same structure as the variable inductance element 10, but instead of the opposed electrode portions 10d and 10e, the opposed electrode portions 10d and 10e are connected by a conductor (land). Therefore, the difference is that the electrode portion 30e is integrated as a component. FIG. 3B is a diagram illustrating the configuration of the electrode portion 30 e of the variable inductance element 30. By adopting such a configuration, the coil 30a connected to the electrode portion 30e at a predetermined location is short-circuited between the locations connected to the electrode portion 30e, and is trimmed as shown in FIG. Thus, it is possible to divide the regions of the electrode portions 30e connected to different portions of the coil 30a to release the short circuit. Thus, by dividing the electrode portion 30e by trimming at the time of use, the effective number of turns of the coil 30a can be freely adjusted at the time of use, and characteristics such as the self-inductance of the variable inductance element 30 can be freely adjusted at the time of use. can do. FIG. 3D is a diagram showing another configuration of the electrode portion 30e. The electrode part 30e is configured such that the electrode part 10e of the variable inductance element 10 is integrally connected by a conductor. As shown in FIG. 3 (d), the width of the conductor connecting the electrode portion 10e is preferably narrower than the width of the electrode portion 30e, which facilitates trimming, but may be the same width. By adopting such a configuration, as in the case shown in FIG. 3C, it is possible to divide the regions of the electrode portions 30c connected to different portions of the coil 30a by trimming to release the short circuit. It becomes.
[0019]
Next, the configuration of the variable inductance element 40 according to the fourth embodiment of the present invention will be described. FIG. 4A is a perspective view showing the configuration of the variable inductance element 40. The variable inductance element 40 has substantially the same structure as the variable inductance element 10, but the unit winding 40a of the coil is in the opposite direction when viewed from the same direction as other adjacent unit windings of the same coil. Each set of unit windings adjacent to each other and having a spiral pattern that swirls in the spiral pattern is alternately connected at the tips or ends of the spiral pattern. Called). By configuring the coil 40a as such, the number of turns in the unit winding can be made larger than one, and when a current is passed through the coil 40a, all unit windings generate magnetic fields in the same direction. Therefore, the generated magnetic field can be increased and the self-inductance can be increased. In addition, the variable inductance element 40 can be configured more compactly under the condition that the magnitude of the self-inductance is maintained at the same level.
[0020]
As an alternative embodiment relating to the configuration of the electrode portion, a variable inductance element 41 is shown in FIG. The variable inductance element 41 has substantially the same structure as the variable inductance element 40, but the electrode part 41e has the same structure as the electrode part 30e of the variable inductance element 30 according to the third embodiment. It is different in point. This embodiment has the characteristics of both the third embodiment and the fourth embodiment.
[0021]
Next, the configuration of the variable inductance element 50 according to the fifth embodiment of the present invention will be described. FIG. 5A is a perspective view showing the configuration of the variable inductance element 50. The variable inductance element 50 has substantially the same structure as the variable inductance element 10, but differs in that it has a core structure made of a magnetic body 50g inside the coil 50a. The components 50 a to 50 e of the variable inductance element 50 correspond to the components of the variable inductance element 10 in which the numerical part of the reference numeral is changed from 10 to 50. Thus, since the magnetic body 50g is arrange | positioned inside the coil 10a, there exists an advantage that a self-inductance can be made high. The core structure of the magnetic body 50g may be a rod-like structure with both ends open as shown in FIG. 5A, but an annular shape in which both ends are connected to each other outside the coil 50a ("B"). May be used. It may also have a plurality of annular portions.
[0022]
As an alternative embodiment regarding the configuration of the coil, a variable inductance element 51 is shown in FIG. The variable inductance element 51 has substantially the same structure as the variable inductance element 50, but the coil 51a has the same multilayer coil structure as the coil 40a of the variable inductance element 40 according to the fourth embodiment. Is different. This embodiment has the features of both the fourth embodiment and the fifth embodiment.
[0023]
Next, the configuration of the inductance element 60 according to the sixth embodiment of the present invention will be described. FIG. 6A is a perspective view showing the configuration of the inductance element 60. The inductance element 60 includes a coil 60a and an electrode part 60d ′. The electrode portion 60d ′ is formed on the outer surface on the same side of the multilayer substrate 60c. The electrode portion 60d ′ is formed at three or more locations, and two of them are connected to both ends of the coil. The other electrode portion 60d ′ is connected to a predetermined location other than both ends of the coil 60a. Furthermore, the electrode portions 60d ′ are alternately formed with respect to the central axis of the coil on either side in the vicinity of the coil edge on both sides of the coil 60a (staggered arrangement). The coil edge is the position of both ends in the coil surface of the coil 60a. The components 60 a to 60 c of the inductance element 60 correspond to the components of the variable inductance element 10 in which the numerical part of the reference numeral is changed from 10 to 60. As described above, since the electrode portions 60d ′ are alternately formed, the distance between them can be increased, the productivity is improved, and it is easy to connect the conductive wire to the electrode portion 60d with solder. Connection is less likely to occur. The electrode part 60d connected to other than the end of the coil 60a can be used as a tap.
[0024]
As an alternative embodiment relating to the configuration of the electrode portion, a variable inductance element 61 is shown in FIG. The variable inductance element 61 has substantially the same structure as the inductance element 60, but the electrode part 61d and the electrode part 61e are formed on the other outer surface of the outer surface where the electrode part 61d ′ is formed. Is different. The electrode part 61d and the electrode part 61e have the same structure as the electrode part 10d and the electrode part 10e of the variable inductance element 10, respectively. This embodiment has the features of both the first embodiment and the sixth embodiment.
[0025]
Next, the configuration of the variable inductance element 70 according to the seventh embodiment of the present invention will be described. FIG. 7 is a perspective view showing the configuration of the variable inductance element 70. The variable inductance element 70 has substantially the same structure as the variable inductance element 10, but differs in that the variable inductance element 70 further includes a capacitor 70h and a connection portion 70i connected to a predetermined portion of the coil 70a. The capacitor 70h is composed of two opposing electrode plates and a dielectric sandwiched between them. When it is necessary to further increase the capacitance of the capacitor, the capacitor 70h is composed of an electrode plate composed of opposing comb-shaped electrodes, which is used in a general multilayer capacitor, and a multilayer plate sandwiched therebetween. It may be composed of a dielectric. The electrode plate is preferably formed as a part of the conductive layer in each step of forming a plurality of insulating layers and conductive layers in the multilayer substrate. The dielectric may be the same material as the insulating material constituting the multilayer substrate 70c, or may be a material different from the insulating material constituting the multilayer substrate 70c in consideration of the dielectric constant, cost, manufacturing process, and the like. In FIG. 7, the capacitor 70h is arranged inside the coil 70a, but the capacitor 70h may be arranged outside the coil 70a. The structure in which the capacitor is arranged inside the coil has an advantage that it is easy to increase the degree of integration and reduce the overall thickness. Further, there is an advantage that the self-inductance of the variable inductance element 70 can be increased by increasing the area interlinked with the magnetic field of the unit winding (70b). On the other hand, in a structure in which a capacitor is arranged outside the coil, the process when forming the coil portion by lamination can be simplified, and a capacitor having a larger plate area can be selected. There are advantages. Further, there is an advantage that the capacitance can be finely adjusted by trimming the capacitor plate. In FIG. 7, the coil 70 a is a single-layer coil, but it may be in the form of a multilayer coil included in the variable inductance element 40. The connection part 70i is a contact point that electrically connects a predetermined portion of the coil 70a and the electrode plate. In this example, a capacitor 70h is connected between both ends of the coil 70a, and an LC parallel resonance circuit is configured. Alternatively, an LC series resonant circuit can be configured by further connecting a capacitor 70h in series from one end of the coil 70a. Furthermore, the structure which connected the intermediate part (corresponding to a tap) of a coil and a capacitor | condenser is also considered. The variable inductance element 70 includes a single capacitor, but may include a plurality of capacitors, and the connection between the capacitor and the coil at that time can be combined in series or in parallel. In this case also, the capacitor can be connected to the middle part of the coil. The components 70 a to 70 d of the variable inductance element 70 correspond to the components of the variable inductance element 10 in which the numerical part of the reference numeral is changed from 10 to 70.
[0026]
Next, the configuration of the variable inductance element 80 according to the eighth embodiment of the present invention will be described. FIG. 8A is a perspective view showing the configuration of the variable inductance element 80. The variable inductance element 80 has substantially the same structure as the variable inductance element 10, but includes a multilayer substrate 80 c that holds a coil as a constituent element, and an electrode portion 80 d ′ includes an electrode portion 80 d and an electrode portion 80 e. It differs in that it is formed on the other outer surface of the formed outer surface. The multilayer substrate 80c has a volume sufficient to hold the coil 80a. The variable inductance element 80 is different from other variable inductance elements that do not include a multilayer substrate in that it can be used as an independent single element. For example, the variable inductance element 80 is used as a chip inductance element such as a chip inductor. can do. Here, when the variable inductance element 80 is mounted on another substrate, the surface on which the electrode portion 80d ′ is formed is mounted on the bottom surface, and the variable inductance element 80 may be connected to a circuit on another substrate through the electrode portion 80d ′. When the variable inductance element 80 is mounted on another substrate in this way, the electrode portion 80d and the electrode portion 80e come to the upper surface, so that they can be jumped to adjust the number of turns of the coil at the time of use. Note that the circuit element portion held on the multilayer substrate 80c can be replaced with the circuit element of the variable inductance element according to another embodiment of this embodiment. The constituent elements 80 a to 80 e of the variable inductance element 80 correspond to the constituent elements of the variable inductance element 10 in which the numeral part of the reference numeral is changed from 10 to 80.
[0027]
As an alternative embodiment regarding the configuration of the electrode portion, a variable inductance element 81 is shown in FIG. The variable inductance element 81 has substantially the same structure as the variable inductance element 80, but has three or more electrode portions 81d '(three in this case), and is either near the coil edge on both sides of the coil 81a. Are alternately formed with respect to the central axis of the coil 81a (staggered arrangement). This embodiment has the features of both the sixth embodiment and the eighth embodiment.
[0028]
The operation of the above-described variable inductance elements 10 to 81 (inductance element 60) will now be described. The variable inductance elements 10 to 61 (inductance element 60) are multilayer boards in the form of a printed circuit board, an interposer that mounts a semiconductor chip constituting a monolithic IC or the like, or an electrode wiring layer of the semiconductor chip, etc. It is preferable to operate as an element providing a function as an inductor. The variable inductance element 70 can be operated as an LC resonance circuit element. The variable inductance elements 80 and 81 can be operated as chip inductors. The variable inductance elements 10 to 81 (inductance element 60) can be manufactured by adjusting the coil extension direction in a simple and almost arbitrary number of turns and freely setting characteristics such as self-inductance. The variable inductance elements 10 to 50 and 61 to 81 can freely change the number of turns at the time of use by jumping or dividing the electrode parts connected to predetermined positions of the coil, such as self-inductance Can be adjusted.
[0029]
Two or more of the above-described embodiments can be combined as appropriate.
[0030]
Next, the manufacturing method of the variable inductance elements 10-81 (inductance element 60) of this invention is demonstrated. The inductance elements 10 to 81 (inductance element 60) can be manufactured by a ceramic chip component material and a manufacturing method in which a conductive paste is printed on a green sheet, and then multilayered and then sintered together. Moreover, it can also be manufactured by a build-up method using an organic material. From now on, the manufacturing method by the build-up method will be described. First, a double-sided copper-clad laminate in which conductive layers made of copper foil are formed on both sides of an insulating layer is prepared. Since this conductive layer is parallel to the multilayer substrate, a portion parallel to the multilayer substrate of the coil is formed. Next, a hole is drilled with a drill, a laser, or the like at a location where conduction is made between the conductive layers on both sides. Then, the hole is made conductive by plating, filling with a conductive paste, etc., and conduction between conductive layers is taken. The conductive portion between the conductive layers constitutes a portion perpendicular to the multilayer substrate of the coil. Next, both sides of the conductive layer are removed with the subtractive method or the like leaving the coil conductor part, and a coil conductor part parallel to the multilayer substrate is formed. The substrate thus obtained is used as an inner layer substrate, an insulating layer is formed on both surfaces thereof, and a conductive layer is formed on the outer surface thereof, and patterning (formation of a horizontal portion of the coil) and electrical connection between the conductive layers (vertical of the coil) Part formation) and further multilayering. Until a desired coil is obtained, this series of multilayering steps is continuously performed on the multilayer substrate formed so far.
[0031]
The multilayering step can be performed by a known method. In the case of the so-called build-up method, first, insulating layers are formed on both surfaces of the inner layer substrate. As an insulating layer, a glass epoxy or aramid resin-based prepreg, a liquid or film-like thermoplastic or thermosetting resin composition, or a copper foil and an insulating resin layer generally called a copper foil with a resin are used. An integrated one can be used.
[0032]
For example, the insulating layer is formed as follows. A prepreg, unpatterned copper foil or resin-coated copper foil is placed on both sides of the above inner layer substrate, and these are laminated and cured in a lump by the laminating press method to integrate the insulating layer and conductive layer Create Alternatively, an insulating layer is formed by applying a liquid composition on the above inner layer substrate by a known and usual method such as screen printing, curtain coating, spray coating, etc., and curing with UV, electron beam, heat or the like. You can also. Alternatively, the insulating composition can be formed by applying a film-like composition on the inner layer substrate by a method such as roll or lamination and curing the composition by a predetermined method.
[0033]
Subsequently, a via is formed. A via is formed at a predetermined position of the multilayer substrate obtained by the above process using a drill, a laser, or the like. When a conductive layer is formed together with an insulating layer using prepregs or copper foil with resin, when using a carbon dioxide laser widely used for forming blind vias, a conductor at a predetermined position is previously set as necessary. You may perform what is called a mask process removed by an etching.
[0034]
When a conductive layer is formed together with an insulating layer using a prepreg or copper foil with resin, a conductive paste containing conductive powder such as silver or copper is embedded in the via by a method such as printing or dispensing, and a predetermined method. Cured with. Alternatively, electrical connection can also be achieved by a method of forming a plated layer by a method of performing electroless plating after applying a plating catalyst in a normal through-hole plating, that is, via, and then performing electrolytic plating. On the other hand, when an insulating layer is formed using a liquid or film-like composition, for example, a copper foil is pressed to form a conductive layer outside the insulating layer, a predetermined position is masked, and then a blind via is formed. Conductive connection is made with a conductive paste or plating layer. In this case, the blind via may be made conductive first. Also, a catalyst is applied to the substrate on which the insulating layer and the blind via are formed, electroless plating is performed, and then electroplating is performed as necessary, thereby forming the conductive layer and making the blind via conductive at once. You can also. In this case, the blind via can be made conductive by using a conductive paste.
[0035]
Alternatively, the insulating layer and the conductive layer can be formed and the electrical connection between the conductive layers can be collectively performed by the following method. That is, a conductive bump with a sharp tip is formed in a predetermined place on a multilayer substrate using a conductive paste or the like, and a prepreg and a copper foil, a film-like insulator and a copper foil, or a copper foil with a resin After placing on it, press working is performed. Thereby, the conductive bump with a sharp tip penetrates the insulating layer and realizes electrical connection with the conductive layer.
[0036]
When laminated by the build-up method as described above, it is preferable that the blind vias are filled with a conductor with a conductive paste or the like without gaps, so that the cross section of the coil conductor is all a conductor. However, even in a structure in which only the outer peripheral portion is made conductive like the conventional through-hole plating, the characteristics of the coil formed by using the method of the present invention are not impaired depending on the frequency band.
[0037]
In addition, when forming the vertical part of the coil winding by stacking blind vias, the so-called stacked via (via-on-via) structure is very difficult to form with a general build-up method using through-hole plating. As a result, the vertical portion of the winding of the coil is not a perfect straight line, and often has a stepped shape with a step in the laminated portion. However, even if it becomes such a structure, the characteristic of the coil formed using the method of this invention is not spoiled at all depending on a frequency band.
[0038]
In addition, when using the above-mentioned liquid or film-like insulating material using a through-hole substrate connected by plating, or when further laminating on an insulating layer having a blind via once formed by a build-up method, The through holes or blind vias may be filled by hole filling ink or plating treatment to smooth the surface.
[0039]
In addition to the build-up method, the following methods can be used for stacking together. First, a hole is drilled at a predetermined position on the base material side of the copper-clad single-sided glass epoxy substrate using a laser or the like. Subsequently, electroplating is performed using the copper foil as an electrode (cathode), and the holes are filled with plating. On top of that, low melting point metal bumps are subsequently formed by plating. Next, the copper foil is etched into a predetermined pattern (horizontal portion of the coil winding). On the bump side, the same insulating composition as that used for the insulating layer is thinly applied and semi-cured to prepare an outer layer substrate.
[0040]
Subsequently, the inner layer substrate and the outer layer substrate are aligned and pressed so that the bumps of the outer layer substrate come to predetermined locations on the inner layer substrate. As a result, the semi-cured composition is pushed away from the bumps, and the composition forms an insulating layer between the layers, and at the same time, the bumps form an electrical connection with the conductive layer of the inner substrate. A coil can be formed by such a process. By repeating this process, further multilayering can be easily performed. At this time, the thickness of the insulating layer can be arbitrarily set in accordance with the application, but is preferably about 10 μm to 300 μm from the viewpoint of insulation reliability. The thickness of the conductor can be arbitrarily set in accordance with the use as in the case of the insulating layer, but is practically about 5 μm to 200 μm.
[0041]
So far, the method of forming the coil has been mainly described. However, in the embodiment having the electrode part on the multilayer substrate, the electrode part can be formed in the same manner as the horizontal part of the coil winding. Moreover, about embodiment which has a core structure which consists of a magnetic body in coil center part, a core structure can be formed by apply | coating the paste containing iron, a ferrite, etc. to the applicable part. In the embodiment including a capacitor, the capacitor can be formed by leaving a portion to be a capacitor plate when the conductive layer is patterned in the stacking process of the multilayer substrate. In addition, capacitors can be arranged in the process of stacking the multilayer substrates.
[0042]
The manufacturing method of the coil portion has been described above. However, simultaneously with the formation of the coil, other necessary circuits and wiring therewith can be formed in each layer where the coil is formed. At this time, in order to match with the formation of such other circuits and wirings, an appropriate one can be selected from the above multi-layering process. Further, the embodiment of the invention having no blind via is manufactured not by the manufacturing method based on the build-up method described above but by a known and commonly used multilayer substrate manufacturing method that combines etching, through-hole plating, and lamination press. You can also
[0043]
Furthermore, any of the variable inductance elements 10 to 70 can be formed on a semiconductor chip constituting a monolithic IC or the like. By adopting such a configuration, it is possible to incorporate an inductor capable of freely changing characteristics when used in a semiconductor with a high degree of integration. As a typical example, an example in which the variable inductance element 10 of FIG. 1 is formed on a so-called electrode wiring layer on a silicon wafer on which a transistor is formed and an electrode portion made of tungsten or the like is formed is shown. By applying this method, the coil shape, the turn ratio, the forming direction, and the like can be arbitrarily set. The semiconductor is not limited to silicon, and any known semiconductor material such as gallium arsenide can be used.
[0044]
First, a lowermost insulating layer is formed on a silicon wafer on which transistors and electrode portions are formed. It can be formed by forming a silicon oxide film using a vapor phase method such as CVD, or by post-baking an organic material such as polyimide or benzocyclobutene, which has recently been attracting attention, after spin coating. Subsequently, drilling is performed using various lasers at necessary locations. The hole is a place where electrical connection with a specific place or a lower electrode part of the semiconductor wafer is performed. Subsequently, a conductive pattern is formed. First, an aluminum conductive layer is formed by sputtering, or a copper conductive layer is formed using a vapor phase method such as CVD or a wet method such as plating. Next, exposure and etching are performed to pattern the conductive layer. In this case, the conductive layer may be formed after the previously patterned resist layer is formed. In this step, the holes are also made conductive and electrical connection between the conductive layers is made. Before the exposure process, the surface is usually flattened by physical polishing or a method combining chemical polishing and physical polishing called CMP.
[0045]
Next, an insulating layer is further formed thereon. Next, a hole is formed again, and a conductive pattern is formed by patterning. Further, an insulating layer is formed thereon, drilled, made conductive, and patterned, thereby forming a further conductive pattern and conducting between the conductive patterns. Thereafter, this process is repeated until a desired coil is formed.
[0046]
After the multilayer substrate including the desired coil is formed on the silicon wafer, the silicon wafer and the multilayer substrate including the coil are cut into semiconductor chips. Note that the silicon wafer can be divided into chips before the multilayer substrate containing the coil is stacked on the silicon wafer. In this case, a multilayer substrate containing a coil may be laminated on the outer surface of the semiconductor chip cut in advance in the same manner as in the above-described process.
[0047]
【The invention's effect】
As described above, according to the variable inductance element of the present invention, it is possible to obtain an element that is formed in a multilayer substrate and is small and functions as an inductor that can change characteristics such as self-inductance during use.
[Brief description of the drawings]
1A is a perspective view showing a configuration of a variable inductance element 10 according to a first embodiment of the present invention, and FIG. 1B is a diagram showing a configuration of an electrode portion of the variable inductance element 10; .
2A is a perspective view illustrating a configuration of a variable inductance element 20 according to a second embodiment of the present invention, and FIG. 2B is a diagram illustrating a configuration of an electrode portion of the variable inductance element 20; .
3A is a perspective view illustrating a configuration of a variable inductance element 30 according to a third embodiment of the present invention, and FIG. 3B is a diagram illustrating a configuration of an electrode portion of the variable inductance element 30; (C) is a figure which shows a mode that the electrode part shown by (b) was trimmed, (d) is a figure which shows the other structure of the electrode part of the variable inductance element 30, and (e) It is a figure which shows a mode that the electrode part shown by (d) was trimmed.
4A is a perspective view showing a configuration of a variable inductance element 40 according to a fourth embodiment of the present invention, and FIG. 4B relates to a configuration of an electrode section according to the fourth embodiment of the present invention. It is a perspective view which shows the structure of the variable inductance element 41 which concerns on alternative embodiment.
5A is a perspective view showing the configuration of a variable inductance element 50 according to a fifth embodiment of the present invention, and FIG. 5B is an alternative regarding the configuration of the coil of the fifth embodiment of the present invention. It is a perspective view which shows the structure of the variable inductance element 51 which concerns on embodiment.
6A is a perspective view showing a configuration of an inductance element 60 according to a sixth embodiment of the present invention, and FIG. 6B is an alternative regarding a configuration of an electrode portion according to the sixth embodiment of the present invention. It is a perspective view which shows the structure of the variable inductance element 61 which concerns on this embodiment.
FIG. 7 is a perspective view showing a configuration of a variable inductance element 70 according to a seventh embodiment of the present invention.
8A is a perspective view showing a configuration of a variable inductance element 80 according to an eighth embodiment of the present invention, and FIG. 8B relates to a configuration of an electrode section according to the eighth embodiment of the present invention. It is a perspective view which shows the structure of the variable inductance element 81 which concerns on alternative embodiment.
[Explanation of symbols]
10-51, 61-81 Variable inductance element
10a-81a coil
10c-81c multilayer substrate
10d-81d electrode part
10e-81e Electrode part
10f-81f bonding wire
50g-51g Magnetic material
60 Inductance element
70h capacitor
70i connection
80d'-81d 'electrode part

Claims

A coil formed integrally with a multilayer substrate, comprising a winding portion parallel to the multilayer substrate and a winding portion perpendicular to the multilayer substrate, and a coil surface formed by the unit winding is formed on the multilayer substrate. A coil that is vertical;
Two or more electrode portions formed on the outer surface of one side of the multilayer substrate and connected to predetermined portions of the coil, respectively.
The coil is supported in the multilayer substrate, and at least one of the electrode portions is provided to extend to a position facing at least one of the other electrode portions through a gap. A variable inductance element.

The variable inductance element according to claim 1, wherein at least one of the electrode portions is connected to an end of the coil.

A coil formed integrally with a multilayer substrate, comprising a winding portion parallel to the multilayer substrate and a winding portion perpendicular to the multilayer substrate, and a coil surface formed by the unit winding is formed on the multilayer substrate. A coil that is vertical;
Three or more electrode portions formed on the outer surface on one side of the multilayer substrate and connected to predetermined portions of the coil, respectively,
The coil is supported in the multilayer substrate, and the electrode portions are alternately formed with respect to the central axis of the coil on either side near the coil edge on both sides of the coil. element.

A coil formed integrally with a multilayer substrate, comprising a winding portion parallel to the multilayer substrate and a winding portion perpendicular to the multilayer substrate, and a coil surface formed by the unit winding is formed on the multilayer substrate. A coil that is vertical;
Two or more electrode portions formed on the outer surface of one side of the multilayer substrate and connected to predetermined portions of the coil;
Formed on the outer surface of the other side of the multilayer substrate and connected to a predetermined portion of the coil, respectively, and formed on the outer surface of one side of the multilayer substrate The variable inductance element is characterized in that at least one of the electrode portions extends to a position facing at least one of the other electrode portions through a gap.

The number of the electrode portions formed on the outer surface of the other side of the multilayer substrate is three or more, and alternately formed on either side in the vicinity of the coil edge on both sides of the coil with respect to the central axis of the coil The variable inductance element according to claim 4, wherein:

The electrode parts facing each other are connected by a conductor, whereby the electrode parts can be separated by trimming. The variable inductance element described in 1.

The unit windings of the coils each have a spiral pattern that swirls in opposite directions when viewed from the same direction as the other adjacent unit windings,
The inductance element according to any one of claims 1 to 6, wherein the sets of the unit windings adjacent to each other are alternately connected at the tips or ends of the spiral pattern.

The inductance element according to any one of claims 1 to 7, further comprising a core structure made of a magnetic material penetrating the inside of the coil.

9. The inductance element according to claim 1, further comprising a capacitor formed integrally with the multilayer substrate, the capacitor being electrically connected to the variable inductance element. 10. .

The inductance element according to any one of claims 1 to 9,
A multilayer substrate with a built-in inductance element, comprising: the multilayer substrate; and another circuit supported on or in the multilayer substrate.

11. A semiconductor chip, wherein the inductance element built-in multilayer substrate according to claim 10 is laminated on an outer surface.

The inductance element according to any one of claims 1 to 9,
A chip-type inductance element, wherein the multilayer board is a flat plate capable of supporting the inductance element.