JP2006038645A

JP2006038645A - 容量型ｍｅｍｓセンサ用の信号検出回路

Info

Publication number: JP2006038645A
Application number: JP2004219200A
Authority: JP
Inventors: Toru Kitamura; 透北村; Ryuta Araki; 隆太荒木
Original assignee: Sumitomo Precision Products Co Ltd
Current assignee: Sumitomo Precision Products Co Ltd
Priority date: 2004-07-27
Filing date: 2004-07-27
Publication date: 2006-02-09

Abstract

【課題】シリコンウェハに容易に作製できて、また検出感度が高い（Ｓ／Ｎ比が良い）容量型ＭＥＭＳセンサ用の信号検出回路を提供する。
【解決手段】ＭＥＭＳセンサ１０に設けられた検出用のキャパシタ１に、ＤＭＯＳＦＥＴからなる第１トランジスタ３のゲートが接続されている。第１トランジスタ３のソースは接地され、そのゲートには、一端が接地された抵抗４が接続されている。第１トランジスタ３のドレインとＤＭＯＳＦＥＴからなる第２トランジスタ５のソースと第２トランジスタ５のゲートとが接続され、その結線がバッファアンプ６の入力端子に接続されている。バッファアンプ６の出力端子と第１トランジスタ３のゲートとの間には、帰還キャパシタ８が設けられている。第１，第２トランジスタ３，５は、ＤＭＯＳＦＥＴであるため、ゲート電位が零である場合でも電流が流れる。
【選択図】図１

Description

本発明は、シリコンウェハにＭＥＭＳ（Micro Electro Mechanical System)技術により形成されたキャパシタの容量変化を利用して所定の物理量を検知する容量型ＭＥＭＳセンサからの信号を検出する信号検出回路に関し、特に、構成部材の数を低減して同一のシリコンウェハでの作製が容易である容量型ＭＥＭＳセンサ用の信号検出回路に関するものである。

キャパシタの容量変化を利用して所定の物理量（圧力，角速度，加速度など）を検知する各種のセンサが知られている（例えば、非特許文献１参照）。図５は、このような容量型センサからの出力信号を検出する従来の信号検出回路の構成を示す回路図である。図５において、２１は検出対象の物理量に応じて容量が変動するキャパシタである。図５に示す回路は、キャパシタ２１の容量変化に基づく電流を電圧に変換して出力する回路である。

容量型センサ内のキャパシタ２１の一方の電極には−極側が接地された直流電源２２（電圧：Ｅ₁）が接続され、キャパシタ２１の他方の電極は増幅器２３の負入力端子に接続されている。増幅器２３の正入力端子に、−極側が接地された直流電源２４（電圧：Ｅ₂）が接続されている。増幅器２３の出力端子と負入力端子との間には、帰還キャパシタ２５及び帰還抵抗２６の並列回路が設けられている。また、増幅器２３には、定圧電源２７（Ｖ_DD）が接続されている。直流電源２４は、単一電源で動作させる際に回路の飽和を防ぐためのバイアス電源である。また、増幅器２３は、多数のトランジスタにて構成されている。
ラリーケイ．バクスター著（Larry K. Baxter）「キャパシティブセンサデザインアンドアプリケーションズ（Capacitive Sensors Design and Applications）」アイイーイープレスシリーズオンエレクトロニクステクノロジィ（IEEE Press Series on Electronics Technology, Capacitive）

ところで、近年、半導体製造プロセス等における技術を応用して種々の機械要素の小型化を実現するために、ＭＥＭＳ技術を用いてシリコンウェハに各種の部材を形成した製品の開発が進められている。そこで、低コスト化及び小型化を図ることを目的として、ＭＥＭＳ技術を用いてシリコンウェハに上述したような容量型センサを作製することが考えられる。しかしながら、容量型ＭＥＭＳセンサ用の信号検出回路を同一ウェハに作製する際に以下のような問題がある。

図５に示す回路では、多数のトランジスタを用いて増幅器２３を構成しなければならない、回路飽和を防止するためのバイアス電源となる直流電源２４を設けなければならないなど、回路が複雑となり、シリコンウェハにこの回路を作製することが困難であるという問題がある。また、回路が複雑であるため、入力回路のインピーダンスが低下し、誤差要因となるという問題がある。

以下、この誤差について説明する。図６は、図５の等価回路を示す図である。図６において、Ｚ_iは増幅器２３の入力インピーダンス、Ｚ_fは帰還インピーダンス、Ａは増幅器２３の増幅率、Ｖ₀は増幅器２３の出力電圧、Ｖ₁は増幅器２３の入力電圧、ｉは直流電源２２及びキャパシタ２１の容量変動による電流である。Ａ，Ｖ₀，Ｖ₁の関係は、下記式（１）で表される。
Ｖ₀＝−ＡＶ₁ …（１）
ここで、増幅器２３への電流入力による関係から、下記式（２）が成立する。
ｉ＋（Ｖ₀−Ｖ₁）／Ｚ_f＋Ｖ₁／Ｚ_i＝０ …（２）
式（１）から得られるＶ₁＝−Ｖ₀／Ａの関係を式（２）に代入することにより、以下のように式（３）で表される電流／電圧の伝達関数（Ｖ₀／ｉ）が求められる。
Ｖ₀／ｉ＝−１／（１／Ｚ_f＋１／ＡＺ_f−１／ＡＺ_i） …（３）
よって、入力インピーダンスの減少によって発生する電流／電圧の伝達関数の誤差Ｅ_rは下記式（４）で表される。
Ｅ_r＝１／（１／Ｚ_f＋１／ＡＺ_f−１／ＡＺ_i）
−１／（１／Ｚ_f＋１／ＡＺ_f） …（４）

キャパシタ２１の他方の電極の電位Ｅ₃は、バイアス電源である直流電源２４の電圧Ｅ₂と同一になるが、容量型センサの検出信号は（Ｅ₁−Ｅ₃）に比例するため、Ｅ₃の分だけ感度が下がってＳ／Ｎ比が悪くなるという問題がある。また、キャパシタ２１の電極に加えられる力が（Ｅ₁−Ｅ₃）に比例することになり、キャパシタ２１の電極に加わる力に誤差が生じて、容量型センサが例えば振動型の角速度センサである場合、共振周波数等の特性のずれが生じるという問題がある。

以上のように、容量型ＭＥＭＳセンサ用の信号検出回路を作製する場合、回路構成が複雑であることに起因する作製の困難さ及び伝達関数の誤差という課題、並びに、バイアス電源を設けることによる検出感度の低下（Ｓ／Ｎ比の悪化）及び容量型センサの特性変動という課題が残存しており、これらの課題の解決が望まれている。

本発明は斯かる事情に鑑みてなされたものであり、上述した課題を解決することが可能な回路構成とすることにより、シリコンウェハに容易に作製できて、また検出感度が高い容量型ＭＥＭＳセンサ用の信号検出回路を提供することを目的とする。

本発明の容量型ＭＥＭＳセンサ用の信号検出回路は、シリコンウェハにＭＥＭＳ技術により形成されたキャパシタの容量変化を利用して所定の物理量を検知するＭＥＭＳセンサからの信号を検出する、前記シリコンウェハに形成された信号検出回路であって、前記キャパシタにそのゲートが接続され、ゲート電位が零であるときにドレイン電流が流れる特性を有する第１トランジスタと、その一端が前記第１トランジスタのゲートに接続され、その他端が接地される抵抗と、前記第１トランジスタのソースに接続され、前記第１トランジスタと同一プロセスで形成された第２トランジスタを用いた定電流源と、出力端子，入力端子間に設けられた帰還キャパシタとを有することを特徴とする。

本発明の容量型ＭＥＭＳセンサ用の信号検出回路にあっては、２つのトランジスタ（第１，第２トランジスタ）と１つの抵抗と１つのキャパシタ（帰還キャパシタ）とにて主要な回路を構成するため、単純な回路構成であり、シリコンウェハに容易に作製することが可能になるとともに、伝達関数の誤差は生じない。また、第１トランジスタはゲート電位が零であっても動作するため、従来例のようなバイアス電源が不要となり、バイアス電源の設置に起因する検出感度の低下（Ｓ／Ｎ比の悪化）及び容量型センサの特性変動は生じない。

本発明の容量型ＭＥＭＳセンサ用の信号検出回路は、上記構成にあって、前記第１トランジスタ及び第２トランジスタが、デプレッションＭＯＳＦＥＴであることを特徴とする。

本発明の容量型ＭＥＭＳセンサ用の信号検出回路にあっては、第１，第２トランジスタとして、デプレッションＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)を使用する。デプレッションＭＯＳＦＥＴでは、温度が高くなってもリーク電流が流れないため、高温環境での使用が可能である。

本発明では、２つのトランジスタ、１つの抵抗及び１つのキャパシタで主要な回路を構成するようにしたので、単純な回路構成を実現でき、シリコンウェハに容易に作製することができる。また、バイアス電源を設ける必要がない回路構成であるので、従来例で問題となっていたＳ／Ｎ比の悪化の課題を解決することができる。

また、本発明では、温度が高くなってもリーク電流が流れないデプレッションＭＯＳＦＥＴを使用するようにしたので、高温になることがある環境においても使用することができる。

以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。図１は本発明に係る容量型ＭＥＭＳセンサ用の信号検出回路の構成を示す回路図である。図１において、１は、ＭＥＭＳセンサ１０に設けられたキャパシタであり、角速度センサとして機能するＭＥＭＳセンサ１０の検出対象の角速度の変化に対応してキャパシタ１の容量が変動する。図１に示す信号検出回路は、キャパシタ１の容量変化に基づく電流を電圧に変換して出力する回路である。

キャパシタ１の一方の電極には−極側が接地された直流電源２（電圧：Ｅ₁）が接続され、キャパシタ１の他方の電極はデプレッションＭＯＳＦＥＴ（以下、ＤＭＯＳＦＥＴという）からなる第１トランジスタ３のゲートに接続されている。第１トランジスタ３のソースは接地されている。第１トランジスタ３のゲートには、一端が接地されている抵抗４の他端が接続されている。この抵抗４は、第１トランジスタ３のゲートにかかる電位を決めるための抵抗である。

第１トランジスタ３のドレインとＤＭＯＳＦＥＴからなる第２トランジスタ５のソースと第２トランジスタ５のゲートとが接続され、その結線がバッファアンプ６の入力端子に接続されている。第１トランジスタ３及び第２トランジスタ５は、同じシリコンウェハ上に同一のプロセスで作製されており、特性もほぼ同じである。第２トランジスタ５のドレインには、定電圧源７（電圧：Ｖ_DD）が接続されている。第１，第２トランジスタ３，５の特性がほぼ同じであるため、第２トランジスタ５のソース電位はＶ_DD／２となる。

バッファアンプ６の出力端子と第１トランジスタ３のゲートとの間には、帰還キャパシタ８が設けられている。この帰還キャパシタ８は、回路のゲインを決定するためのキャパシタである。

図２は、第１，第２トランジスタ３，５の特性（ゲート・ソース間電圧（Ｖ_g）とドレイン電流（Ｉ_D）との関係）を示す図である。これらの第１，第２トランジスタ３，５は、ＤＭＯＳＦＥＴであるため、ゲート・ソース間電圧が零である場合でも電流が流れる、つまり、ゲート電位が零であっても動作する。よって、従来例のようなバイアス電源は不要である。

図３は、バッファアンプ６の構成の一例を示す図である。この例では、ＤＭＯＳＦＥＴからなる２個のトランジスタ６ａ，６ｂでバッファアンプ６が構成されている。これらの２個のトランジスタ６ａ，６ｂは、第１，第２トランジスタ３，５と同じシリコンウェハ上に同一のプロセスで作製されており、特性もほぼ同じである。バッファアンプ６は、後段の出力側デバイスが十分に駆動できるように増幅作用を有するものであり、その構成は図３に限定されるものでなく、さらに、十分な大きさの信号を後段の出力側デバイスへ送れる場合には、バッファアンプ６を設けなくても良い。

次に、角速度センサとして機能するＭＥＭＳセンサ１０について説明する。図４は、ＭＥＭＳセンサ１０の構成の一例を示す図である。ＭＥＭＳセンサ１０は、中心部１１で支持されて周方向に８等配して延在する８本の梁部（ビーム）１２と、これらの８本の梁部１２に連結された環状のリング部１３とを有する振動子１４を備えている。リング部１３の外側には、振動子１４に１次振動を起こさせるための駆動用電極１５と、振動子１４に生じた２次振動を検出するための検出用電極１６とが設けられている。この検出用電極１６と対向するリング部１３とにより、図１のキャパシタ１が構成される。振動子１４の中心部１１には、直流電源２から直流電圧が印加され、駆動用電極１５には、交流電源１７から交流電圧が印加されるようになっている。

このような構成のＭＥＭＳセンサ１０（角速度センサ）では、静電引力を利用して振動子１４を駆動させ、加えられた角速度に応じた静電容量の変化による電流発生を検知して、角速度を検出する。まず、駆動用電極１５に交流電圧を印加して、振動子１４に１次振動を起こさせる。そして、角速度が生じた場合、コリオリ力が発生して２次振動が発生する。この２次振動に伴うリング部１３，検出用電極１６間の距離の変動に基づくキャパシタ１の容量変化を電流として検出し、それを図１に示す信号検出回路にて電圧に変換して出力する。よって、この出力電圧をモニタすることによって、加えられた角速度を検出することができる。

本発明では、２つのトランジスタ（第１トランジスタ３及び第２トランジスタ５）と１つの抵抗４と１つのキャパシタ（帰還キャパシタ８）とにて主要な回路を構成しており、単純な回路構成となり、シリコンウェハに容易に信号検出回路を作製することができる。また、従来例で説明した入力インピーダンスＺ_iの影響はなく、回路の複雑さに伴う入力インピーダンスの低下による電流／電圧の伝達関数の誤差が生じることもない。

また、本発明では、第１トランジスタ３をゲート電位が零であっても動作するＤＭＯＳＦＥＴにて構成しているので、従来例のようなバイアス電源が不要となり、従来例で説明したようなＳ／Ｎ比の悪化はなく、高い検出感度が得られる。また、角速度センサであるＭＥＭＳセンサ１０のキャパシタ１の電極に加わる力に従来例のような誤差は生じず、共振周波数等の特性は変動しない。

なお、上述した例では、ゲート電位が零であっても電流が流れる特性を有する第１，第２トランジスタ３，５として、ＤＭＯＳＦＥＴを用いることとしたが、ＪＦＥＴ（Junction FET）を使用しても良い。但し、ＤＭＯＳＦＥＴでは、温度が高くなってもリーク電流が流れないので、高温範囲まで適用させるためには、ＤＭＯＳＦＥＴの方が好適である。

また、上述した説明では、角速度センサとして機能するＭＥＭＳセンサ１０を例としたが、これは一例であり、ＭＥＭＳ技術によりシリコンウェハに形成されたキャパシタの容量変化を利用して所定の物理量を検知する各種のセンサ（圧力センサ，加速度センサなど）に本発明の信号検出回路が適用可能であることは勿論である。

本発明に係る容量型ＭＥＭＳセンサ用の信号検出回路の構成を示す回路図である。本発明に係る容量型ＭＥＭＳセンサ用の信号検出回路で使用する第１，第２トランジスタの特性（ゲート・ソース間電圧（Ｖ_g）とドレイン電流（Ｉ_D）との関係）を示す図である。本発明に係る容量型ＭＥＭＳセンサ用の信号検出回路で使用するバッファアンプの構成の一例を示す図である。角速度センサとして機能するＭＥＭＳセンサの構成の一例を示す図である。容量型センサからの出力信号を検出する従来の信号検出回路の構成を示す回路図である。図５の等価回路を示す図である。

符号の説明

１キャパシタ
３第１トランジスタ
４抵抗
５第２トランジスタ
６バッファアンプ
７定電圧源
８帰還キャパシタ
１０ＭＥＭＳセンサ

Claims

シリコンウェハにＭＥＭＳ技術により形成されたキャパシタの容量変化を利用して所定の物理量を検知するＭＥＭＳセンサからの信号を検出する、前記シリコンウェハに形成された信号検出回路であって、前記キャパシタにそのゲートが接続され、ゲート電位が零であるときにドレイン電流が流れる特性を有する第１トランジスタと、その一端が前記第１トランジスタのゲートに接続され、その他端が接地される抵抗と、前記第１トランジスタのソースに接続され、前記第１トランジスタと同一プロセスで形成された第２トランジスタを用いた定電流源と、出力端子，入力端子間に設けられた帰還キャパシタとを有することを特徴とする信号検出回路。
前記第１トランジスタ及び第２トランジスタは、デプレッションＭＯＳＦＥＴであることを特徴とする請求項１記載の信号検出回路。