JP2006032964A - 空隙および保護被覆層を備えているｖｃｓｅｌ - Google Patents

Abstract

【課題】
必要な信頼性試験に合格する性能を有するＶＣＳＥＬの歩留まりが向上するような構造および処理技術を提供することである。
【解決手段】
第１のミラースタック２１０、第２のミラースタック２３０、および前記第１のミラースタック２１０と前記第２のミラースタック２３０との間に設けられているキャビティ層２２０を備えているデバイスにおいて、孔が少なくとも第１のミラースタック２１０を貫通して形成されており、開口１４０を画定するための間隙２１２が孔の側壁から前記第１のミラースタック２１０内へと延びており、少なくとも孔２７０の側壁に形成されている間隙２１２の端部が薄い保護層２５０によって覆われている。
【選択図】図２

Description

面発光型半導体レーザ（ＶＣＳＥＬ）は、半導体処理技術を用いて製造可能なよく知られたオプトエレクトロニクスデバイスである。例えば図１は、部分反射ミラースタック１１０と高反射ミラースタック１３０との間に挟まれたキャビティ層１２０を含む従来の酸化型ＶＣＳＥＬ１００の断面図を示す。キャビティ層１２０は、一般に、電流がこのキャビティ層１２０を通過すると光を放射する、ガリウム砒素のようなレーザ光放射材料を含む。ミラースタック１１０および１３０は通常、ＶＣＳＥＬ１００内の動作光波長に対して所望の利得を達成するように選択された反射率およびミラー間隔を有し、好ましくは導電性であって、ＶＣＳＥＬ１００の電気端子（図示せず）と接触している。

ミラースタック１１０内の絶縁酸化物領域１１２は、ＶＣＳＥＬ１００から出る光線が通る開口の境界を画定する。光線を限定するためには、酸化物領域１１２は、キャビティ層１２０へ流れる電流を、光を放射させたい領域へと導く。また、この酸化物領域１１２によって、開口１４０領域の外側のミラースタック１１０の反射率／屈折率を変えることができ、これにより、最適な利得が開口１４０の領域に限定される。

酸化型ＶＣＳＥＬ１００のようなＶＣＳＥＬは、一般に商品として販売する前に、有効寿命が短い可能性またはある動作環境で故障する可能性のあるデバイスを識別する信頼性試験に合格しなければならない。このような試験の１つである、８５℃、８５％ＲＨの条件で行う８５／８５ストレス試験または高温高湿動作寿命試験（ＷＨＴＯＬ）として一般に知られている試験は、ＶＣＳＥＬおよび他のオプトエレクトロニクスデバイスの信頼性を評価するために業界で広く用いられている。典型的には、酸化型ＶＣＳＥＬは８５／８５ストレス試験に対し不合格になりやすい。

本発明の課題は、必要な信頼性試験に合格する性能を有するＶＣＳＥＬの歩留まりが向上するような構造および処理技術を提供することである。

本発明の一態様によれば、ＶＣＳＥＬにおいて、ミラースタック内で空洞または間隙によって開口を画定し、薄い保護層によって間隙を覆う。保護層を備えていることで、ＶＣＳＥＬは８５／８５ストレス試験に合格し、高い信頼性を提供することが可能となる。さらに、薄膜製造プロセスによって、厚い保護層の形成に関連する問題が回避される。

発明の特定の一態様は、第１のミラースタック、第２のミラースタック、キャビティ層および保護層を含む、ＶＣＳＥＬのようなデバイスである。キャビティ層は、第１のミラースタックと第２のミラースタックの間に位置している。第１のミラースタックを貫いて孔が延びており、間隙は孔の側壁から第１のミラースタック内へと延びていて、これによりデバイスの開口の境界が画定される。保護層は、第１のミラー層内の孔の側壁に形成された間隙の端部を密封する。

本発明の別の特定の一態様は、ＶＣＳＥＬのようなデバイスの製造方法である。この方法は一般に、第１のミラースタック、キャビティ層および第２のミラースタックを基板上に形成すること、エッチングにより第１のミラースタックに孔を設けること、第１のミラースタックの１つの層の一部分を除去して、孔の側壁から第１のミラースタック内へと延びる間隙を形成すること、孔の側壁で間隙の端を密封する保護層を付着させることを含む。間隙の形成は、第１のミラースタックの層を酸化させて酸化物領域を形成し、次いでこの酸化物領域の少なくとも一部をエッチングにより除去することを含む。

以下に本発明の実施態様を、図面に基づき詳細に説明する。同じ参照記号は、異なる図面においても同様または同一の項目を示す。

本発明の一態様によれば、開口の境界を画定する間隙とこの間隙を保護する薄い保護層とを有する面発光半導体レーザ（ＶＣＳＥＬ）によって、高い信頼性が提供される。このようなＶＣＳＥＬのための製造技術によって、８５／８５ストレス試験のような業界標準の信頼性試験に合格するデバイスの高い歩留まりが得られる。

図２は、本発明の一実施態様によるＶＣＳＥＬ２００の断面を示す。ＶＣＳＥＬ２００は、上部ミラースタック２１０、キャビティ層２２０および下部ミラースタック２３０を含み、これらの層は、下層の基板２４０上に形成されている。保護層２５０は、キャビティ層２２０およびミラースタック２１０、２３０の少なくとも選択された部分を覆っており、特にＶＣＳＥＬ２００の開口の境界を画定する間隙２１２を密封する。

図示の実施態様では、キャビティ層２２０は、スペーサ層２２２と２２６との間に挟まれている１つまたは複数の活性層２２４（例えば１つまたは複数の量子井戸および／または１つまたは複数の量子ドット）を含む。別の方法では、活性層２２４は、単一のスペーサ層の上にまたは下に配置することができる。活性層２２４は、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓＰ、ＧａＡｓＰ、ＧａＰ、ＧａＳｂ、ＧａＡｓＳｂ、ＧａＮ、ＧａＡｓＮ、ＩｎＧａＡｓＮ、ＡｌＩｎＧａＡｓＰを含む種々の材料から形成することができるが、材料はこれらに限定されることはない。また、他の量子井戸層組成も使用することができる。スペーサ層２２２および２２６は一般に、活性層２２４の組成をベースとして選択された材料から形成されている。

キャビティ層２２０の全厚みは、ＶＣＳＥＬ２００から放射される光の動作波長に応じて選択される。ＶＣＳＥＬ２００から光線を生成するために、駆動回路（図示せず）により活性層２２４を通して電流を流す。駆動回路へ接続するために、ＶＣＳＥＬ２００は、ミラースタック２１０上の第１の電気接点２５２と活性層２２０の下の第２の電気接点２４２とを有している。しかし、別の方法では、ＶＣＳＥＬ２００は、別の構成を有する接点を使用することもできる。例えば、第２の電気接点は、ＶＣＳＥＬ２００の最上部にまたは下部ミラースタック２３０内にあってもよい。どのような接点構成を用いても、電気接点２４２と２５２との間に印加された動作電圧により、好ましくはミラースタック２１０およびキャビティ層２２０を通ってＶＣＳＥＬ２００内で電流が流れ、これにより、活性層２２４でレーザ光線が生成する。

ミラースタック２１０の、アルミニウム含有量の高いアルミニウムリッチ層２１４に間隙２１２を形成することにより、ＶＣＳＥＬ２００中の電荷担体および光子の流れを横方向に制限する閉じ込め領域が形成される。層２１４は、ミラースタック２１０の最上層または最下層を含む、ミラースタック２１０の任意の場所に配置することができる。いくつかの実施態様では、間隙２１２が中央の開口を限定し、好ましくは、この開口を通って電流が流れ光が通過する。電荷担体の閉じ込めは、間隙２１２が比較的高い抵抗率を有していることによって得られ、これにより、ＶＣＳＥＬ２００の中心領域を通って電流が流れる。光の閉じ込めは、間隙２１２が低い屈折率を有していることによって得られ、これにより、キャビティ層２２０内で生成される光子を導く横方向の屈折率プロファイルが得られる。担体および光を横方向で閉じ込めることにより、層２２４の活性領域内の担体および光子の密度が増加し、活性領域内の光生成の効率が上がる。

ミラースタック２１０および２３０はそれぞれ、異なる屈折率の層が交互に重ねられた系を含み、好ましくは、レーザの動作波長（例えば６５０〜１６５０ｎｍの範囲の波長）に対して設計された分布ブラッグ反射器（ＤＢＲ）を形成している。例えば、ミラースタック２１０および２３０は、アルミニウム含有率の高い層とアルミニウム含有率の低い層が交互に重なっているアルミニウムガリウムヒ素（Ａ１ＧａＡｓ）の層を含むことができる。従来のスタックのミラースタック２１０または２３０の各層は、典型的には、レーザの動作波長の約４分の１である効率的な光学的厚み（つまり、層厚みに層の屈折率を掛けたもの）を有する。ミラースタック２１０の１つの特定の層２１４は、層２１４がミラースタック２１０の他の層よりもはるかに急速に酸化するのに十分に高いアルミニウム含有量の材料を含む。典型的な態様では、アルミニウム含有量は、層２１４では約９５〜９８％であり、交互に重なる層では、典型的には約２０〜８０％の範囲である。

図２の例示的な実施態様では、ミラースタック２１０および２３０は、ＶＣＳＥＬ２００がミラースタック２１０を介して光を放射するように設計されている。本発明の別の実施態様では、ミラースタック２１０および２３０は、ＶＣＳＥＬがミラースタック２３０および基板２４０を介してレーザ光を放射するような設計になっていてもよい。

ＶＣＳＥＬ２００の構造的な支持基板となっている基板２４０は、ＧａＡｓ、ＩｎＰ、サファイア（Ａｌ_２Ｏ_３）またはＩｎＧａＡｓを含む種々の材料とすることが可能であるが、これらの材料に限定されることはなく、また、例えばドープされていないもしくはドープされたｎ型（例えばＳｉでドープ）またはドープされたｐ型（例えばＺｎでドープ）であってもよい。ＧａＡｓまたはＡｌＧａＡｓのような材料からなる約１０ｎｍ（約１００オングストローム）の厚みのバッファ層（図示せず）を、ＶＣＳＥＬ２００の他の層の成長前に基板２４０上で成長させることができ、これにより、基板２４０へのより良好な接合が得られる。電気接点２４２が基板２４０の底面に設けられているＶＣＳＥＬ２００の図示の態様では、基板２４０は、好ましくは導電性である。別の態様では、基板２４０が絶縁材料からなっていて、キャビティ層２２０または下部ミラースタック２３０への電気接点を基板２４０上に設けることができる。

図３Ａ〜３Ｅは、ＶＣＳＥＬ２００の製造プロセス中に形成される中間段階の構造の断面図を示す。この図３Ａ〜３Ｅでは、説明を簡単にするために、下層の支持基板および接点の構造は省略してある。ＶＣＳＥＬの接点構造は当技術分野で公知であり、従来の技術を使用して形成することができる。

図３Ａは、下部ミラースタック２３０、キャビティ層２２０および上部ミラースタック２１０が形成された後の構造の断面図を示す。有機金属化学蒸着法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）のような従来のエピタキシャル成長プロセスにより、ＶＣＳＥＬ２００のこれらの層を支持基板（図示せず）上に形成することができる。１つの（または複数の）開口を有するマスク２６０を、層２１０、２２０および２３０の上に形成する。このマスク２６０は、フォトレジストまたは別の材料、例えば窒化ケイ素（Ｓｉ_３Ｎ_４）または金属からなっている。

図３Ｂに示すように、マスク２６０を使用したエッチングプロセスにより穴もしくは孔２７０を形成する。一般に酸化によって形成される酸化孔として知られる孔２７０は、上部ミラースタック２１０とキャビティ層２２０を貫いて、ＶＣＳＥＬ２００の下部ミラースタック２３０の領域にまで延びており、したがって、上部ミラースタック２１０のアルミニウムリッチ層２１４の縁部が露出している。より一般には、酸化孔２７０によりアルミニウムリッチ層２１４が露出すれば、酸化孔２７０は下部ミラースタック２３０まで延びている必要はなく、キャビティ層２２０または上部ミラースタック２１０内で終端させることもできる。反応性イオンエッチング（ＲＩＥ）と反応性イオンビームエッチング（ＲＩＢＥ）を含む湿式または乾式エッチングプロセスによって、所要の深さの孔２７０を形成することができる。一実施態様では、孔２７０は、ＶＣＳＥＬ２００の場所にメサ構造を残す。

図３Ｃに示すように、蒸気環境または乾燥酸素環境を用いる酸化プロセスによって、露出したアルミニウムリッチ層２１４の端部を酸化させ、酸化物領域２１６を形成する。上述のように、アルミニウムリッチ層２１４は好ましくはアルミニウム含有量の高い組成を有しており、これにより、層２１４は強力に酸化されるが、一方でミラースタック２１０の他の層はよりゆっくりと酸化される。例えば、層２１４はアルミニウムを約９５％含むＡｌＧａＡｓであり、他の層は典型的にはアルミニウムを約９０％未満含むＡｌＧａＡｓである。アルミニウムリッチ層２１４の酸化速度の高さおよび酸化プロセスの所要時間によって、酸化物領域２１６の横方向の範囲が制御され、ＶＣＳＥＬ２００の開口を画定する層２１４の残りの領域が制御される。本発明の例示的な態様では、酸化物領域２１６は層２１４内へと約２５μｍ延びており、直径約１０〜２０μｍの開口が得られる。マスク２６０は、酸化プロセスの前または後に除去することができる。

図３Ｄに、エッチングプロセスによって酸化物領域２１６が除去され、層２１４に間隙２１２が残った構造を示す。酸化物領域２１６は、水酸化ナトリウム（ＮａＯＨ）溶液のような塩基性溶液の湿式エッチングによって除去することができる。特に、１３より大きなｐＨの塩基性溶液によって酸化物領域を除去することができる。酸化物領域２１６を完全に除去する代わりに、酸化物領域２１６を部分的に除去して、酸化物領域２１６の一部分を残してもよい。酸化物領域２１６の全部または一部を除去することにより、酸化物領域２１６が形成されるときに生じた応力が低下し、デバイスの信頼性が向上すると考えられる。

図３Ｅに示す薄い保護層２５０を、構造全体にまたは酸化孔２７０を含む領域で選択的に付着もしくは堆積させる。薄層２５０は、約６００ｎｍ（約６０００Å）未満、または好ましくは約２５０ｎｍ（約２５００Å）未満、より好ましくは約１１０ｎｍ（約１１００Å）の厚みの窒化ケイ素層である。しかし、酸窒化ケイ素（ＳｉＯＮ）のような他の材料も保護層２５０に使用できる。別の態様では、保護層２５０は、例えば、約１１０〜１５０ｎｍ（約１１００〜１５００Å）の厚みの窒化ケイ素（Ｓｉ_３Ｎ_４）層、約１１０〜１５０ｎｍ（約１１００〜１５００Å）の厚みの酸窒化ケイ素（ＳｉＯＮ）層および７０〜１００ｎｍ（７００〜１０００Å）の厚みのチタン（Ｔｉ）層の複合層であってもよい。付着プロセスにより、構造／酸化孔２７０の側壁が覆われ、間隙２１２の露出した端部が密封され、密封間隙（例えば密封された空隙）が形成される。信頼性を高めるためには孔２７０の下方まで良好に覆うことが重要であり、これは、例えばプラズマ強化化学蒸着法（ＰＥＣＶＤ）プロセスにより達成できる。上部ミラースタック２１０との電気接点は、（必要であれば）保護層２５０の所望の場所に保護層２５０の付着前もしくは孔の形成後に形成することができる。

ＶＣＳＥＬ製造プロセスは、下側の接点のために、下部ミラースタック上にまたは下部ミラースタック内に例えば裏面金属付着させることまたは金属付着させることを含む従来の技術を用いて完了することができる。

図４に、中央の開口４１０を有するＶＣＳＥＬ４００の上面図を示す。電気接点／接続線４２０は、開口４１０を囲む、上部ミラースタックに接触するパターン形成された金属層からなる。開口４１０の周りを囲むほぼ酸化された４つの酸化孔２７０は、空隙が上部ミラースタック内へと横方向に延びる距離と等しいかまたはこの距離より短い距離だけ開口４１０から離れている。これにより、酸化孔２７０と接続している空隙が結合し、開口４１０を囲む。さらに、電気接点／電気接続線４２０は、酸化孔２７０の間を開口４１０周囲の領域まで延びるトレースまたは金属線を含むことができる。さらに開口４１０は、金属線の内側にあり、同心円または正方形を形成する。

本発明を特定の実施態様に関して説明したが、この説明は発明の応用の一例であるにすぎず、本発明を制限するものとして理解されるべきではない。開示された実施態様の特徴を様々な形式で適応したり組み合わせたりすることは、特許請求の範囲で規定される発明の範囲内で可能である。

従来の酸化型ＶＣＳＥＬを示す図である。 ＶＣＳＥＬの開口を画定するための、間隙を密閉する薄層を含む、本発明の１実施態様によるＶＣＳＥＬを示す図である。 図２のＶＣＳＥＬを形成するプロセスの一過程を示す図である。 図２のＶＣＳＥＬを形成するプロセスの別の一過程を示す図である。 図２のＶＣＳＥＬを形成するプロセスのさらに別の一過程を示す図である。 図２のＶＣＳＥＬを形成するプロセスのさらに別の一過程を示す図である。 図２のＶＣＳＥＬを形成するプロセスのさらに別の一過程を示す図である。 本発明の一実施態様によるＶＣＳＥＬの平面図を示す図である。

符号の説明

１００ 酸化型ＶＣＳＥＬ
１１０ 部分反射ミラースタック
１１２ 絶縁酸化物領域
１２０ キャビティ層
１３０ 高反射ミラースタック
１４０ 開口
２００ ＶＣＳＥＬ
２１０ 上部ミラースタック
２１２ 間隙
２１４ アルミニウムリッチ層
２１６ 酸化物領域
２２０ キャビティ層
２２２ スペーサ層
２２４ 活性層
２２６ スペーサ層
２３０ 下部ミラースタック
２４０ 基板
２５０ 保護層
２５２ 電気接点
２６０ マスク
２７０ 孔
４００ ＶＣＳＥＬ
４１０ 開口
４２０ 電気接点／接続線

Claims (10)

1. 孔（２７０）が貫通している第１のミラースタック（２１０）であって、該孔（２７０）の側壁から当該第１のミラースタック（２１０）内へと間隙（２１２）が延びている第１のミラースタック（２１０）と、
   第２のミラースタック（２３０）と、
   前記第１のミラースタック（２１０）と前記第２のミラースタック（２３０）との間に設けられているキャビティ層（２２０）と、
   前記第１のミラースタック（２１０）内の前記孔（２７０）の側壁に形成されている前記間隙（２１２）の端部を密封する保護層（２５０）とを備えているデバイス。
2. 前記第１のミラースタック（２１０）が複数の層を含み、前記間隙（２１２）が、当該複数の層のうちの１つの層の除去された部分に相当する、請求項１に記載のデバイス。
3. 前記保護層（２５０）が約６００ｎｍ（約６０００Å）未満の厚みの第１の誘電層を含む、請求項１または２に記載のデバイス。
4. 前記保護層（２５０）が第２の誘電層をさらに含む、請求項３に記載のデバイス。
5. 前記保護層（２５０）が、前記第１のミラースタック（２１０）内の前記孔（２７０）の側壁を覆う窒化ケイ素層を含む、請求項１に記載のデバイス。
6. 基板（２４０）上に第１のミラースタック（２１０）、キャビティ層（２２０）および第２のミラースタック（２３０）を形成すること、
   前記第１のミラースタック（２１０）にエッチングにより孔（２７０）を設けること、
   前記第１のミラースタック（２１０）中の１つの層の一部分を除去し、前記孔（２７０）の側壁から前記第１のミラースタック（２２０）内へと延びる間隙（２１２）を形成すること、および
   前記孔（２７０）の側壁に形成された前記間隙（２１２）の端部を密封する保護層（２５０）を付着させることを含む製造方法。
7. 前記第１のミラースタック（２１０）を形成することが、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）の層を形成することを含み、前記一部が除去された層が、最も高いアルミニウム濃度を有するアルミニウムガリウムヒ素（ＡｌＧａＡｓ）層である、請求項６に記載の方法。
8. 前記層の一部分を除去することが、
   前記層を酸化させて酸化物領域（２１６）を形成すること、および
   前記酸化物領域（２１６）の少なくとも一部分をエッチングにより除去することを含む、請求項６または７に記載の方法。
9. 前記保護層（２５０）を付着させることが、窒化ケイ素層を付着させることを含む、請求項６から８のいずれか１項に記載の方法。
10. 前記保護層（２５０）を付着させることが、約６００ｎｍ（約６０００Å）未満の厚みの誘電層を付着させることをさらに含む、請求項６から９のいずれか１項に記載の方法。

Images