JP2006030867A - Led制御回路及び情報処理装置 - Google Patents

Led制御回路及び情報処理装置 Download PDF

Info

Publication number
JP2006030867A
JP2006030867A JP2004213075A JP2004213075A JP2006030867A JP 2006030867 A JP2006030867 A JP 2006030867A JP 2004213075 A JP2004213075 A JP 2004213075A JP 2004213075 A JP2004213075 A JP 2004213075A JP 2006030867 A JP2006030867 A JP 2006030867A
Authority
JP
Japan
Prior art keywords
led
control circuit
leds
led control
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004213075A
Other languages
English (en)
Inventor
Yoji Fujii
洋司 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004213075A priority Critical patent/JP2006030867A/ja
Publication of JP2006030867A publication Critical patent/JP2006030867A/ja
Withdrawn legal-status Critical Current

Links

Abstract

【課題】
LEDを点滅させるためにCPUが,LEDのON/OFF制御を行わなくて済む情報処理装置を、提供する。
【解決手段】
LED#0〜#5が設けられた操作パネル10を備える情報処理装置等の,LEDを備えた情報処理装置を、LEDを自動的に点滅させる機能を有するLED制御回路10(CPUがLEDを点滅させることを指示できるLED制御回路10)が用いて構成しておく。また、LED制御回路10を、点滅周期を指定するための第2コントロールレジスタ12を有するものとしておく。
【選択図】 図1

Description

本発明は、LEDを制御するためのLED制御回路と、LEDが用いられた情報処理装置とに関する。
周知のように、近年、市販されている大部分の情報処理装置(コピー機,複合機,コンピュータ等)は、その筐体に設けられている複数個のLEDの状態(点灯/消灯/点滅状態)が装置の動作状態に応じて変化するように構成されている。
そして、そのような情報処理装置は、CPUがLEDのON/OFF制御を周期的に繰り返すことによりLEDが点滅する装置(例えば、特許文献1、2参照。)となっている。換言すれば、従来の,LEDが用いられた情報処理装置は、LEDが点滅している最中は、本来の処理(例えば、画像処理)の処理速度が低下している装置となっている。
特開平2−127659号公報 特開昭61−189595号公報
そこで、本発明の課題は、LEDを点滅させるためにCPUがLEDのON/OFF制御を行わなくて済む構成の情報処理装置、及び、そのような情報処理装置を製造することが出来るLED制御回路を、提供することにある。
上記課題を解決するために、本発明では、LEDを接続可能な複数のLED接続用端子を備えたLED制御回路を、LED接続用端子を指定した点滅指示が与えられたときに、指定されているLED接続用端子から,所定周期でそのレベルが変更する信号を出力する状態に移行し、LED接続用端子と出力すべき信号レベルとを指定した指示が与えられたときに、指定されているLED接続用端子から,指定されている信号レベルの信号を出力する状態に移行するLED制御手段を、備えるものとして構成(設計・製造)しておく。
すなわち、本発明のLED制御回路は、LEDを自動的に(CPU等から周期的にON/OFF指示を受けることなく)点滅させることが出来る構成を有する。このため、このLED制御回路を用いて製造された情報処理装置(つまり、本発明の情報処理装置)内のCPUは、或る処理を実行を開始するため、或るLEDを点滅させる必要が生じた場合、LED制御回路に対して当該LEDを点滅させるための指示を与えておきさえすれば、その後、当該処理の実行が完了するまでは、LED制御回路に対する制御を何等行わなくても良いことになる。従って、本発明のLED制御回路を用いれば、LEDを点滅させるためにCPUがLEDのON/OFF制御を行っている従来の情報処理装置よりも、LEDの制御に関するCPUの負荷が少ない情報処理装置(LED点滅中の処理が高速に実行される情報処理装置)を実現できることになる。
なお、本発明のLED制御回路を実現するに際しては、LEDの点滅周期を変更できるようにするために、周期に相当する情報を記憶しておくための,外部から情報設定が可能なレジスタを付加しておくと共に、LED制御手段として、LED接続用端子を指定した点滅指示が与えられたときには、指定されているLED接続用端子から,レジスタに設定されている情報に相当する周期でそのレベルが変更する信号を出力する状態に移行する手段を採用しておくことが、出来る。
また、本発明のLED制御回路を、複数のLED接続用端子のそれぞれを入力端子として機能させる手段を、さらに備えるものとして実現しておいても良い。換言すれば、本発明のLED制御回路を、LEDとは異なる素子の制御にも使用できる回路(いわゆる汎用インタフェース回路と)として実現しておいても良い。
以下、本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
まず、図1を用いて、本発明の一実施形態に係る情報処理装置、LED制御回路の概要を説明する。
本実施形態に係る情報処理装置は、ファクシミリ、コピー機、ネットワークスキャナ、スキャンメール送信装置等として動作可能な装置(いわゆる複合機)である。なお、情報処理装置は、ファクシミリとして動作させるためには、FAXユニットを装着することが必要な装置となっている。また、情報処理装置は、スキャンメール送信装置等として動作させるためには、ある種の設定が必要な装置となっている。
そして、情報処理装置は、図1(A)に示した構成(外観)を有する操作パネル20,すなわち,LCD(液晶ディスプレイ)21,各種の押しボタンスイッチ,LED#0〜#5等が設けられた操作パネル20を備えた装置となっている。
一方、本実施形態に係るLED制御回路10は、図1(B)に模式的に示したように、LEDを制御可能な(LEDに接続可能な)8つの端子(以下、LED[0]端子〜LED[7]端子と表記する),LED[0]〜LED[3]用の第1〜第4コントロールレジスタ11〜14,LED[4]〜LED[7]用の第1〜第4コントロールレジスタ11〜14等を備えた半導体回路(ASIC)である。なお、LED制御回路10は、押しボタンスイッチやブザー用のインタフェース回路としても機能する回路であるため、LED制御回路10には、図示していない端子(押しボタンスイッチやブザーに接続される端子,CPU等と接続される端子)も設けられている。また、LED制御回路10は、実際の処理を行う各種論理回路も備えている。
そして、上記した操作パネル20は、LED#0〜#5の制御のために、このLED制御回路10が用いられたものとなっている。
次に、図1(B)及び図2〜図6を用いて、LED制御回路10の構成及び機能を具体的に説明する。
LED制御回路10が備えるLED[0]〜LED[3]用,LED[4]〜LED[7]用の第2コントロールレジスタ12は、図2に模式的に示したように、下位20ビットの値が、LED[0]〜LED[3]用,LED[4]〜LED[7]用のLED_CT[19:0]として用いられているレジスタである。
ここで、LED[0]〜LED[3]用のLED_CT[19:0]とは、その値から、LED[0]端子〜LED[3]端子に接続されている各LEDの点滅周期(LED[X]端子(X=0,1,2,3)の出力信号レベルの変更周期)が定まる情報のことである。また、LED[4]〜LED[7]用のLED_CT[19:0]とは、その値から、LED[4]端子〜LED[7]端子に接続されている各LEDの点滅周期(LED[X]端子(X=4,5,6,7)の出力信号レベルの変更周期)が定まる情報のことである。
なお、本LED制御回路10は、LED[0]〜LED[3]用,LED[4]〜LED[7]用のLED_CT[19:0]の値(LED[0]〜LED[3]用,LED[4]〜LED[7]用の第2コントロールレジスタ12の下位20ビットの値)を変えることにより、15.36μSからおよそ16Sまで点滅周期を変更できる回路として構成(設計・製造)されている。より具体的には、LED制御回路10は、“2×7.68×(LED_CT[19:0]+1)”μS周期(7.68は、LED制御回路10の,30nS周期の内部クロックを分周(×256)することにより得られたクロックの周期)で各LEDを点滅させる回路として構成されている。
LED制御回路10が備えるLED[0]〜LED[3]用の第1コントロールレジスタ11は、図3に模式的に示したように、第24、第25、第26,第27ビットの値が、それぞれ、LED_SW[0],LED_SW[1],LED_SW[2],LED_SW[3]として用いられ、第16,第17,第18,第19ビットの値が、それぞれ、LED_OE[0],LED_OE[1],LED_OE[2],LED_OE[3]として用いられているレジスタである。さらに、LED[0]〜LED[3]用の第1コントロールレジスタ11は、第8、第9、第10,第11ビットが、それぞれ、LEDI[0],LEDI[1],LEDI[2],LEDI[3]の記憶に用いられ、第0,第1,第2,第3ビットの値が、それぞれ、LEDO[0],LEDO[1],LEDO[2],LEDO[3]として用いられているレジスタとなっている。
一方、LED制御回路10が備えるLED[4]〜LED[7]用の第1コントロールレジスタ11は、第24、第25、第26,第27ビットの値が、それぞれ、LED_SW[4],LED_SW[5],LED_SW[6],LED_SW[7]として用いられ、第16,第17,第18,第19ビットの値が、それぞれ、LED_OE[4],LED_OE[5],LED_OE[6],LED_OE[7]として用いられ、第8、第9、第10,第11ビットが、それぞれ、LEDI[4],LEDI[5],LEDI[6],LEDI[7]の記憶に用いられ、第0,第1,第2,第3ビットの値が、それぞれ、LEDO[4],LEDO[5],LEDO[6],LEDO[7]として用いられているレジスタとなっている。
ここで、LED_SW[X](X=0〜7の整数)とは、LED[X]端子に接続されているLEDを点滅させるか否か(LED[X]端子の出力信号レベルを周期的に変更するか否か)を指定する値(点滅させる場合が“1”)のことである。なお、詳細は後述するが、本LED制御回路10は、LED_SW[X]を“1”としただけでは、LED[X]端子に接続されているLEDが点滅しない回路となっている。
また、LED_OE[X]とは、LED[X]を入力端子として使用するか出力端子として使用するかを指定する値(出力端子の場合が“1”)のことであり、LEDI[X]とは、LED[X]に入力された値のことである。すなわち、本LED制御回路10のLED[0]端子〜LED[7]端子は、通常の入力端子/入出力端子としても使用できるものとなっている。そして、LED[0]〜LED[3]用の第1コントロールレジスタ11の第8〜第11ビットは、LED[0]端子〜LED[3]端子が入力端子/入出力端子として使用される場合に意味を持つビットとなっており、LED[4]〜LED[7]用の第1コントロールレジスタ11の第8〜第11ビットは、LED[4]端子〜LED[7]端子が入力端子/入出力端子として使用される場合に意味を持つビットとなっている。
LEDO[X]とは、LED[X]端子から出力される信号(LED[X]端子上に現れる電圧)のレベルを間接的に指定する値のことである。本LED制御回路10は、このLEDO[X]が“1”であり、かつ、LED_OE[X]が“1”であり、かつ、LED_SW[X]が“1”である状態となったときに、“2×7.68[=分周クロックの周期]×(LED_CT[19:0]+1)”周期(ただし、LED_CT[19:0]は、X=0〜3の場合には、LED[0]〜LED[3]用のもの、X=4〜7の場合には、LED[4]〜LED[7]用のもの)でLED[X]端子の出力信号レベルを変更する状態に移行する回路として構成されている。また、LED制御回路10は、LED_OE[X]が“1”であり、かつ、LED_SW[X]が“0”である状態になった場合には、LEDO[X]をそのままLED[X]端子から出力する状態に移行するようにも構成されている。
要するに、本LED制御回路10は、例えば、LED_CT[19:0]の全てのビットが“0”とされている場合には、図4(A)に模式的に示してあるように動作し、LED_CT[19:0]の第0ビットのみが“1”とされている場合には、図4(B)に模式的に示してあるように動作する回路となっている。なお、図示は省略するが、本LED制御回路10は、LED_SW[X]を“1”とした後にLED_OE[X]を“1”としても、LED_SW[X]とLED_OE[X]とを同時に“1”としても機能するように、構成されている。
LED制御回路10(図1)が備えるLED[0]〜LED[3]用,LED[0]〜LED[3]用の第3コントロールレジスタ13,第4コントロールレジスタ14は、いずれも、LED[X]端子を入力端子(或いは入出力端子)として使用する場合に利用されるレジスタである。すなわち、これらのレジスタは、LED[X]端子がLEDに接続される場合には利用されることがないレジスタとなっている。
具体的には、図5に模式的に示したように、LED[0]〜LED[3]用の第3コントロールレジスタ13は、第0、第1、第2,第3ビットの値が、それぞれ、LED_MSK[0],LED_MSK[1],LED_MSK[2],LED_MSK[3]として用いられ、第8,第9,第10,第11ビットの値が、それぞれ、LED_POLE[0],LED_POLE[1],LED_POLE[2],LED_POLE[3]として用いられているレジスタとなっている。また、LED[4]〜LED[7]用の第3コントロールレジスタ13は、第0、第1、第2,第3ビットの値が、それぞれ、LED_MSK[4],LED_MSK[5],LED_MSK[6],LED_MSK[7]として用いられ、第8,第9,第10,第11ビットの値が、それぞれ、LED_POLE[4],LED_POLE[5],LED_POLE[6],LED_POLE[7]として用いられているレジスタとなっている。
なお、LED_POLE[X](X=0〜7の整数)とは、LED[X]を正論理入力端子として使用するか負論理入力端子として使用するかを指定する値(正論理入力端子の場合が“0”)のことである。また、LED_MSK[X]とは、LED[X]による割込を許可するか否かを指定する情報(割込許可の場合が“1”)である。
そして、図6に模式的に示したように、LED制御回路10が備えるLED[0]〜LED[3]用の第4コントロールレジスタ14は、第0、第1、第2,第3ビットの値が、それぞれ、LED_LINTN[0],LED_LINTN[1],LED_LINTN[2],LED_LINTN[3]として用いられているレジスタとなっており、LED[4]〜LED[5]用の第4コントロールレジスタ14は、第0、第1、第2,第3ビットの値が、それぞれ、LED_LINTN[4],LED_LINTN[5],LED_LINTN[6],LED_LINTN[7]として用いられているレジスタとなっている。なお、LED_LINTN[X]とは、LED[X]による割込が発生した際に、“0”に変化する値であると共に、割込の発生を認識した/割込に対する処理を終えたCPUによって“1”に書き換えられる値のことである。
次に、本実施形態に係る情報処理装置の構成及び動作を、LED制御回路10が関係する部分を中心に、説明する。
本実施形態に係る情報処理装置が備える操作パネル20(図1)に設けられているLED#0は、情報処理装置の状態が、電源が投入されていない状態,電源が投入されており通常モードで動作している状態,電源が投入されており低電力モードで動作している状態のいずれであるかを、操作者に知らせるための2色LED(緑色LEDと赤色LEDとが組み合わされた素子)である。このLED#0を構成する赤色LEDは、LED制御回路10のLED[0]端子と接続され、LED#0を構成する緑色LEDは、情報処理装置の電源装置に接続されている。すなわち、LED#0は、情報処理装置の電源が投入されている状態では、緑色LEDが点灯する形(緑色LEDに関する点灯/消灯制御をCPUが行わない形)で、操作パネル20内に組み込まれている。
操作パネル20に設けられているLED#1は、エラーの発生を操作者に通知するための赤色LEDであり、LED#3は、割込モードで動作中であることを操作者に通知するための緑色LEDである。LED#4は、ジョブメモリ(情報処理装置内に登録されるコピー条件等を規定する情報)に関する編集作業等を実行中であることを操作者に通知するための緑色LEDである。
要するに、LED#0,#3,#4は、点滅させることがないLEDとなっておおり、操作パネル20内のCPUは、各LEDを点灯或いは消灯させるべき条件が満たされたときに、LED制御回路10を制御することにより(第1コントロールレジスタ11に所定の情報を書き込むことにより)、各LEDを点灯あるいは消灯させるように、プログラムされている。
これに対して、LED#1,#2,#5は、点滅させる場合があるLEDとなっている。
具体的には、LED#1は、エラーが発生し、選択された機能が使用、続行できない状態であることを示す場合に点滅状態にある。LED#2は、情報処理装置が特に何も処理を行っていない場合には、その時点において選択されている機能(LCD21等に対する操作等により選択されている機能)が利用できるもの(当該機能の利用に必要な設定/オプション装置の装着がなされているもの)であるか否かを操作者に通知するための手段として機能する緑色LEDとなっている。また、LED#2は、情報処理装置が,或る処理を実行中であるが故に、機能の利用開始指示を新たに受け付けられない状態にある場合には、当該状態にあることを、点滅することによって操作者に通知する手段ともなっている。
また、LED#5は、消灯状態にあることが、FAXユニットに処理待機中のデータがない状態,或いは,FAXユニットが情報処理装置に組み込まれていない状態にあることを示し、点滅状態にあることが、FAXユニットに印刷待機中のデータがあり、かつ、FAXユニット内の印刷待機中のデータの印刷を行えない状態(例えば、コピー中にFAXの受信が開始された状態)にあることを示し、点灯状態にあることが、FAXユニットに送受信データや印刷待機中/送受信待機中のデータがある状態(ただし、点滅に相当する状態ではない状態)にあることを示す緑色LEDとなっている。
そして、操作パネル20内のCPUは、LED#1、LED#2或いはLED#5を点滅させる必要が生じた際に、LED制御回路10を制御することにより(第1コントロールレジスタ11に所定の情報を書き込むことにより)、点滅させることが必要となったLEDを点滅させ、点滅させたLEDを点滅させる必要が無くなったときに、LED制御回路10を制御することにより、当該LEDを消灯或いは点灯させるように、プログラムされている。
以上、説明したように、本実施形態に係る情報処理装置(情報処理装置が備える操作パネル20)には、LEDを自動的に点滅させることが可能なLED制御回路10が用いられている。そして、そのようなLED制御回路10が用いられているが故に、本実施形態に係る情報処理装置(情報処理装置が備える操作パネル20)内のCPUが、或るLED(LED#1、LED#2或いはLED#5)を点滅させるために行わなければならない処理は、当該LEDを点滅させる必要が生じたときにLED制御回路10を制御する処理、及び、当該LEDを点滅させる必要がなくなったときにLED制御回路10を制御する処理だけとなっている。
従って、本実施形態に係る情報処理装置は、LEDを点滅させるためにCPUがLEDのON/OFF制御を行っている従来の情報処理装置よりも、LEDの制御に関するCPUの負荷が少ない装置(LED点滅中の処理が高速に実行される装置)となっているということが出来る。
《変形形態》
上記した情報処理装置、LED制御回路10は、各種の変形を行うことが出来る。例えば、LED[X]端子の用途が制限されることにはなるが、LED制御回路10を、LED[X]端子が出力端子としてしか使用できないものに変形することが出来る。また、各LED[X]端子に関する点滅周期を独立して設定できるようにするために、LED制御回路10を、第2コントロールレジスタ12を8個備えたもの(LED[X]端子毎に第2コントロールレジスタ12が設けられているもの)に変形しても良い。
また、各レジスタの具体的な構成を上記したものとは異なるものとしても良いことや、LED制御回路10が用いられる情報処理装置が、いわゆる複合機でなくても良いこと等は、当然のことである。
本発明の一実施形態に係る情報処理装置が備える操作パネル,当該操作パネルに用いられているLED制御回路の説明図。 実施形態に係るLED制御回路が備える第2コントロールレジスタの説明図。 実施形態に係るLED制御回路が備える第1コントロールレジスタの説明図。 実施形態に係るLED制御回路の動作を説明するためのタイミングチャート。 実施形態に係るLED制御回路が備える第3コントロールレジスタの説明図。 実施形態に係るLED制御回路が備える第4コントロールレジスタの説明図。
符号の説明
10 LED制御回路、 11 第1コントロールレジスタ
12 第2コントロールレジスタ、 13 第3コントロールレジスタ
14 第4コントロールレジスタ、 20 操作パネル
21 LCD

Claims (4)

  1. LEDを接続可能な複数のLED接続用端子を備えたLED制御回路であって、
    LED接続用端子を指定した点滅指示が与えられたときに、指定されているLED接続用端子から,所定周期でそのレベルが変更する信号を出力する状態に移行し、LED接続用端子と出力すべき信号レベルとを指定した指示が与えられたときに、指定されているLED接続用端子から,指定されている信号レベルの信号を出力する状態に移行するLED制御手段を、備える
    ことを特徴とするLED制御回路。
  2. 周期に相当する情報を記憶しておくための,外部から情報設定が可能なレジスタを、さらに、備え、
    前記LED制御手段が、
    LED接続用端子を指定した点滅指示が与えられたときには、指定されているLED接続用端子から,前記レジスタに設定されている情報に相当する周期でそのレベルが変更する信号を出力する状態に移行する手段である
    ことを特徴とする請求項1記載のLED制御回路。
  3. 前記複数のLED接続用端子のそれぞれを入力端子として機能させる手段を、さらに備える
    ことを特徴とする請求項1又は請求項2に記載のLED制御回路。
  4. 所定の情報処理を行うための情報処理装置であって、
    複数のLEDと、
    それぞれ、前記複数のLEDと接続された複数のLED接続用端子と、LED接続用端子を指定した点滅指示が与えられたときに、指定されているLED接続用端子から,所定周期でそのレベルが変更する信号を出力する状態に移行し、LED接続用端子と出力すべき信号レベルとを指定した指示が与えられたときに、指定されているLED接続用端子から,指定されている信号レベルの信号を出力する状態に移行するLED制御手段とを有するLED制御回路と、
    前記所定の情報処理と、自装置のその時点における状態が前記複数のLEDの状態にて示されるように、前記LED制御回路に各種指示を与えることにより、前記複数のLEDを制御する処理とを、実行するCPU
    とを、備えることを特徴とする情報処理装置。
JP2004213075A 2004-07-21 2004-07-21 Led制御回路及び情報処理装置 Withdrawn JP2006030867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004213075A JP2006030867A (ja) 2004-07-21 2004-07-21 Led制御回路及び情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004213075A JP2006030867A (ja) 2004-07-21 2004-07-21 Led制御回路及び情報処理装置

Publications (1)

Publication Number Publication Date
JP2006030867A true JP2006030867A (ja) 2006-02-02

Family

ID=35897249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004213075A Withdrawn JP2006030867A (ja) 2004-07-21 2004-07-21 Led制御回路及び情報処理装置

Country Status (1)

Country Link
JP (1) JP2006030867A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8594208B2 (en) 2007-01-30 2013-11-26 Lg Electronics Inc. Method and apparatus for selecting modulation and coding scheme (MCS) index based on frequency selectivity

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574120A (ja) * 1991-09-09 1993-03-26 Canon Inc 情報処理装置
JPH10126827A (ja) * 1996-10-18 1998-05-15 Oki Tsushin Syst Kk 無線呼出受信装置
JP2001157254A (ja) * 1999-11-26 2001-06-08 Nec Corp 携帯電話の着信報知パターン設定回路及び方法
JP2002312075A (ja) * 2001-04-11 2002-10-25 Ricoh Co Ltd 電源装置および画像形成装置
JP2005136488A (ja) * 2003-10-28 2005-05-26 Yamaha Corp 音源装置およびそれを用いた携帯電話機

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574120A (ja) * 1991-09-09 1993-03-26 Canon Inc 情報処理装置
JPH10126827A (ja) * 1996-10-18 1998-05-15 Oki Tsushin Syst Kk 無線呼出受信装置
JP2001157254A (ja) * 1999-11-26 2001-06-08 Nec Corp 携帯電話の着信報知パターン設定回路及び方法
JP2002312075A (ja) * 2001-04-11 2002-10-25 Ricoh Co Ltd 電源装置および画像形成装置
JP2005136488A (ja) * 2003-10-28 2005-05-26 Yamaha Corp 音源装置およびそれを用いた携帯電話機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8594208B2 (en) 2007-01-30 2013-11-26 Lg Electronics Inc. Method and apparatus for selecting modulation and coding scheme (MCS) index based on frequency selectivity
US9025685B2 (en) 2007-01-30 2015-05-05 Lg Electronics Inc. Method and apparatus for selecting modulation and coding scheme (MCS) index based on frequency selectivity

Similar Documents

Publication Publication Date Title
US9582443B1 (en) Serial control channel processor for executing time-based instructions
JP4724461B2 (ja) システムlsi
JP2007081721A (ja) ファクシミリ複合機
JP2010156862A (ja) 画像形成装置、及び画像形成装置の制御方法
JP2005202105A (ja) 電子装置
JP5233887B2 (ja) 入力キー制御装置、入力キー制御方法およびプログラム
JP2011055080A (ja) 画像処理装置、プログラムおよび画像処理システム
JP2008090390A (ja) マイコンデバッグシステムおよびマイクロコンピュータ
JP2006030867A (ja) Led制御回路及び情報処理装置
JP2010098653A (ja) 画像処理装置、画像形成装置、省電力状態からの復帰方法、及びコンピュータプログラム
JP2007334094A (ja) 画像形成装置
JP3895120B2 (ja) プログラマブルシーケンサ内蔵asic及び画像形成装置
JP2016068521A (ja) 画像形成装置及びその制御方法、プログラム
JP2009205277A (ja) 工作機械の制御装置
JP2008165520A (ja) 画像形成装置における省電力モード表示方法及び省電力モード表示装置
JPH0725433U (ja) ウォッチドッグタイマ装置
JP2005275703A (ja) プロセッサ及びコンテキスト切り替え方法
JP5456705B2 (ja) 画像形成装置
JP2009077301A (ja) 画像処理装置およびその制御方法
JP2009089366A (ja) 画像形成装置および表示方法
JP2008018560A (ja) 画像形成装置
WO2013157566A1 (ja) 電気機器
JP4304403B2 (ja) プリンタ操作パネル
JP5843919B2 (ja) 電気機器及び指示受付方法
JP2006106040A (ja) 画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070607

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071114

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100831