JP2006024740A - 抵抗素子及びその抵抗素子を内蔵した多層プリント配線板 - Google Patents

Abstract

【課題】抵抗素子を内蔵した多層プリント基板において、抵抗値が安定し、素子容量の設計値への合わせ込む、クラックの発生を抑える、基板厚を薄くする受動素子内蔵プリント基板を提供することにある。安価で信頼性に優れた、抵抗素子及びその抵抗素子を内蔵した多層プリント配線板を提供する。
【解決手段】絶縁層上に形成された一対からなる第一電極上に、該第一電極の、内端部を被覆しない位置で、大きさ以下の第二電極を設け、前記第一電極及び第二電極とその他の第一電極及び第二電極との一対の電極間に、両端が各々の第一電極の内端部と第二電極とに接するように抵抗体を設けたことを特徴とする抵抗素子。
【選択図】図１

Description

本発明は抵抗素子及びその抵抗素子を内蔵した多層プリント配線板に関する。

近年、電子機器の高性能化、小型化の要求に伴い回路部品の高密度化、高機能化が強まっている。そのため、多層プリント配線板に電子部品を実装する場合においては、その実装効率を高めるためにコンデンサ（Ｃ）、レジスタ（Ｒ）、インダクタ（Ｌ）等の受動部品を基板内に内蔵した構造の多層プリント配線板が注目されている。

例えば、プリント基板に設けた孔内にリードレスの回路部品を埋設する方法（例えば、特許文献１参照。）、絶縁基板に設けた貫通孔内にセラミックコンデンサ等の受動部品を埋設する方法（例えば、特許文献２参照。）、半導体素子のバイパスコンデンサをプリント基板の孔内に埋設する方法（例えば特許文献３及び４参照。）等が開示されている。

しかしながら、上記の方法によりあらかじめ大容量が確保されているチップコンデンサ等を貫通孔へ埋設、実装する場合は、現行で最小サイズの０６０３チップを用いたとしても０．３ｍｍあるいは０．６ｍｍの層厚みが伴うため、現状程度の薄い多層プリント基板を実現するのは困難であり、絶縁樹脂とチップ部品との熱膨張率の差によりクラックが発生することが懸念される。

そこで、チタン酸バリウム等の高誘電フィラーをバインダー樹脂に分散した誘電ペースト、あるいはカーボン等の導電性粒子をバインダー樹脂に分散した抵抗ペーストをスクリーン印刷して多層プリント配線板内にキャパシタ素子あるいは抵抗素子を作り込む手法も多数考案されており、有機系絶縁基板に設けた貫通孔に電子部品形成材料を埋め込んで固化させた後、該電子部品形成材料の上下の端面に電極を形成してコンデンサや抵抗器を形成する方法（例えば、特許文献５参照）等が開示されている。

図３は、従来の抵抗素子内蔵の多層プリント配線板の一例の部分拡大図であり、ａは、側断面図で、ｂは平面図ある。コア基板１０の上には対になる第一電極２１が形成され、その電極間に抵抗体５０を形成した。図３に示すように、第一電極２１上に直接抵抗体５０を形成されている。ところが、前述の方法で抵抗素子を形成した場合、銅配線の一部よりなる電極とカーボンペーストよりなる抵抗体が直接接触する（図３）ため、界面の接触抵抗の影響が大きく、例えば高温高湿条件下（気温４０℃、相対湿度９５％）では界面の腐食等により抵抗値が大きく増加することが報告され、問題化されている（例えば、非特許文献１参照）。

図４は従来の抵抗素子内蔵の多層プリント配線板の一例の部分拡大図であり、ａは、側断面図で、ｂは平面図ある。コア基板１０の上には対になる第一電極２１が形成され、その第一電極２１上に第二電極を形成、その第二電極間に抵抗体５０を形成した。図３に示すように、第一電極２１上と抵抗体５０は、第二電極を介して抵抗体５０が形成されている。そこで、電極と抵抗体の間に電気的接続性に優れた銀ペーストを挟み界面の接触抵抗を低下させた構造の抵抗素子（図４）が報告されている（例えば、非特許文献１、特許文献６参照）。このような構造をとることにより、温度や湿度が変化しても抵抗値の変動が少ない安定性に優れた抵抗素子を形成することが可能となる。

しかしながら図４の構造により抵抗体を作製する場合、抵抗体の長さは電極上及び電極の内側に印刷された銀ペースト間の距離となるため銀ペーストの印刷精度が素子容量に影
響し、エッチングで形成した銅等の電極間の距離が抵抗体の長さとなる図３の構造に較べて、印刷で形成した銀ペースト間の距離が抵抗体の長さとなる図４の構造となり、エッチング精度より印刷精度が劣ることにより、素子容量の設計値への印刷精度の合わせ込みが難しく、作り込みの精度をあげるにはレーザートリミングが必要になるという問題点があった。すなわち、形状を修正するレーザートリミングが必要となる。さらには良導電性を実現するために銀フィラーが高充填されている銀ペーストを、電極と基板絶縁樹脂上という段差のある部分に印刷するため、サーマルサイクル試験（以下ＴＣＴと記す）を行うと電極のエッジ部分でクラックが生じることが懸念される。

以下に公知文献を記す。
特開昭５４−３８５６１号公報 特公昭６０−４１４８０号公報 特開平４−７３９９２号公報 特開平５−２１８６１５号公報 特開平１０−５６２５１号公報 特開平１１−３４０６３３号公報 師岡 功： "埋め込み受動部品技術に使用されるポリマー抵抗体"， エレクトロニクス実装学会誌， Ｖｏｌ．６， Ｎｏ．４， ｐｐ．２９４−２９９， ２００３

本発明の目的は、多層プリント配線板に、インダクタ、コンデンサ、レジスタ等の受動部品として予め作りこんだ受動素子内蔵プリント配線板に用いる抵抗素子で、抵抗値の安定性を犠牲にすること無く、レーザートリミング無しで素子容量の設計値への合わせ込むこと、クラックの発生を抑えること、ペースト硬化物の膜厚を薄くしてトータルの基板厚を薄くすることにある。その結果、安価で信頼性に優れた、抵抗素子及びその抵抗素子を内蔵した多層プリント配線板を提供することである。

本発明の請求項１に係る発明は、絶縁層上に形成された一対からなる第一電極間に、抵抗体を形成した抵抗素子において、第一電極上に、該第一電極の、内端部を被覆しない位置で、大きさ以下の第二電極を設け、前記第一電極及び第二電極とその他の第一電極及び第二電極との一対の電極間に、両端が各々の第一電極の内端部と第二電極とに接するように抵抗体を設けたことを特徴とする抵抗素子である。

この本発明によれば、第二電極を第一電極の内側の内端部を残した電極上に形成し、抵抗体を第一電極の内端部と第二電極の両方に接するように形成することで、抵抗体の素子容量がエッチングにより形成した前記第一電極間の距離が抵抗体の長さになれことにより、レーザートリミング無しで素子容量の設計値への合わせ込みが可能で、尚かつ抵抗値の安定性に優れた抵抗素子を形成することが可能になる。

本発明の請求項２に係る発明は、前記第一電極の内端部が、５０〜２００μｍの長さを有する位置に設けられていることを特徴とする請求項１記載の抵抗素子である。

この発明によれば、印刷のアライメントずれ等により電極上から第二電極が絶縁層内側に入らない範囲で第一電極の内端部を残し、尚かつ第一電極に直接接触する抵抗体をできるだけ少なくすることで、素子容量の設計値への合わせ込みと抵抗値の安定性を両立することが可能になる。

この発明によれば、第二電極の区画領域は、第一電極上にみに形成したことにより、エッチングにより形成した前記第一電極間の距離が抵抗体の長さになり、抵抗体の素子容量が安定する。

本発明の請求項３に係る発明は、前記第一電極の内端部が、第一電極の他の部分より薄いことを特徴とする請求項１、又は２記載の抵抗素子である。

この発明によれば、必要に応じて第一電極をハーフエッチング等の方法により、前記内端部を薄くすることで、第一電極・第二電極・抵抗体が重なる部分の総厚を埋め込みに適した厚さに薄くすることができる。また、絶縁層と第一電極の段差が少なくなることにより、この段差上に形成される抵抗体にクラックが生じにくくなる。

本発明の請求項４に係る発明は、前記抵抗体が、抵抗ペーストから形成されていることを特徴とする請求項１乃至３のいずれか１項記載の抵抗素子である。

本発明の請求項５に係る発明は、前記第二電極が、貴金属からなることを特徴とする請求項１乃至４のいずれか１項記載の抵抗素子である。

本発明の請求項６に係る発明は、前記第一電極が、多層プリント配線板を構成する導体層の一部であることを特徴とする請求項１乃至５のいずれか１項記載の抵抗素子である。

本発明の請求項７に係る発明は、請求項１乃至６のいずれか１項記載の抵抗素子を内蔵したことを特徴とする多層プリント配線板である。

この発明によれば、多層プリント配線板に用いられているプリプレグ、樹脂付き銅箔の接着層、ビルドアップ絶縁材に用いられている材料と同系統の材料と安価に入手可能なカーボンフィラーを用いることにより層間剥離等の生じない信頼性に優れた安価な抵抗素子内蔵の多層プリント配線板を提供することが可能となる。

本発明によれば、第一電極及び第二電極の厚さを必要な範囲で最低限厚に薄くすることにより、従来の銀等の貴金属ペーストを第一電極上及び該電極内端部に形成した構造と同程度の抵抗値安定性・基板厚を確保しつつ、抵抗体の長さをエッチングで形成できる第一電極間の距離とすることで設計誤差を少なくでき、第二電極が第一電極上だけに形成されるため抵抗体のサイズを小さくできる。また、第一電極の一部をあらかじめハーフエッチング等で薄くしておくので、段差が少なくなり第二電極の接続信頼性が増す等のメリットがある。したがって、トリミングレスによる製造コストの削減・製造納期の短縮、基板の軽薄短小化、信頼性の向上等に効果がある。

以下に、本発明における抵抗素子を内蔵した多層プリント配線板の一例について図面を用いて簡単に説明する。

図１は、本発明の抵抗素子内蔵の多層プリント配線板の部分拡大図であり、ａは、側断
面図で、ｂは平面図で、ｃは各部品の配置を説明する平面図ある。

図１ａに示す本発明の抵抗素子内蔵の多層プリント基板１００では、一対からなる第一電極２１上には、各々第一電極の内側の内端部を一部残して第二電極４０を形成した電極、前記第一電極の内端部及び第二電極との両方を含む位置に抵抗体の両端が接するように一対の第一電極２１間に内蔵した受動素子の抵抗体５０を形成した抵抗素子内蔵の多層プリント配線板１００である。

図１ｂに示す第一電極の内側の内端部が、第二電極が形成されていない領域である。すなわち、第二電極形成の禁止領域であり、このことにより、抵抗体を形成時、抵抗体の素子容量は、エッチングで形成した第一電極間の距離が抵抗体の長さとなる。さらに、抵抗体形成の印刷法での印刷位置精度を考慮し、各々第一電極の内側の電極端部より第二電極の内側の電極端部までの（第一電極の内端部）距離を５０〜２００μｍの範囲内とした抵抗素子を備えた抵抗素子内蔵の多層プリント配線板である。

第一電極の内端部を含む近傍領域の第一電極が、抵抗体電極の領域とし、その厚さが、１０〜２０μｍの範囲までに膜厚を減して区画形成した抵抗素子内蔵の多層プリント配線板である。そのため、抵抗体形成時、第一電極の内側先端部でその段差が大幅に縮小され、該位置での抵抗体にクラックが生じにくくなる。

図１ｃでは、受動素子の部品の配置図であり、基板１０の絶縁樹脂層上に、一対の第一電極形成領域２９があり、その第一電極形成領域内の内側先端には抵抗体形成領域５９があり、その領域内の第一電極の内端部には、第二電極形成禁止領域４５と、その外側に第二電極形成領域４９が区画配置されている。なお、第一電極の内端部は、第二電極形成禁止領域４５である。

図２は、本発明の抵抗素子内蔵の多層プリント配線板の製造方法を説明する側断面で、ａ〜ｉはその工程図である。

投入する基板は、コアー基板の片面銅張積層板の基板１０である（図２ａ参照）。次の工程は、基板１０の表面の銅箔１をエッチングして導体回路と、抵抗体電極２２を含む第一電極２１からなるの導体配線層２０を形成する（図２ｂ参照）。次に、感光性レジスト３０を用いてこの抵抗体電極２２のみをハーフエッチングした後（図２ｃ参照）、この抵抗体電極２２上に、抵抗体電極２２内側の１００μｍ程度を残して銀ペーストをスクリーン印刷し、所定の硬化温度・時間で銀ペーストの第二電極４０を硬化させる（図２ｄ参照）。この際、銀ペーストの第二電極４０の厚さは１５μｍ前後であることが好ましい。さらに、この銀ペーストの印刷された第一電極２１の間に、第一電極２１の内端部と銀ペーストの第二電極４０の両方に接触するよう抵抗体５０をスクリーン印刷し、所定の硬化温度・時間で硬化させる（図２ｅ参照）。この際、抵抗体５０の厚さは２０μｍ前後であることが好ましい。このようにして抵抗体５０の形成された基板１０上にビルドアップ絶縁樹脂６０を真空加圧式ラミネーターにてラミネートし、平面プレス機で樹脂表面を平滑にした後、所定の硬化温度・時間で絶縁樹脂６０を硬化させる（図２ｆ参照）。次の工程は、ＣＯ２レーザー加工でビア用孔７０を穿孔加工した後（図２ｇ参照）、孔内に無電解銅めっき、電気銅めっきのめっき導体層８を行いビアを形成すると共に導体層を形成し、下層の導体配線層２０と上層のめっき導体層８とを電気的に接続する（図２ｈ参照）。次の工程は、めっき導体層８をエッチングして配線パターン８０を形成することで、内層の導体配線層２０に抵抗体５０を内蔵した抵抗素子内蔵の多層プリント配線板１００を形成することができる（図２ｉ参照）。尚、コア基板として両面銅張積層板を用いて両面にビルドアップ層を形成しても構わないし、ビルドアップ層を２層以上形成し、コア以外の層上に抵抗素子が形成されていている構造であっても構わない。

本発明の抵抗素子内蔵の多層プリント配線板の製造方法では、第一電極の形成はフォトプロセス法を用いて薄膜の導体配線層をエッチングにて区画形成し、第二電極の形成は印刷法を用いて導電性の貴金属ペーストを直接に区画形成する。エッチングで形成した第一電極間の距離が抵抗体の長さとなる構造であり、印刷で区画形成した第二電極銀ペーストは、エッチング精度より劣る印刷精度の距離を予め許容値とした本発明の印刷方法により抵抗体の素子容量に影響されない構造となり、設計値への印刷精度の合わせ込みが安易となり、作り込みの精度をあげるにはレーザートリミングが不必要になる効果がある。

本発明における抵抗体電極２２は、第一電極２１上に貴金属ペーストの第二電極４０及び抵抗ペーストの抵抗体５０を印刷する必要があることから、製造する多層プリント配線板の層間厚及びプリプレグ・樹脂付き銅箔の接着層・ビルドアップ絶縁樹脂の埋め込み性を考慮すると導電性を損なわない範囲でなるべく薄くすることがこのましい。検討の結果、抵抗体電極２２の厚さが１０〜２０μｍの範囲であれば第一電極２１の導電性を損なわずに層間厚１００μｍ前後の多層プリント配線板が製造できることがわかった。また、第一電極２１上に形成される貴金属ペーストの第二電極４０及び抵抗ペーストの抵抗体５０の密着性を向上させる目的から、あらかじめ抵抗体電極２２を含む第一電極２１の表面に黒化処理等の表面処理をしておくことが好ましい。

本発明における貴金属ペーストは電極内側を一部残して印刷される。電極上で貴金属ペーストの印刷されない領域を電極内側端部よりあまり長く取りすぎると抵抗体と銅電極が直接接触している部分の影響が大きくなり接触抵抗が大きくなる、抵抗素子サイズが大きくなってしまう等の問題が発生し、一方、電極上で貴金属ペーストの印刷されない領域を電極内側端部よりあまりに短くしすぎると貴金属ペーストの印刷時にアライメントずれ等で抵抗体を含む第一電極上よりペーストがだれてしまい、絶縁層上に貴金属ペーストの第二電極の区画が形成されるために、その結果抵抗値が設計値から大きくずれてしまう危険がある。検討の結果、スクリーン印刷機のアライメント精度にもよるが、貴金属ペーストの第二電極が印刷されてない第一電極内側の領域がその電極端部より５０μｍ〜２００μｍの範囲内であれば、接触抵抗を低く抑え、尚かつ抵抗値の設計値への合わせ込みが容易であることがわかった。前記第一電極内側の領域は、該一対の各々第一電極の内側の電極端部より当該電極上の第二電極の内側の電極端部までの距離で区画形成され、その距離が５０μｍ〜２００μｍの範囲であれば、スクリーン印刷機のアライメント精度を吸収できる。

本発明における貴金属ペーストは、市販されている導電性ペーストの中から選択することができる。貴金属ペーストに用いられる貴金属フィラーとしては、銀、銀−カーボン、金、パラジウム、銀パラジウム合金、銀めっき銅粉等を用いる事が可能であるが、カーボンとの接触抵抗やコストを考慮すると銀を貴金属フィラーとして用いる事が特に好ましい。貴金属フィラーの粒子径としては、１〜５μｍの範囲に有ることが好ましい。これは粒子系が１μｍを大幅に下回るとペースト中に分散された貴金属フィラーの凝集が問題になり、５μｍを大幅に越えると塗膜の表面平滑性が悪くなる他、硬化後の厚みが２０μｍ以下にするとフィラー系が大きすぎて導電性が悪くなるためである。また、貴金属ペーストに用いられるバインダー樹脂としては、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂等の熱硬化性樹脂、及びこれらを変性した樹脂、またはこれらの樹脂と熱可塑性樹脂の混合物等を用いることができる。中でも、基材との密着性、耐薬品性、コストの点からエポキシ樹脂を用いることが好ましい。さらに、貴金属ペーストの硬化後の厚さは、電極上に貴金属ペースト硬化物及び抵抗ペースト硬化物が形成される必要があることから、製造する多層プリント配線板の層間厚及びプリプレグ、樹脂付き銅箔の接着層、ビルドアップ絶縁樹脂の埋め込み性を考慮すると導電性を損なわない範囲でなるべく薄くすることがこのましい。検討の結果、貴金属ペースト硬化物の厚さが１０〜２０μｍの範
囲であれば導電性を損なわずに層間厚１００μｍ前後の多層プリント配線板が製造できることがわかった。

本発明で用いる抵抗ペーストは、市販されているカーボンペーストの中から選択することができる。カーボンペーストに用いられるバインダー樹脂としては、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂等の熱硬化性樹脂、及びこれを変性した樹脂、またはこれらの樹脂と熱可塑性樹脂の混合物等を用いることができる。中でも、基材との密着性、耐薬品性、コストの点からエポキシ樹脂を用いることが好ましい。カーボンペーストに含まれるフィラー成分としては、カーボン粉末の他にシリカ等の無機フィラーが加えてあっても構わない。カーボンペースト硬化物の厚さは、電極や銀ペーストの段差部に形成されるため、１５〜２５μｍと貴金属ペーストより多少厚めに形成した方がクラック等が生じにくくなり好ましい。

以下に、実施例及び比較例を示して本発明を具体的に説明するが、本発明はこれに限定されるものではない。

各実施例及び比較例で製造した抵抗素子を内蔵した抵抗素子内蔵の多層プリント配線板について、抵抗値測定、高温高湿試験、サーマルサイクル試験（ＴＣＴ）を行い内蔵されている抵抗素子の特性について評価した。評価方法は以下に示す通り。

抵抗値測定では、各実施例及び比較例で製造した抵抗素子内蔵基板のうち抵抗素子の設計値が１００Ωである素子１００個について、マルチメーターで抵抗値測定を行い平均抵抗値、標準偏差（σ）、３σの値を算出し抵抗値のばらつきの程度を評価した。

高温高湿試験では、各実施例及び比較例で製造した抵抗素子内蔵基板について４０℃、９５％での高温高湿試験を１０００時間行い、試験前後の抵抗値より抵抗値変化を算出した。

ＴＣＴでは、各実施例及び比較例で製造した抵抗素子内蔵基板について低温槽−４０℃、高温槽１２５℃、さらし時間３０分の条件で１０００サイクルＴＣＴを行い、試験後の抵抗値が１０⁶Ω以上となった素子をクラックによる不良と判定した。各実施例及び比較例について、設計値が１００Ωである１００個の素子についてテストした。

銅厚３５μｍの０．６ｍｍ厚のＢＴレジン両面銅張積層板（三菱ガス化学社製）の基板を脱脂、洗浄した後、エッチング用マスクのレジストをラミネートし、パターン転写する露光処理と、レジストを現像処理し、該レジストパターンをエッチング用マスクとして不要部分の銅箔をエッチングして導体回路及び抵抗体電極を含む第一電極を形成した。この時、抵抗体電極の幅は４００μｍであった。次に、基板上に再度エッチングのレジストをラミネート・露光・現像し、第一電極の抵抗体電極のみを開口させて、抵抗体電極の銅箔を厚さ約１５μｍまでハーフエッチングした。このようにして形成された抵抗体電極上に導電性の銀ペーストＬＳ−５０４Ｊ（アサヒ化学研究所社製）を電極内側を１００μｍ空けて残りの外側３００μｍの領域にスクリーン印刷した。乾燥・硬化後に、銀ペーストの第二電極の膜厚を測定したところ、膜厚は約１５μｍであった。このようにして銀ペーストの第二電極が形成した。電極上に抵抗体ペーストのカーボンペーストＴＵ−１００−８（アサヒ化学研究所社製）をスクリーン印刷した。次に、基板を乾燥・硬化後に、カーボンペーストの抵抗体の膜厚を測定したところ、膜厚は約２０μｍであった。次に、この基板上に樹脂付き銅箔ＡＲＣＣ Ｒ−０８７０（松下電工社製）を真空プレス機にて圧力３０ｋｇｆ／ｃｍ２、温度１７０℃で１時間かけて積層した後、ビアの形成部の銅箔をエッチングし、さらに、ＣＯ２レーザーで絶縁層を穿孔し、ビア用孔の加工を行った。この後
、無電解銅めっき、電気銅めっきによりビア用孔内、及び基板表面にめっき層を形成し、ビアを介して、下層及びめっき層を電気的に接続し、めっき層をエッチングにより所定の導体パターンを形成して、内層に抵抗体を内蔵した抵抗素子内蔵の多層プリント配線板を製造した。

銅厚１８μｍの０．６ｍｍ厚のＢＴレジン両面銅張積層板（三菱ガス化学社製）の基板を脱脂、洗浄した後、エッチングレジストをラミネート・露光・現像し、不要部分の銅箔をエッチングして導体回路及び抵抗体電極を含む第一電極をを形成した。この時抵抗体電極の幅は４００μｍであった。このようにして形成された抵抗体電極上に導電性の銀ペーストＸＡ−４３６（藤倉化成社製）を電極内側を１００μｍ空けて残りの外側３００μｍの領域にスクリーン印刷した。次に、乾燥・硬化後に、銀ペーストの第二電極を形成した。銀ペーストの第二電極の膜厚を測定したところ、膜厚は約１２μｍであった。このようにして銀ペーストの第二電極が形成された抵抗体電極を含む第一電極上にカーボンペーストのドータイトＲ−１２１（藤倉化成社製）をスクリーン印刷した。次に、乾燥・硬化後に、カーボンペーストの抵抗体の膜厚を測定したところ、膜厚は約１５μｍであった。次ぐに、この基板上にビルドアップ絶縁樹脂ＡＢＦ−ＧＸ（味の素ファインテクノ社製）を真空加圧式ラミネーターでラミネートし、１７０℃の熱風オーブン中で１時間硬化させた。ＣＯ２レーザーでビア用孔の穿孔加工を行った後、無電解めっき・電気銅めっきを行い、ビア用孔内及び基板表面にビア及びめっき層を形成し、下層及び上層めっき層とをビアを介して電気的に接続した。この後、めっき層をエッチングにより所定の導体パターンを形成して、内層に抵抗体を内蔵した抵抗素子内蔵の多層プリント配線板を製造した。

以下に、比較例として実施例した実施例３、実施例４を記す。

銅厚１８μｍの０．６ｍｍ厚のＢＴレジン両面銅張積層板（三菱ガス化学社製）の基板を脱脂、洗浄した後、エッチングレジストをラミネート・露光・現像し、不要部分の銅箔をエッチングして導体回路及び抵抗体電極を含む第一電極を形成した。この時抵抗体電極の幅は２００μｍであった。このようにして形成された抵抗体電極上に導電性の銀ペーストＬＳ−５０４Ｊ（アサヒ化学研究所社製）を抵抗体電極上２００μｍの幅を全て被覆し、さらに、該電極よりも内側の基板の絶縁樹脂上に４００μｍにわたってスクリーン印刷した。次に、乾燥・硬化後に、銀ペーストの第二電極を形成した。銀ペーストの第二電極の膜厚を測定したところ、膜厚は約１５μｍであった。このようにして形成された銀ペーストの第二電極のうち、最も内側の２００μｍの部分に重なるようにカーボンペーストのＴＵ−１００−８（アサヒ化学研究所社製）をスクリーン印刷した。次に、乾燥・硬化後に、カーボンペーストの抵抗体の膜厚を測定したところ、膜厚は約２０μｍであった。この基板上に実施例１の製造方法と同様の方法で絶縁層及び導体回路等を形成し、内層に抵抗体を内蔵した抵抗素子内蔵の多層プリント配線板を製造した。

銅厚１８μｍの０．６ｍｍ厚のＢＴレジン両面銅張積層板（三菱ガス化学社製）に基板を脱脂、洗浄した後、エッチングレジストをラミネート・露光・現像し、不要部分の銅箔をエッチングして導体回路及び抵抗電極を含む第一電極を形成した。この時、抵抗体電極の幅は４００μｍであった。このようにして形成された抵抗体電極上に導電性の銀ペーストＬＳ−５０４Ｊ（アサヒ化学研究所社製）を抵抗体電極全体４００μｍにわたってスクリーン印刷した。次に、乾燥・硬化後に、銀ペーストの第二電極を形成した。銀ペーストの第二電極の膜厚を測定したところ、膜厚は約１５μｍであった。このようにして銀ペーストの第二電極が形成された第二電極上にカーボンペーストのＴＵ−１００−８（アサヒ化学研究所社製）をスクリーン印刷した。次に、乾燥・硬化後に、抵抗体を形成した。カ
ーボンペーストの抵抗体の膜厚を測定したところ、膜厚は約２０μｍであった。この基板上に実施例１の製造方法と同様の方法で絶縁層及び導体回路等を形成し、内層に抵抗体を内蔵した抵抗素子内蔵の多層プリント配線板を製造した。以下に実施例１〜実施例４の１００個の内蔵されている抵抗素子の特性について評価した。評価結果は下記の表１に示す。

なお、評価方法は、上述した方法に準じる。

表１によれば、本発明の方法で製造された実施例１及び実施例２は、抵抗値のバラツキ、抵抗値変化、不良率共に良好な結果となった。

本発明の抵抗素子を内蔵した多層プリント配線板の部分拡大図であり、ａは、側断面図で、ｂは平面図で、ｃは、各部品の配置を説明する平面図ある。 本発明の抵抗素子を内蔵した多層プリント配線板の製造方法の側断面工程図である。 従来の抵抗素子を内蔵した多層プリント配線板の部分拡大図であり、ａは、側断面図で、ｂは平面図ある。 従来の抵抗素子を内蔵した多層プリント配線板の部分拡大図であり、ａは、側断面図で、ｂは平面図ある。

符号の説明

１…銅箔
１０…コア基板の基板、片面銅張積層板の基板、基板
２…銅箔
２０…導体配線層
２１…第一電極
２９…第一電極形成領域
２２…抵抗体電極
３０…感光性レジスト
４０…（銀ペーストの）第二電極
４５…第二電極形成禁止領域
４９…第二電極形成領域
５０…抵抗体
５９…抵抗体形成領域
６…絶縁樹脂層
６０…ビルドアップ絶縁樹脂
７０…ビア用孔
７１…ビア
８…（無電解銅めっき、電気銅めっきの）めっき導体層
８０…配線パターン
１００…抵抗素子内蔵の多層プリント配線板

Claims (7)

1. 絶縁層上に形成された一対からなる第一電極間に、抵抗体を形成した抵抗素子において、第一電極上に、該第一電極の、内端部を被覆しない位置で、大きさ以下の第二電極を設け、前記第一電極及び第二電極とその他の第一電極及び第二電極との一対の電極間に、両端が各々の第一電極の内端部と第二電極とに接するように抵抗体を設けたことを特徴とする抵抗素子。
2. 前記第一電極の内端部が、５０〜２００μｍの長さを有する位置に設けられていることを特徴とする請求項１記載の抵抗素子。
3. 前記第一電極の内端部が、第一電極の他の部分より薄いことを特徴とする請求項１、又は２記載の抵抗素子。
4. 前記抵抗体が、抵抗ペーストから形成されていることを特徴とする請求項１乃至３のいずれか１項記載の抵抗素子。
5. 前記第二電極が、貴金属からなることを特徴とする請求項１乃至４のいずれか１項記載の抵抗素子。
6. 前記第一電極が、多層プリント配線板を構成する導体層の一部であることを特徴とする請求項１乃至５のいずれか１項記載の抵抗素子。
7. 請求項１乃至６のいずれか１項記載の抵抗素子を内蔵したことを特徴とする多層プリント配線板。

Images