JP2006024656A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006024656A
JP2006024656A JP2004199948A JP2004199948A JP2006024656A JP 2006024656 A JP2006024656 A JP 2006024656A JP 2004199948 A JP2004199948 A JP 2004199948A JP 2004199948 A JP2004199948 A JP 2004199948A JP 2006024656 A JP2006024656 A JP 2006024656A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
electrode
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004199948A
Other languages
English (en)
Inventor
Kazuhiko Matsumura
和彦 松村
Takayuki Yoshida
隆幸 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004199948A priority Critical patent/JP2006024656A/ja
Publication of JP2006024656A publication Critical patent/JP2006024656A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップの絶縁膜にＬｏｗ−ｋなどの脆い材料を用いてもクラックや剥離が生じない半導体装置およびその製造方法を提供する。
【解決手段】電極パターン６が形成された基板５などの被搭載体の上に半導体チップ１が搭載された半導体装置を、半導体チップ１がその電極面に背反する背面において凹状の支持フレーム１０の内底面に固定され、支持フレーム１０の端部が基板５の電極面に固定されることで、半導体チップ１のＡｌ電極２上に形成されたはんだバンプ４と、対応する電極パターン６とが所定の間隙にて対向配置され、これら対向配置されたはんだバンプ４と電極パターン６とが、前記間隙に配置された変形容易な導電性樹脂１１により電気的に接続された構造とする。半導体チップ１が宙吊りになった状態で、はんだバンプ４と電極パターン６とを導電性樹脂１１によって電気的に接続させるので、この接続部分に基板５等の熱膨張・収縮で発生する応力は導電性樹脂１１の変形により緩和され、バンプ周辺部への応力集中がなくなり、半導体チップ１の絶縁膜１ａの応力破壊を防止できる。
【選択図】 図１

Description

本発明は、半導体チップを配線基板などに搭載した半導体装置およびその製造方法に関し、特に、基板等の熱膨張・収縮による接続部分およびその周辺部分のダメージを低減する方法に関する。
近年、半導体チップの高速・高機能化の要求により、半導体チップに使用する材料の開発が進んでおり、たとえば９０nm以下の微細配線ルールのプロセスにおける絶縁膜材料として、高誘電材料であるLow-ｋ材料の開発、使用が進んでいる。一方、ＬＳＩの小型・高密度化の要求により、半導体チップの外部接続用端子の多ピン化が進んでおり、多ピンの接続を実現する方法として、外部接続用端子上にバンプを形成し、バンプを介してパッケージ用配線基板や電子機器の配線基板等に接続するフリップ・チップ接続（実装）技術が多用されるようになっている。これは、通常のワイヤボンド接続は、半導体チップの周辺部にのみ接続用電極を形成して接続するのに対し、フリップ・チップ接続は半導体チップの全面にエリア状に接続用電極を形成しても接続できるからである。
フリップ・チップ接続を採用した従来の半導体装置を図１１に示す。半導体チップ１のＡｌ電極２上にＵＢＭ（アンダー・バリア・メタル）３が形成され、ＵＢＭ３上にはんだバンプ４が形成されていて、はんだバンプ４を介して、半導体チップ１のＡｌ電極２と基板５の電極パターン６とが接続されている。半導体チップ１と基板５との間隙には、はんだバンプ４による接続の信頼性を向上させる目的で、アンダーフィル樹脂７が充填されている。
この半導体装置の製造方法を図１２を参照しながら説明する。
まず、図１２（ａ）に示すように、半導体チップ１のＡｌ電極２上にＵＢＭ３を形成し、その上に印刷法によりはんだペーストを印刷し、印刷したはんだペーストをリフローしてはんだバンプ４を形成する。ＵＢＭ３の形成は、Ａｌ電極２と絶縁膜１ａとを表面に形成した半導体チップ１の全面にスパッタ蒸着によりＵＢＭ膜を形成し、その上にレジストを形成しパターニングし、このレジストをマスクとしてＵＢＭ膜をウエットエッチングした後、レジストを除去することによる。
次に、図１２（ｂ）に示すように、半導体チップ１をコレット８で吸着して基板５の電極パターン６に対して位置合わせし、その後にはんだバンプ４と電極パターン６とを接触させる。電極パターン６には、はんだバンプ４との濡れ性をよくするために予めフラックスを塗布しておく。そして、図１２（ｃ）に示すように、はんだバンプ４をリフローさせて電極パターン６と接続させる。
次に、図１２（ｄ）に示すように、半導体チップ１と基板５との間隙にシリンジ９よりアンダーフィル樹脂７を充填し、充填したアンダーフィル樹脂７を熱硬化させて、図１２（ｅ）に示すような、アンダーフィル樹脂７によって半導体チップ１と基板５とが固定された半導体装置を得る。
特公平７−５０７５９号公報 特公平７−７３１１０号公報
しかし、上述したようにフリップ・チップ接続方式で半導体装置を構成する場合に、半導体チップ１の絶縁膜１ａにＬｏｗ−ｋを用いると、Ｌｏｗ−ｋは非常に脆い材料であるため、図１３に示すように、アンダーフィル樹脂７や基板５の熱膨張・収縮で生じる応力によってクラックや剥離が発生する。特に半導体チップ１のＡｌ電極２、ＵＢＭ３、およびその周辺部分は、はんだバンプ４を介して基板５と接続している部分であるため応力が集中しやすく、Ｌｏｗ−ｋの絶縁膜１ａに膜にクラックが発生してしまう。
本発明は上記問題を解決するもので、半導体チップの絶縁膜にＬｏｗ−ｋなどの脆い材料を用いてもクラックや剥離が生じない半導体装置およびその製造方法を提供することを目的とする。
上記課題を解決するために本発明は、半導体チップを単にバンプを介して配線基板などの被搭載体の電極パターンに接続するのでなく、半導体チップを凹状のフレームに固定し、そのフレームを被搭載体に固定することにより、半導体チップと被搭載体の相対応するバンプと電極パターンとの間に所定の間隙を形成し、半導体チップが宙吊りになった状態で、バンプと電極パターンとの間隙に配する変形しやすい導電性材料によって電気的に接続させるもので、この接続部分に基板等の熱膨張・収縮で発生する応力が導電性材料の変形により緩和され、バンプ周辺部への応力集中がなくなり、半導体チップに形成された絶縁膜の応力による破壊を防止できる。
すなわち本発明の半導体装置は、第１の半導体チップが配線基板または第２の半導体チップである被搭載体の上に搭載された半導体装置であって、相対応する電極が形成された第１の半導体チップと被搭載体との内の一方がその電極面に背反する背面において凹状のフレームの内底面に固定され、前記フレームの端部が前記半導体チップと被搭載体との内の他方の電極面に固定されることで、前記第１の半導体チップあるいは被搭載体の電極上に形成されたバンプと、バンプが形成されていない対応する電極とが所定の間隙にて対向配置され、これら対向配置されたバンプと電極とが前記間隙に配置された変形容易な導電体により電気的に接続されたことを特徴とする。
導電体は、低融点金属、弾性変形構造を有するもの、微細粒子の凝集物、導電性樹脂で形成されたバンプあるいは異方性導電シートなどを使用できる。
凹状のフレームとしてリードフレームを使用してもよい。
第１の半導体チップと凹状のフレームと被搭載体とにより形成された空間にゲル状樹脂が充填された構造としてもよい。
第１の半導体チップに背反する凹状のフレームの外面に放熱フィンが装着された構造としてもよい。
また本発明の半導体装置の製造方法は、上記した半導体装置を製造する際に、相対応する電極が形成された第１の半導体チップと配線基板または第２の半導体チップである被搭載体との内の一方を、電極面に背反する背面において凹状のフレームの内底面に固定する工程と、バンプが形成されていない前記第１の半導体チップあるいは被搭載体の電極の上に変形容易な導電体を設ける工程と、前記第１の半導体チップと被搭載体とを位置合わせし、前記フレームの端部を前記半導体チップと被搭載体との内の他方の電極面に固定するとともに、対向配置されたバンプと電極とを前記導電体により電気的に接続する工程とを行うことを特徴とする。
第１の半導体チップと被搭載体とフレームとにより形成される空間にゲル状樹脂を充填する工程をさらに行うのが好ましい。
本発明の半導体装置およびその製造方法は、半導体チップを凹状のフレームに固定し、そのフレームを被搭載体に固定することにより、半導体チップと被搭載体の相対応するバンプと電極パターンとの間に所定の間隙を形成し、その状態でバンプと電極パターンとを変形しやすい導電性材料で電気的に接続するようにしたため、基板等の熱膨張・収縮による応力が発生しても導電性材料の変形により緩和し、バンプ周辺部への応力集中をなくすことができ、半導体チップの絶縁膜にＬｏｗ−ｋ材料を用いた場合もその破壊を防止することができる。半導体チップをフレームに固定したことで放熱性も向上する。よって、信頼性を向上させることができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
（第１実施形態）
図１は、本発明の第１実施形態の半導体装置の断面図である。
半導体チップ１は電極面を下にして基板５上に搭載されている。半導体チップ１の電極面には、複数のＡｌ電極２が絶縁膜１ａで分離して形成され、各Ａｌ電極２上にＵＢＭ（アンダー・バリア・メタル）３が形成され、ＵＢＭ３上にはんだバンプ４が形成されている。基板５上には電極パターン６が形成されている。
この半導体装置が従来のものと異なるのは、半導体チップ１がその電極面に背反する背面において凹状（側面に開口部を有する有底四角筒形）の支持フレーム１０の内底面に固定され、この支持フレーム１０の端部が基板５の電極面に固定されることで、半導体チップ１のはんだバンプ４（以下、単にバンプ４と言う）と基板５の電極パターン６とが所定の間隙で対向配置されていて、これら対向配置されたバンプ４と電極パターン６とがその間隙に配置された導電性樹脂１１により電気的に接続されている点、および、半導体チップ１と支持フレーム１０と基板５とにより形成される空間にゲル状樹脂１２が充填されている点である。支持フレーム１０は、Ｃｕ，Ｎｉ，Ｆｅ，Ａｕ，Ａｇ，Ｃｕ系合金，Ｎｉ系合金およびＦｅ系合金などで構成され、導電性樹脂１１としてはＡｇ粒子入り熱可塑性樹脂など、ゲル状樹脂１２としてはシリコン樹脂、エポキシ樹脂、アクリル樹脂などが用いられる。
バンプ４と電極パターン６とを上記した接続構造としたことで、基板５等の熱膨張・収縮による応力が発生しても導電性樹脂１１の変形により緩和し、バンプ４周辺部への応力集中をなくして、絶縁膜１ａにＬｏｗ−ｋ材料を用いた場合も応力破壊を防止することができ、また半導体チップ１を支持フレーム１０に固定したことで放熱性も向上するため、信頼性を向上させることができる。さらに、ゲル状樹脂１２をアンダーフィル樹脂として配置しているため、落下等による衝撃荷重に対する信頼性や湿度によるバンプ４の材料のマイグレーションを防止できる。
上記した半導体装置の製造方法を図２を参照しながら説明する。
図２（ａ）に示すように、半導体チップ１のＡｌ電極２上に前記と同様にしてＵＢＭ３を形成し、その上に印刷法によりはんだペーストを印刷し、印刷したはんだペーストをリフローしてバンプ４を形成する。この半導体チップ１を、図２（ｂ）に示すように、支持フレーム１０の内底面に接着層２６を介して固定する。
一方で、図２（ｃ）に示すように、基板５の電極パターン６上に導電性樹脂１１を印刷する。導電性樹脂１１は印刷でなく滴下により形成してもよい。導電性樹脂１１の厚さは５ｕｍ以上あればよい。
次に、図２（ｄ）に示すように、支持フレーム１０をコレット８で吸着して半導体チップ１を基板５の電極パターン６に対して位置合わせし、その後に、バンプ４と導電性樹脂１１とを接触させて導通をとるとともに、基板５（あるいは支持フレーム１０）の接着部位に予め塗布した接着剤２３で支持フレーム１０と基板５とを互いに固定する。
接着剤２３の硬化後に、図２（ｅ）に示すように、半導体チップ１と支持フレーム１０と基板５により形成された空間にシリンジ９を用いてゲル状樹脂１２を充填し、図２（ｆ）に示すような完成品を得る。
（第２実施形態）
図３（ａ）は、本発明の第２実施形態の半導体装置の断面図である。
この半導体装置が第１実施形態のものと異なるのは、用いた支持フレーム１３の形状である。この支持フレーム１３は、図３（ｂ）に上面図を示すように、半導体チップ１のパッケージングに一般に用いられているリードフレームと同様に半導体チップ１の四隅を支える構造であるが、半導体チップ１をボンディングする矩形エリアが周縁部より下げられて、周縁部がＵ型の折り曲げ構造とされることで、変形に対する強度が増加されている。
基板５に対する電気的接続は意図しないので、矩形エリアから外方へ延びた脚部（リードに相応する部分）は先端が互いに繋がったままである。
この半導体装置でも、支持フレーム１３の存在によって、第１実施形態と同様の効果が得られる。支持フレーム１３と半導体チップ１と基板５とで形成される空間にゲル状樹脂を充填してもよい。以下の実施形態でも同様である。
（第３実施形態）
図４は、本発明の第３実施形態の半導体装置の断面図である。
この半導体装置が第１実施形態のものと異なるのは、２個の半導体チップ１，２５を矩形の支持基板１４の表裏面にボンディングして基板５上に設置する構造の半導体装置において、支持基板１４を支持するピン１５を適宜に選択することにより、支持基板１４，ピン１５に支持フレームとしての機能を担わせた点である。支持フレームの外側に配置される半導体チップ２５は、ワイヤ１６により基板５上の電極パターン６に接続されている。
この構造に代えて、単に支持基板１４とピン１５とで支持フレームを組み立て、その支持フレームの片面にのみ半導体チップ１を配置するようにしてもよい。
図５および図６はそれぞれ、第１実施形態の半導体装置の変形例である。
図５に示す半導体装置が第１実施形態のものと異なるのは、支持フレーム１０上に放熱フィン１７を装着した点であり、これにより放熱性を向上させることができる。
図６（ａ）〜（ｅ）に示す半導体装置は、第１実施形態における導電性樹脂１１を変更している。
図６（ａ）は、低融点金属１８を用いている。低融点金属１８としてはＩｎやＧａなどが使用される。
図６（ｂ）は、導電性微細粒子１９を用いている。導電性微細粒子１９は磁性あるいは非磁性の材料であってよく、磁気や樹脂などで凝集されて使用される。たとえば、Ｓｎ，Ａｇ，Ａｕ，Ｎｉ，Ｃｕ，Ｍｏ，Ｗ，Ｆｅ，Ｓｎ合金，Ｎｉ合金，Ｃｕ合金などの金属粒子を互いに接触させて塊状とし、その形状を保持するためにフラックス、アクリル、エポキシ、ゴム系樹脂などでコーティングして用いることができる。また磁性材料の場合、電極パターン６上に磁性体膜を設け、その上に磁性体粉末を塊状に磁気吸着させて用いることができる。
図６（ｃ）は、柔軟な樹脂を主成分とする導電性樹脂バンプ２０を用いている。たとえば、表面にＡｕめっきを施した樹脂バンプ（ゴム系，アクリル系，エポキシ系樹脂）を電極パターン６上にＵＢＭを介して設ける。
図６（ｄ）は、導電性材料からなる弾性体、ここでは導電性スプリング２１を用いている。
図６（ｅ）は、異方性導電シートを用いている。
（第４実施形態）
図７は、本発明の第４実施形態の半導体装置の断面図である。
この半導体装置は、第１実施形態のものと異なって、半導体チップ１が基板５に貼り付けられ、配線基板２４がリードフレーム１３ａに接続され、リードフレーム１３ａが基板５（その上の電極パターン６）と固定されることで、配線基板２４の電極パターン６と半導体チップ１のバンプ４とが所定の間隙をもって対向配置され、電極パターン６上に予め塗布された導電性樹脂１１により電気的に接続されている。
この半導体装置の製造方法を図８を参照しながら説明する。
図８（ａ）に示すように、半導体チップ１のＡｌ電極２上に前記と同様にしてＵＢＭ３を形成し、その上に印刷法によりはんだペーストを印刷し、印刷したはんだペーストをリフローしてバンプ４を形成する。この半導体チップ１を、図８（ｂ）に示すように、はんだバンプ４に背反する背面において基板５に固定する。
一方で、図８（ｃ）に示すように、配線基板２４の背面にリードフレーム１３ａを固定し、配線基板２４の電極パターン６上に導電性樹脂１１を印刷する。導電性樹脂１１は印刷に代えて滴下により形成してもよい。導電性樹脂１１の厚さは５ｕｍ以上あればよい。
次に、図８（ｄ）に示すように、配線基板２４をコレット８で吸着して半導体チップ１に対して位置合わせし、その後に、図８（ｅ）に示すように、導電性樹脂１１とバンプ４、および、リードフレーム１３ａと基板５の電極パターン６をそれぞれ接触させ、リフローさせて、電気的に接続させる。
最後に、半導体チップ１と基板５とリードフレーム１３ａと配線基板２４とにより形成された空間に、図示しないシリンジよりゲル状樹脂１２を充填して、図８（ｆ）に示すような完成品を得る。
この構造に代えて、配線基板２４の電極パターン６上にバンプ４を形成し、半導体チップのＵＢＭ３上に導電性樹脂１１を配置してもよい。ゲル状樹脂１２は必ずしも充填しなくてもよい。
（第５実施形態）
図９は、本発明の第５実施形態の半導体装置の断面図である。
この半導体装置は、半導体チップ１が基板５に貼り付けられ、リードフレーム１３ａに導電性樹脂１１が塗布されていて、リードフレーム１３ａと基板５（その電極パターン６）とが接続されることで、リードフレーム１３ａと半導体チップ１のバンプ４とが所定の間隙をもって対向し、導電性樹脂１１により電気的に接続される点である。リードフレーム１３ａは、導電性樹脂１１の塗布領域を互いに分離する開口部を有している。
（第６実施形態）
図１０は、本発明の第６実施形態の半導体装置の断面図である。
この半導体装置は、第１の半導体チップ１が基板５に貼り付けられ、第２の半導体チップ２５が配線基板２４上にボンディングされ、配線基板２４がピン１５により基板５上に支持されることで、第１の半導体チップ１の上方に第２の半導体チップ２５が配置された多段構造の半導体装置において、支持基板２４，ピン１５に支持フレームとしての機能を担わせた点である。支持フレームの外側に配置される半導体チップ２５は、ワイヤ１６により基板５の電極パターン６に接続されている。
本発明の半導体装置およびその製造方法は、Ｌｏｗ−ｋ膜のような脆い絶縁膜を形成した半導体チップを用いる場合に、前記絶縁膜に生じるクラックや剥離を防止する技術として有用であり、携帯電話等の移動体通信機器、車載用機器、デジタルビデオカメラ、ＤＶＤレコーダー、ハイビジョンテレビ、ＰＤＰ等の映像・音響機器、コンピュータ、ネットワークルータ等の機器に適用できる。
本発明の第１実施形態の半導体装置の断面図 図１の半導体装置の製造方法を説明する工程断面図 本発明の第２実施形態の半導体装置の断面図 本発明の第３実施形態の半導体装置の断面図 図１の半導体装置の変形例 図１の半導体装置の他の変形例 本発明の第４実施形態の半導体装置の断面図 図７の半導体装置の製造方法を説明する工程断面図 本発明の第５実施形態の半導体装置の断面図 本発明の第６実施形態の半導体装置の断面図 従来の半導体装置の断面図 図１１の半導体装置の製造方法を説明する工程断面図 図１１の半導体装置における不良発生を示す断面図
符号の説明
１ 半導体チップ
１ａ 絶縁膜
２ Ａｌ電極
４ はんだバンプ
５ 基板
６ 電極パターン
１０ 支持フレーム
１１ 導電性樹脂
１２ ゲル状樹脂
１３ａ リードフレーム
１４ 支持基板
１５ ピン
１７ 放熱フィン
１８ 低融点金属
１９ 導電性微細粒子
２０ 導電性樹脂バンプ
２１ 導電性スプリング
２２ 異方性導電シート
２４ 配線基板

Claims (10)

  1. 第１の半導体チップが配線基板または第２の半導体チップである被搭載体の上に搭載された半導体装置であって、
    相対応する電極が形成された第１の半導体チップと被搭載体との内の一方がその電極面に背反する背面において凹状のフレームの内底面に固定され、前記フレームの端部が前記半導体チップと被搭載体との内の他方の電極面に固定されることで、前記第１の半導体チップあるいは被搭載体の電極上に形成されたバンプと、バンプが形成されていない対応する電極とが所定の間隙にて対向配置され、これら対向配置されたバンプと電極とが前記間隙に配置された変形容易な導電体により電気的に接続された半導体装置。
  2. 導電体が低融点金属である請求項１記載の半導体装置。
  3. 導電体が弾性変形構造を有する請求項１記載の半導体装置。
  4. 導電体が微細粒子の凝集物である請求項１記載の半導体装置。
  5. 導電体が導電性樹脂で形成されたバンプあるいは異方性導電シートである請求項１記載の半導体装置。
  6. 凹状のフレームがリードフレームである請求項１記載の半導体装置。
  7. 第１の半導体チップと凹状のフレームと被搭載体とにより形成された空間にゲル状樹脂が充填された請求項１記載の半導体装置。
  8. 第１の半導体チップに背反する凹状のフレームの外面に放熱フィンが装着された請求項１記載の半導体装置。
  9. 請求項１記載の半導体装置の製造方法であって、
    相対応する電極が形成された第１の半導体チップと配線基板または第２の半導体チップである被搭載体との内の一方を、電極面に背反する背面において凹状のフレームの内底面に固定する工程と、
    バンプが形成されていない前記第１の半導体チップあるいは被搭載体の電極の上に変形容易な導電体を設ける工程と、
    前記第１の半導体チップと被搭載体とを位置合わせし、前記フレームの端部を前記半導体チップと被搭載体との内の他方の電極面に固定するとともに、対向配置されたバンプと電極とを前記導電体により電気的に接続する工程と
    を有する半導体装置の製造方法。
  10. 第１の半導体チップと被搭載体とフレームとにより形成される空間にゲル状樹脂を充填する工程をさらに有する請求項９記載の半導体装置の製造方法。
JP2004199948A 2004-07-07 2004-07-07 半導体装置およびその製造方法 Pending JP2006024656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004199948A JP2006024656A (ja) 2004-07-07 2004-07-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004199948A JP2006024656A (ja) 2004-07-07 2004-07-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006024656A true JP2006024656A (ja) 2006-01-26

Family

ID=35797734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004199948A Pending JP2006024656A (ja) 2004-07-07 2004-07-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006024656A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060889A (ja) * 2009-09-08 2011-03-24 Tokai Rika Co Ltd 電子部品付きパッケージ
JP2018152454A (ja) * 2017-03-13 2018-09-27 株式会社リコー 光源デバイス及び光源装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060889A (ja) * 2009-09-08 2011-03-24 Tokai Rika Co Ltd 電子部品付きパッケージ
JP2018152454A (ja) * 2017-03-13 2018-09-27 株式会社リコー 光源デバイス及び光源装置

Similar Documents

Publication Publication Date Title
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
JP4058642B2 (ja) 半導体装置
US7420814B2 (en) Package stack and manufacturing method thereof
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
JP2007142097A (ja) 半導体装置
JP2009105301A (ja) 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
TW200910560A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
WO2006100738A1 (ja) 半導体装置及びその製造方法
TWI380419B (en) Integrated circuit package and the method for fabricating thereof
TW201232731A (en) Ball grid array semiconductor package and method of manufacturing the same
JP2006024656A (ja) 半導体装置およびその製造方法
JP5267540B2 (ja) 半導体装置
JP4137981B2 (ja) 半導体装置の製造方法
JP2009129960A (ja) 半導体装置およびその製造方法
JP2007180122A (ja) 回路装置
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5140961B2 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
TWI541952B (zh) 半導體封裝件及其製法
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
JP2009010437A (ja) 半導体装置及びその製造方法
KR100503277B1 (ko) 플립칩 패키지 형성 방법