JP2006012945A - デバイスシミュレーション装置、デバイスシミュレーション方法及びデバイスシミュレーションプログラム - Google Patents

デバイスシミュレーション装置、デバイスシミュレーション方法及びデバイスシミュレーションプログラム Download PDF

Info

Publication number
JP2006012945A
JP2006012945A JP2004184540A JP2004184540A JP2006012945A JP 2006012945 A JP2006012945 A JP 2006012945A JP 2004184540 A JP2004184540 A JP 2004184540A JP 2004184540 A JP2004184540 A JP 2004184540A JP 2006012945 A JP2006012945 A JP 2006012945A
Authority
JP
Japan
Prior art keywords
simulation
interpolation
impurity concentration
concentration distribution
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004184540A
Other languages
English (en)
Inventor
Takashi Takamura
孝士 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004184540A priority Critical patent/JP2006012945A/ja
Publication of JP2006012945A publication Critical patent/JP2006012945A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 プロセス・シミュレーションの不純物濃度分布及び形状計算結果を、デバイス・シミュレーション構造定義に反映させ、少ないプロセス・シミュレーション回数で効率良くプロファイル設定を行うデバイス・シミュレーション装置を提供する。
【解決手段】 補間濃度分布算出部15は、複数のプロセス・シミュレーションの結果から、不純物濃度分布の差分を求め、その差分情報を処理し補間データを作成する。そして、その補間データをデバイス・シミュレーション用に設定されたメッシュ情報上に展開する。デバイス特性シミュレーション部16は、デバイス・シミュレーションを実行する。出力分12は、実行結果について表示等の出力を行う。
【選択図】 図1

Description

本発明は、デバイス・シミュレーション装置、デバイス・シミュレーション方法等に関し、特にLSI(Large Scale Integration)のデバイス構造を基に電気的特性を模擬評価するデバイス・シミュレーション装置、デバイス・シミュレーション方法に関する。
従来、LSIのデバイスの模擬試作を行って、プロセス条件とデバイス形状または不純物分布(プロファイル)との関係を見積もるプロセス・シミュレーションと、LSIのデバイス構造を基に電気的特性を模擬評価するデバイス・シミュレーションとを用いて、半導体プロセス・デバイス・シミュレーションを行っていた(例えば特許文献1)。
この際、デバイス・シミュレーションに必要なデータは、例えばイオン注入量を少し変えるだけの場合でもプロセス・シミュレーションにより作成していた。
また、ゲート酸化膜の膜厚のばらつきが、どの程度デバイス特性に影響を与えるかを調べる場合など、ほんのわずかな変動に対しても全てプロセス・シミュレーションを行う必要があった。
また、簡略的な手法として、デバイス・シミュレーションを行う際に不純物をガウス分布に仮定して不純物プロファイルを変更する手段も用いられていた。
また、一部の寸法のみを変更する場合、例えばゲート長を振るシミュレーションの場合には、ゲート長が所望の長さになる位置で切断/延長を行い、プロセス・シミュレーションのデータを得る手法が知られていた。
特開2000−269105号公報
しかしながら、微細化に伴いデバイスの短チャネル効果が顕著となり、パンチスルーストッパとしてゲートをマスクとして斜め方向にパンチスルーストッパを打ち込むいわゆるHaloイオン注入が行われるようになり、ゲート直下での不純物の重なりが出てきて、単純な折り返しでは精度の高い計算が不可能になるという課題を有していた。
また、酸化膜膜厚のばらつきなどのように、小さな変動に対しても全てプロセス・シミュレーションを行う必要があったため、プロセス・シミュレーションの計算時間が大きいものとなってしまうという課題があった。
また、単純にガウス分布などで不純物を追加する手法では、不純物の増速拡散などの影響を取り込むことができず、不正確な不純物プロファイルしか得られないため、不正確なデバイス・シミュレーションしかできなくなってしまう。
また、不純物ドーズ量と閾値との関係をシミュレーションで求めるためには、殆ど同一のプロセス・シミュレーションを、例えば、10水準行うなど、計算時間が極めて大きいものとなっていた。
更に、モンテカルロ法など精度の高い手段を用いた場合、プロセス・シミュレーションにかかる時間が極めて大きなものとなってくる、という課題を有していた。
そこで、本発明は、従来のこのような問題点を解決し、プロセス・シミュレーションの回数を最小限に保ちつつ、高精度のデバイス・シミュレーションを実行できるようにすることを目的としている。
本発明のデバイスシミュレーション装置は、
デバイスの電気的特性をシミュレーションするデバイスシミュレーション装置において、
前記デバイスへ不純物を注入した場合の不純物濃度分布のシミュレーションにより得られた少なくとも2種類の模擬不純物濃度分布を用いた補間により、前記デバイスにおける不純物濃度分布を補間濃度分布として算出する補間濃度分布算出部と、
前記補間濃度分布算出部が算出した補間濃度分布を用いて前記デバイスの電気的特性をシミュレーションするデバイス特性シミュレーション部と
を備えたことを特徴とする。
前記補間濃度分布算出部は、
前記少なくとも2種類の模擬不純物濃度分布の差分に基づいて、補間濃度分布を算出することを特徴とする。
前記デバイスシミュレーション装置は、さらに、
前記少なくとも2種類の模擬不純物濃度分布をシミュレーションする模擬不純物濃度分布シミュレーション部を備え、
前記補間濃度分布算出部は、
前記模擬不純物濃度分布シミュレーション部がシミュレーションした模擬不純物濃度分布を用いて補間濃度分布を算出する。
本発明のデバイスシミュレーション方法は、
デバイスの電気的特性をシミュレーションするデバイスシミュレーション方法において、
前記デバイスへ不純物を注入した場合の不純物濃度分布のシミュレーションにより得られた少なくとも2種類の模擬不純物濃度分布を用いた補間により、前記デバイスにおける不純物濃度分布を補間濃度分布として算出する工程と、
算出した補間濃度分布を用いてデバイスの電気的特性をシミュレーションする工程と
を備えたことを特徴とする。
本発明のデバイスシミュレーションプログラムは、
デバイスの電気的特性をシミュレーションするデバイスシミュレーションにおいて、
前記デバイスへ不純物を注入した場合の不純物濃度分布のシミュレーションにより得られた少なくとも2種類の模擬不純物濃度分布を用いた補間により、前記デバイスにおける不純物濃度分布を補間濃度分布として算出する処理と、
算出した補間濃度分布を用いてデバイスの電気的特性をシミュレーションする処理と
をコンピュータに実行させることを特徴とする。
本発明のデバイスシミュレーション装置によれば、最小限度のプロセス・シミュレーションの結果からデバイス・シミュレーションに必要なプロファイル・構造情報を作り出すことができるため、計算時間の短縮できる。また、プロセス・シミュレーションの収束性の問題等に起因するトラブルは、最小限度のシミュレーション回数で行っていることから最小限度のリスクで済ませることができる。すなわち、相対的に収束性が高く、かつ高い精度で計算を行えるデバイスシミュレーション装置、デバイスシミュレーション方法を提供することができる。
実施の形態1.
図1〜図5を用いて実施の形態1を説明する。
実施の形態1では、NMOS(N−type Metal−Oxide Semiconductor)デバイスの不純物プロファイル最適化のシミュレーションについて説明する。
図1は、実施の形態1に係るデバイス・シミュレーション装置10の構成を示す図である。デバイス・シミュレーション装置10は、入力部11、出力部12、記憶部13、模擬不純物濃度分布シミュレーション部14、補間濃度分布算出部15、及びデバイス特性シミュレーション部16を備える。
入力部11は、デバイス・シミュレーションを行うためのデータ等の入力を受け付ける。
出力部12は、シミュレーションの途中結果、最終結果等を出力し、ディスプレイ、プリンター等に出力する。
記憶部13は、入力データや、計算結果を記憶する。
模擬不純物濃度分布シミュレーション部14は、プロセス・シミュレーションを行う。模擬不純物濃度分布シミュレーション部14は、少なくとも異なる2種類の条件における模擬不純物濃度分布のシミュレーションを行う。
補間濃度分布算出部15は、差分を用いることにより補間データを作成する。補間濃度分布算出部15は、模擬不純物濃度分布シミュレーション部14がシミュレーションした模擬不純物濃度分布を用いて補間濃度分布を算出する。
デバイス特性シミュレーション部16は、デバイス・シミュレーションを行う。デバイス特性シミュレーション部16は、補間濃度分布算出部15が算出した補間濃度分布を用いて、デバイスの電気的特性をシミュレーションする。
図2は、実施の形態1におけるNMOS構造を示す図である。本実施の形態1において、不純物プロファイル最適化のシミュレーション対象となるデバイス構造は、図2のような不純物プロファイルを持っているものとする。
ゲート酸化膜102上には、n型のポリシリコンゲート101が形成されている。ゲート酸化膜102の下側には、閾値調節のための硼素のイオン注入がなされている領域(以下、CD(Channel Dope)領域103と記す)が形成されている。また、短チャネル効果を緩和するため、ドレイン/ソース領域107に比べ、浅い不純物分布を持つイクステンション領域105が作成されている。また、ポリシリコンゲート101をマスクとして、B(硼素)を斜めからイオン注入することで作られる短チャネル効果防止用イオン注入領域(以下、Halo領域104と記す)が形成されている。最後にサイドウォール領域106をマスクとしてドレイン/ソース領域107が形成されているものである。
このような構造について、CD領域103の硼素イオン注入量と、Halo領域の硼素イオン注入を変数として、デバイス特性をシミュレーションした。
図3は、注入条件を示す表である。図3に示すように、プロセス・シミュレーションは、CD領域103として硼素イオンを注入量2e12cm−2でイオン注入したものを「標準条件」とした。また、1e13cm−2をイオン注入したものを「条件1」とした。また、標準条件に対しHalo領域104の硼素イオンをドーズ量5e12cm−2としてイオン注入したものを「条件2」とした。
模擬不純物濃度分布シミュレーション部14により、標準条件、条件1、条件2のしめて3水準のプロセス・シミュレーションを行う。水準数が少ないため高精度なモデルを用いることが可能となり、より精度の高いプロセス・シミュレーションを行うことができる。
このプロセス条件で得られたプロセス・シミュレーションの結果をもとに、補間濃度分布算出部15により補間データを作成し、デバイス特性シミュレーション部16によりデバイス・シミュレーションを行う。この、デバイス・シミュレーションを行う手順を以下に示す。
(1)まず、デバイス・シミュレーション用のメッシュを用意する。イオン注入工程のみを振っているため、デバイス形状は変化していない。そのため、ソース・ドレイン端でメッシュ密度を高くした通常のデバイス・シミュレーション用のメッシュを用いることができる。
(2)次に、このメッシュにプロセス・シミュレーションで得られた不純物分布をマッピングする。マッピングは先に計算した3水準のプロセス・シミュレーション結果に対して行う。
(3)次に、不純物の差分情報を作る。本実施の形態1では、メッシュ構造が同一となっている。このため、例えば(x、y)での不純物濃度の差分は、”標準条件の硼素濃度(x、y)−条件1の硼素濃度(x、y)”という形式で計算する。ゲート長が短い条件でHalo注入をしたデバイスでは、ゲート下での左右の不純物の重なり合いが無視できない状態になっている。このような場合、Haloイオン注入に対しては、左右から差分プロファイルデータを重ねることで、Haloイオン注入の過小評価を防ぐことができる。
(4)次に、これら3水準のプロファイルデータから、プロファイルデータを補間により作成する。図4は、CD領域103への硼素の注入に関する補間を説明するための図である。横軸がCD領域103への硼素の注入量を示す。縦軸は、対応するイオン濃度分布を示す。縦軸は一つの数値を表すのではなく、一つの濃度分布を表しているものとする。黒丸が既に取得しているイオン濃度分布、白丸が補間により求めるイオン濃度分布を示す。
図4に示すように、まず、CD領域103の不純物注入量についてのデータを補間する。データとして、2e12cm−2(標準条件)と1e13cm−2(条件1)のデータを元に不純物プロファイルを補間する。補完水準は任意の個数を選べるが、今回は2、4、6、8、10e12cm−2の5水準について補間データを形成した。補間データは単純な比例計算が扱いやすいが、目的に応じ何らかの重み付けを成すなどの手法を用いるのも有効な手法である。図4に示す補間については、”標準条件の硼素濃度(x、y)−条件1の硼素濃度(x、y)”という形式で計算した配列は、CD領域103について2e12cm−2、Halo領域104は、0cm−2(形成しない)と、CD領域103のみを1e13cm−2とHalo領域104を0cm−2(形成しない)の差分(1e13−2e12=8e12)についてのデータとする。硼素ドーズ量が8e12だけ違うプロセスシミュレーション結果で、硼素濃度は前記計算した配列であたえられる。メッシュは標準条件、条件1で同じであるため、ドーズ量のみが異なった場合の硼素不純物分布の配列が得られる。この配列は、硼素ドーズ量のみが異なっていることから、硼素ドーズ量で補間していくことが可能と考えて直線補間を行って別の硼素ドーズ量での不純物分布を算出している。
(5)次に、Halo領域の不純物注入量についてのデータを補間する。図5はHalo領域104への硼素の注入に関する補間を説明するための図である。横軸がHalo領域104への硼素の注入量を示す。縦軸は、対応するイオン濃度分布を示す。縦軸は一つの数値を表すのではなく、一つの濃度分布を表しているものとする。黒丸が既に取得しているイオン濃度分布、白丸が補間により求めるイオン濃度分布を示す。データとして、0(Halo注入なし)と、5e12cm−2(条件2)のデータを元に不純物プロファイルを補間する。補完水準は任意の個数を選べるが、今回は1、2、3、4、5e12cm−2の5水準について補間データを形成した。この場合の補間データを得る手段としては、直線補間が扱いやすいが、目的に応じ何らかの重み付けを成すなどの手法を用いるのも有効な手法である。
このように、差分データを元に補間データを作成できるようにすることで、デバイス・シミュレーションで閾値設定上の水準数を5水準、Haloイオン注入水準を5水準、締めて25水準のデバイス・シミュレーションを行うためのデータがわずか3水準のプロセス・シミュレーションで得られることとなる。また、この手法を用いた場合、Haloイオン注入の重なりを無視することなく、より正確な計算が行えるようになった。なお、本実施の形態1では、メッシュ構造が同一となっているので、例えば(x、y)での不純物濃度の差分は”標準条件の硼素濃度(x、y)−条件1の硼素濃度(x、y)”という形式で計算した(x、y)の配列である。
さらに、Halo部分や閾値調整部分の不純物プロファイルは、後工程のS/Dイオン注入による点欠陥起因の増速拡散の影響や、不純物の持つ電荷による不純物押し出し効果を受けている。CDやHaloイオン注入に続きサイドウォール形成を行った後、標準条件、条件1、条件2について、S/Dイオン注入を行う。S/Dのイオン注入条件は、例えば砒素を20KeV、ドーズ量を2e15cm−2で行う。このとき、S/D領域近傍では、イオン注入により点欠陥が発生する。この状態で、S/Dの活性化アニールを行うと、点欠陥起因の増速拡散が発生するため、S/D近傍の不純物分布が大きく変化する。また、S/D近傍は高い濃度のN型となっているため、電気的にN型不純物を押し出し、P型不純物を引き込む現象が発生する。本実施の形態2では、このような影響も考慮された差分プロファイルを得ているので、ガウス分布等で設定した不純物追加手法に比べ正確な補間計算が可能となっている。
また、このデバイス・シミュレーションの実行に対しては、メッシュを固定しておく方が望ましい結果が得られる。メッシュを個々の場合に合わせて最適化して切り直した場合、デバイス・シミュレーションの結果は絶対値としてはより正確に計算できるようになるが、個々の条件を相対的に比較したい場合、メッシュの差異に起因したエラーがメッシュによって変ってしまうため、比較しにくくなるからである。
実施の形態2.
図6〜図9を用いて実施の形態2を説明する。
実施の形態2として、PMOS(P−type Metal−Oxide Semiconductor)構造の最適化のシミュレーションについて説明する。実施の形態2のデバイス構造は、図6のような不純物プロファイルを持っているものとする。
ゲート酸化膜202上にはP型のポリシリコンゲート201が形成されている。ゲート酸化膜202下側には、閾値調節のため燐のイオン注入がなされているCD領域203が形成されている。また、短チャネル効果を緩和するため、ドレイン/ソース領域207に比べ、浅い不純物分布を持つイクステンション領域205が作成されている。このイクステンション領域205は、硼素をエネルギー0.5keV、ドーズ量1e14cm−2でイオン注入して得られている。また、ポリシリコンゲート201をマスクとして、砒素を斜めからイオン注入することで作られる短チャネル効果防止用のイオン注入領域であるHalo領域204が形成されている。最後にサイドウォール領域206をマスクとしてドレイン/ソース領域207が形成されているものである。
硼素は、砒素と比べ拡散係数が大きいため、イクステンション領域205に硼素を使うPMOSでは短チャネル効果を抑えるためには砒素のHalo領域204を作ることが効果的である。反面、Halo領域204は、逆短チャネル効果を促進させることとなり、PMOSの駆動能力を落とす副作用がある。従って、イクステンション領域205の硼素ドーズ量と、Halo領域の砒素ドーズ量やイオン注入時の加速エネルギーを最適化することが重要な課題となる。
本実施の形態2での、少ないプロセス・シミュレーションの計算結果から他条件でのデバイス・シミュレーションを行う手法について述べる。
砒素のイオン注入エネルギーを変える場合、以下の手順で行うことができる。
(1)低加速、例えば20KeVでイオン注入したプロファイルを、模擬不純物濃度分布シミュレーション部14によるプロセス・シミュレーションより得る。
(2)高加速、例えば100keVでイオン注入したプロファイルを模擬不純物濃度分布シミュレーション部14によるプロセス・シミュレーションより得る。前記の20KeVで、例えば1e13の砒素を注入したデータを作る。100KeVで、例えば1e13の砒素を注入したデータを作る。標準として、0のドーズ量のデータを作る。
(3)補間濃度分布算出部15により差分を用いて補間をとることにより、この2つのプロファイルを補間する。もっとも簡単な方法としては、例えば60keVでのデータを補間で得る場合、20keVデータと100keVデータを足して2で割る単純補間によってプロファイルを得る方法を用いることも可能である。もちろん、分布関数などでもっと高度な補間技術を用いることは、特にこの場合には有効であろうと考えられるが、必須用件ではない。ここでは差分を用いた補間により、20、40、60、80、100keVでの5水準についてプロファイルデータを作成している。図7は、Halo領域104への注入エネルギーとイオン濃度分布に関する補間を説明するための図である。横軸がHalo領域104への砒素の注入エネルギーを示す。縦軸は、対応するイオン濃度分布を示す。縦軸は、一つの数値を表すのではなく、一つの濃度分布を表しているものとする。黒丸が既に取得しているイオン濃度分布、白丸が補間により求めるイオン濃度分布を示す。
(4)エネルギーについて補間を行ったデータに対して濃度についての補間を取る。図8は、エネルギーについて補間を行ったデータに対して濃度についての補間を取る場合を示す図である。図8は、横軸は砒素のドーズ量を示す。縦軸はイオン濃度分布を示す。縦軸は一つの数値を表すのではなく、一つの濃度分布を表しているものとする。黒丸が既に取得しているイオン濃度分布、白丸が補間により求めるイオン濃度分布を示す。
これは直線補間が効果的だと思われるが、目的によっては更に高度なフィッティング関数を用いてもよい。本実施の形態2では、境界条件として、砒素のイオン注入をしていないものをドーズ量0として扱っている。ここでは、模擬不純物濃度分布シミュレーション部14によるプロセス・シミュレーションで得たプロファイルデータに対し、5水準の濃度データを補間により形成している。
(5)硼素によるイクステンション領域に対して濃度についての補間を取る。図9は、硼素をイクステンション領域へ注入する場合の補間を説明する図である。横軸は硼素のドーズ量を示している。縦軸はイオン濃度分布を示す。縦軸は一つの数値を表すのではなく、一つの濃度分布を表しているものとする。黒丸が既に取得しているイオン濃度分布、白丸が補間により求めるイオン濃度分布を示す。これは直線補間が効果的だと思われるが、目的によっては更に高度なフィッティング関数を用いてもよい。本実施の形態では、境界条件として、硼素のイオン注入をしていないものをドーズ量0として扱っている。
このように、各プロセス・シミュレーション結果をもとに補間していくことで、例えば、硼素のドーズ量を5水準、砒素のイオン注入量を5水準、砒素のイオン注入エネルギーを5水準とるためには、
(1)リファレンス用のプロファイル
(2)イクステンション領域205のドーズ量を変えたプロファイル
(3)低加速でのHalo領域204をイオン注入したプロファイル
(4)高加速でのHalo領域204をイオン注入したプロファイル
の4水準のプロファイルを作成すればよく、まともに総あたりでプロファイルを作った場合の125水準と比べ、1/30程度のプロセス・シミュレーション負荷でシミュレーションが実行できた。
また、このデバイス・シミュレーションの実行に対しては、メッシュを固定しておく方が望ましい結果が得られる。メッシュを個々の場合に合わせて最適化して切り直した場合、デバイス・シミュレーションの結果は絶対値としてはより正確に計算できるようになるが、個々の条件を相対的に比較したい場合、メッシュの差異に起因したエラーがメッシュによって変ってしまうため、比較しにくくなるからである。
実施の形態3.
次に、図10を用いて、実施の形態3を説明する。実施の形態3として、イクステンション領域の長さを最適化する手段について説明する。
実施の形態3に係るデバイス構造は、図10のような不純物プロファイルを持っている。
ゲート酸化膜302上には、ポリシリコンゲート301が形成されている。ゲート酸化膜302下側には、閾値調節のため燐のイオン注入がなされているCD領域303が形成されている。また、短チャネル効果を緩和するため、ドレイン/ソース領域304に比べ浅い不純物分布を持つイクステンション領域305が作成されている。イクステンション領域305のイオン注入条件は、硼素、1keV、1e14cm−2であり、ドレイン/ソース領域304のイオン注入条件は、硼素、4keV、5e15cm−2である。最後にサイドウォール領域306をマスクとして、ドレイン/ソース領域304が形成されているものである。イクステンション領域305を長く取ることで、短チャネル効果を抑制できるが、反面寄生抵抗が増大し、MOSの駆動能力低下が生じる。
この場合、以下のような手法を用いることで最適化が実現する。
(1)ドレインとイクステンションをイオン注入したプロファイルを模擬不純物濃度分布シミュレーション部14により作る。
(2)ドレインのみをイオン注入したプロファイルを模擬不純物濃度分布シミュレーション部14により作る。
(3)前記(1)のプロファイルと前記(2)のプロファイルの差分を補間濃度分布算出部15により作る。これで、点欠陥起因の増速拡散の影響を含めたイクステンションのプロファイルと、ドレインのみのプロファイルが得られることとなる。すなわち、S/Dのイオン注入により、点欠陥が基板中に形成されるが、この点欠陥により増速拡散が生じる。従って、イクステンション領域305のみでプロセス・シミュレーションを行った場合と異なり、S/Dのイオン注入の影響が計算される。
(4)ドレインのみのプロファイルを横方向にシフトさせたものと、前記(3)で得られたイクステンションのプロファイルを足し合わせたプロファイルを作る。
これら(1)〜(4)の処理によって、2つのプロセス・シミュレーション結果だけでイクステンション長の最適化が可能となる。
また、このデバイス・シミュレーションの実行に対しては、メッシュを個々に再設定することが有効である。ソース/ドレイン端では強電界がかかっているため、メッシュ密度を上げておくことが必要となるためである。もちろん、デバイス・シミュレーションでこれらの電界強度依存性を持たないもののみを計算する場合にはこの限りではない。
以上、本発明を用いた実施の形態について述べたが、これはもちろん他の補間方法を併用することも可能であり、例えば熱拡散工程であれば、補間は指数的な扱いが適切になるであろうし、その他マスク位置等の最適化では実施の形態3.のようにプロファイルデータを平行移動させるなどの手段を用いることも差し支えない。また、酸化膜の厚さを変えるような場合でも、同様に補間することが可能である。この場合、メッシュ情報が変化することになるので、メッシュ依存性が発生しないよう、精密なメッシュを与えることが必要である。
実施の形態4.
図11、図12を用いて実施の形態4を説明する。実施の形態4は、実施の形態1に係るデバイス・シミュレーション装置10の動作を、方法、プログラム及びプログラムを記録した記録媒体により実施する実施形態である。
前記の実施の形態1においては、デバイス・シミュレーション装置10における各構成要素の動作は、互いに関連しており、動作の関連を考慮しながら、一連の動作として置き換えることができる。そして、このように構成要素の動作を一連の動作に置き換えることにより、方法の実施形態とすることができる。
図11は、実施の形態1に示したデバイス・シミュレーション装置10おける補間濃度分布算出部15の動作、デバイス特性シミュレーション部16の動作等を、一連の動作に置き換えて、方法の実施形態としたフローチャートを示す。
S101において、デバイスへ不純物を注入した場合の不純物濃度分布のシミュレーションにより得られた少なくとも2種類の模擬不純物濃度分布を用いた補間により、前記デバイスにおける不純物濃度分布を補間濃度分布として算出する。S102において、算出した補間濃度分布を用いてデバイスの電気的特性をシミュレーションする。
また、上記各構成要素の一連の動作を、各構成要素の処理と置き換えることにより、プログラムの実施形態とすることができる。すなわち、上記S101、S102の一連の動作を処理と置き換えることにより、「デバイス・シミュレーションプログラム」の実施形態とすることができる。また、「デバイス・シミュレーションプログラム」を、コンピュータ読み取り可能な記録媒体に記録させることで、プログラムを記録したコンピュータ読み取り可能な記録媒体の実施の形態とすることができる。
プログラムの実施の形態及びプログラムを記録したコンピュータ読み取り可能な記録媒体の実施の形態は、すべてコンピュータで動作可能なプログラムにより構成することができる。
図12は、実施の形態1に係るデバイス・シミュレーション装置10の動作を、プログラムにより実行する、実施の形態4に係るコンピュータシステム400の構成を示す。CPU410(Central Processing Unit)は、バス411を介して、磁気記憶装置420、モニタ431、キーボード432、マウス433、通信部434、プリンター出力部435、ROM441(Read Only Memory)、外部装置接続部442等が接続されている。また、磁気記憶装置420には、オペレーティングシステムであるOS421、プログラム群422、ファイル群423が記憶されている。プリンター出力部435にはプリンター436が接続されている。また、通信部434はネットワーク(図示していない)と接続している。
プログラム群422は、CPU410、OS421により実行される。また、外部装置接続部442には、光ディスクドライブ443が接続されている。プログラムを記録した光ディスク444(プログラムを記録したコンピュータ読み取り可能な記録媒体の一例)、あるいは、プログラムに必要なデータを記録したデータ用の光ディスク445を、光ディスクドライブ443にセットして、磁気記憶装置420に記憶させることができる。あるいは、プログラムは、通信部434によりネットワークを経由して入力し、プログラム群422に記憶することも可能である。
プログラムの実施の形態及びプログラムを記録したコンピュータ読み取り可能な記録媒体の実施の形態における各処理は、プログラムで実行されるが、このプログラムは、前述のように磁気記憶装置420に記録されている。そして、磁気記憶装置420からCPU410に読み込まれ、CPU410によって、「デバイス・シミュレーションプログラム」の各処理が実行される。
また、ソフトウェア、あるいはプログラムは、ROM441に記憶されたファームウェアで実行されても構わない。あるいは、ソフトウェアとファームウェアとハードウェアの組み合わせで「デバイス・シミュレーションプログラム」を実現しても構わない。
以上、実施の形態4に係るコンピュータシステム400は、「デバイス・シミュレーションプログラム」により、シミュレーションを行う。したがって、専用装置を必要とすることなく、汎用のコンピュータシステムを用いてシミュレーションを行うことができる。
以上、実施の形態4に係るコンピュータ読み取り可能な記録媒体は、「デバイス・シミュレーションプログラム」を記録するので、コンピュータシステムに「デバイス・シミュレーションプログラム」を容易に組み込むことができる。また、「デバイス・シミュレーションプログラム」の保管、管理を容易に行うことができる。
実施の形態1に係るデバイス・シミュレーション装置10の構成図である。 実施の形態1におけるNMOSデバイスの断面図である。 実施の形態1における注入条件を示す図である。 実施の形態1におけるCD領域103への硼素の注入に関する補間を説明するための図である。 実施の形態1における、Halo領域104への硼素の注入に関する補間を説明するための図である。 実施の形態2におけるPMOSデバイスの断面図である。 実施の形態2におけるHalo領域104への注入エネルギーとイオン濃度分布に関する補間を説明するための図である。 実施の形態2において、エネルギーについて補間を行ったデータに対して濃度分布についての補間を取る場合を示す図である。 実施の形態2において、硼素をイクステンション領域へ注入する場合の補間を説明する図である。 実施の形態3におけるMOSデバイスの断面図である。 実施の形態4におけるデバイス・シミュレーション方法の工程を示すフローチャートである。 実施の形態4に係るコンピュータシステム400の構成を示す図である。
符号の説明
10 デバイス・シミュレーション装置、11 入力部、12 出力部、13 記憶部、14 模擬不純物濃度分布シミュレーション部、15 補間濃度分布算出部、16 デバイス特性シミュレーション部、101 ポリシリコンゲート、102 ゲート酸化膜、103 CD領域、104 Halo領域、105 イクステンション領域、106 サイドウォール領域、107 ドレイン/ソース領域、201 ポリシリコンゲート、202 ゲート酸化膜、203 CD領域、204 Halo領域、205 イクステンション領域、206 サイドウォール領域、207 ドレイン/ソース領域、301 ポリシリコンゲート、302 ゲート酸化膜、303 CD領域、304 ドレイン/ソース領域、305 イクステンション領域、306 サイドウォール領域、400 コンピュータシステム、410 CPU、411 バス、420 磁気記憶装置、421 OS、422 プログラム群、423 ファイル群、431 モニタ、432 キーボード、433 マウス、434 通信部、435 プリンター出力部、436 プリンター、441 ROM、442 外部装置接続部、443 光ディスクドライブ、444,445 光ディスク。

Claims (5)

  1. デバイスの電気的特性をシミュレーションするデバイスシミュレーション装置において、
    前記デバイスへ不純物を注入した場合の不純物濃度分布のシミュレーションにより得られた少なくとも2種類の模擬不純物濃度分布を用いた補間により、前記デバイスにおける不純物濃度分布を補間濃度分布として算出する補間濃度分布算出部と、
    前記補間濃度分布算出部が算出した補間濃度分布を用いて前記デバイスの電気的特性をシミュレーションするデバイス特性シミュレーション部と
    を備えたことを特徴とするデバイスシミュレーション装置。
  2. 前記補間濃度分布算出部は、
    前記少なくとも2種類の模擬不純物濃度分布の差分に基づいて、補間濃度分布を算出することを特徴とする請求項1記載のデバイスシミュレーション装置。
  3. 前記デバイスシミュレーション装置は、さらに、
    前記少なくとも2種類の模擬不純物濃度分布をシミュレーションする模擬不純物濃度分布シミュレーション部を備え、
    前記補間濃度分布算出部は、
    前記模擬不純物濃度分布シミュレーション部がシミュレーションした模擬不純物濃度分布を用いて補間濃度分布を算出することを特徴とする請求項1または2記載のデバイスシミュレーション装置。
  4. デバイスの電気的特性をシミュレーションするデバイスシミュレーション方法において、
    前記デバイスへ不純物を注入した場合の不純物濃度分布のシミュレーションにより得られた少なくとも2種類の模擬不純物濃度分布を用いた補間により、前記デバイスにおける不純物濃度分布を補間濃度分布として算出する工程と、
    算出した補間濃度分布を用いてデバイスの電気的特性をシミュレーションする工程と
    を備えたことを特徴とするデバイスシミュレーション方法。
  5. デバイスの電気的特性をシミュレーションするデバイスシミュレーションにおいて、
    前記デバイスへ不純物を注入した場合の不純物濃度分布のシミュレーションにより得られた少なくとも2種類の模擬不純物濃度分布を用いた補間により、前記デバイスにおける不純物濃度分布を補間濃度分布として算出する処理と、
    算出した補間濃度分布を用いてデバイスの電気的特性をシミュレーションする処理と
    をコンピュータに実行させることを特徴とするデバイスシミュレーションプログラム。
JP2004184540A 2004-06-23 2004-06-23 デバイスシミュレーション装置、デバイスシミュレーション方法及びデバイスシミュレーションプログラム Withdrawn JP2006012945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004184540A JP2006012945A (ja) 2004-06-23 2004-06-23 デバイスシミュレーション装置、デバイスシミュレーション方法及びデバイスシミュレーションプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004184540A JP2006012945A (ja) 2004-06-23 2004-06-23 デバイスシミュレーション装置、デバイスシミュレーション方法及びデバイスシミュレーションプログラム

Publications (1)

Publication Number Publication Date
JP2006012945A true JP2006012945A (ja) 2006-01-12

Family

ID=35779847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004184540A Withdrawn JP2006012945A (ja) 2004-06-23 2004-06-23 デバイスシミュレーション装置、デバイスシミュレーション方法及びデバイスシミュレーションプログラム

Country Status (1)

Country Link
JP (1) JP2006012945A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010529648A (ja) * 2007-06-01 2010-08-26 シノプシス インコーポレイテッド Mosfetアレイにおけるレイアウト依存の閾値電圧変動の迅速な推定方法
WO2010098153A1 (ja) * 2009-02-27 2010-09-02 富士通株式会社 イオン注入分布発生方法及びシミュレータ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326646A (ja) * 1994-05-31 1995-12-12 Sony Corp 不純物シミュレーション方法
JPH11307469A (ja) * 1998-04-21 1999-11-05 Sony Corp イオン注入シミュレーション方法
JP2003163173A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd イオン注入分布の評価方法
JP2003272981A (ja) * 2002-03-19 2003-09-26 Sony Corp 半導体シミュレーション装置および方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326646A (ja) * 1994-05-31 1995-12-12 Sony Corp 不純物シミュレーション方法
JPH11307469A (ja) * 1998-04-21 1999-11-05 Sony Corp イオン注入シミュレーション方法
JP2003163173A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd イオン注入分布の評価方法
JP2003272981A (ja) * 2002-03-19 2003-09-26 Sony Corp 半導体シミュレーション装置および方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010529648A (ja) * 2007-06-01 2010-08-26 シノプシス インコーポレイテッド Mosfetアレイにおけるレイアウト依存の閾値電圧変動の迅速な推定方法
WO2010098153A1 (ja) * 2009-02-27 2010-09-02 富士通株式会社 イオン注入分布発生方法及びシミュレータ
US8718986B2 (en) 2009-02-27 2014-05-06 Fujitsu Limited Ion implantation distribution generating method and simulator
JP5527315B2 (ja) * 2009-02-27 2014-06-18 富士通株式会社 イオン注入分布発生方法及びシミュレータ

Similar Documents

Publication Publication Date Title
US8954908B1 (en) Fast monte carlo statistical analysis using threshold voltage modeling
JP4772401B2 (ja) 最適化方法、最適化システム、及び、装置を製造する方法
US10747916B2 (en) Parameter generation for modeling of process-induced semiconductor device variation
US8498855B2 (en) Circuit simulation based on gate spacing from adjacent MOS transistors
US20070136705A1 (en) Timing analysis method and device
US20160342719A1 (en) Parameter generation for semiconductor device trapped-charge modeling
US6757873B2 (en) Simulator of semiconductor device circuit characteristic and simulation method
CN106599336B (zh) 半导体工艺模拟装置及方法以及计算装置
JP2002043429A (ja) シミュレーション方法およびシミュレーション装置
WO2012081158A1 (ja) 回路シミュレーション方法及び半導体集積回路
US6327555B1 (en) Semiconductor simulation method
JP2006012945A (ja) デバイスシミュレーション装置、デバイスシミュレーション方法及びデバイスシミュレーションプログラム
WO2010098153A1 (ja) イオン注入分布発生方法及びシミュレータ
JP2003345854A (ja) デザインルール作成システム
US20080072199A1 (en) Method for designing semiconductor integrated circuit
JP3050290B2 (ja) アモルファス化領域決定方法
JP2004273903A (ja) 回路シミュレータおよびシミュレーションシステム
CN113408231B (zh) 退化模拟模型建立方法
JP2013232135A (ja) レイアウト設計装置、レイアウト設計方法およびプログラム
JP2011192883A (ja) プロセスシミュレーションをコンピュータに実行させるプログラム
JP2004319828A (ja) 回路シミュレーション方法および半導体集積回路装置
JP2010061190A (ja) モデルパラメータ抽出装置およびモデルパラメータ抽出方法
CN116562215A (zh) 半导体结构的仿真方法及装置、可读存储介质、终端
JPH1126456A (ja) 不純物補間方法
JP2010278149A (ja) モデルパラメータ決定装置、モデルパラメータ決定方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090123

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110331