JP2006003810A - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置 Download PDF

Info

Publication number
JP2006003810A
JP2006003810A JP2004182607A JP2004182607A JP2006003810A JP 2006003810 A JP2006003810 A JP 2006003810A JP 2004182607 A JP2004182607 A JP 2004182607A JP 2004182607 A JP2004182607 A JP 2004182607A JP 2006003810 A JP2006003810 A JP 2006003810A
Authority
JP
Japan
Prior art keywords
wiring layer
connection portion
conductive support
plasma display
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004182607A
Other languages
English (en)
Other versions
JP4590220B2 (ja
Inventor
Katsuhisa Kitada
勝久 北田
Junpei Hashiguchi
淳平 橋口
Takashi Kunimatsu
崇 國松
Ryutaro Arakawa
竜太郎 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004182607A priority Critical patent/JP4590220B2/ja
Publication of JP2006003810A publication Critical patent/JP2006003810A/ja
Application granted granted Critical
Publication of JP4590220B2 publication Critical patent/JP4590220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Gas Discharge Display Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 寄生インダクタンスを著しく低減して、プラズマディスプレイパネルにおける電極の電圧波形のリンギングを低減することができるプラズマディスプレイ装置を提供する。
【解決手段】 配線パターン48は、導電層49上に設けられている。配線パターン48と導電層49とは絶縁層48aにより絶縁されている。なお、部品実装面から見て、導電層49、絶縁層48aおよび配線パターン48がこの順に形成されている。この場合、配線パターン48の寄生インダクタンスと導電層49の寄生インダクタンスとに互いに逆方向の駆動電流が流れる。導電性支持具72aと導電性支持具72bとが互いに近接して平行に設けられ、導電性支持具72cと導電性支持具72dとが互いに近接して平行に設けられている。
【選択図】 図5

Description

本発明は、プラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。
自発光画像表示器としてのプラズマディスプレイパネルを用いたプラズマディスプレイ装置は、薄型化および大画面化が可能であるという利点を有する。このプラズマディスプレイ装置では、画素を構成する放電セルの放電の際における発光を利用することにより画像を表示する。
上記のプラズマディスプレイ装置においては、一対の透明なガラス基板上に電極を備えるプラズマディスプレイパネルと、このプラズマディスプレイパネルを保持するシャーシ部材と、このシャーシ部材に取り付けられた表示駆動回路ブロックとによりプラズマディスプレイパネルのモジュールを構成している(例えば、特許文献1参照)。
ここで、プラズマディスプレイパネルの構造について説明する。図10は、プラズマディスプレイ装置のプラズマディスプレイパネルの構造を示す模式図である。
図10に示すように、透明なガラス基板等からなる前面側の基板1上には、走査電極と維持電極とにより対をなす複数列の表示電極2が形成されている。この複数の表示電極2を覆うように誘電体層3が形成され、この誘電体層3上には保護膜4が形成されている。
また、前面側の基板1に対向するように配置される背面側の基板5上には、表示電極2と交差するように、オーバーコート層6で覆われた複数列のアドレス電極7が形成されている。
オーバーコート層6上には、アドレス電極7と平行に複数の隔壁8がアドレス電極7間にそれぞれ設けられ、隔壁8間の側面およびオーバーコート層6上に蛍光体層9が設けられている。
上記の基板1および基板5は、表示電極2とアドレス電極7とがほぼ直交するようにかつ放電空間を形成するように対向的に配置されるとともに周囲が封止される。また、上記の放電空間には、ヘリウム、ネオン、アルゴンおよびキセノンのうちの一種または二種以上の気体が放電ガスとして封入される。
上記の放電空間を隔壁8によって複数の区画に仕切ることにより複数の放電セルが形成される。各放電セルには、赤色、緑色および青色の蛍光体層9が設けられる。
上記のような構成のプラズマディスプレイパネルにおいては、アドレス電極7と走査電極との間に書き込みパルスを印加することにより、アドレス電極7と走査電極との間でアドレス放電を行う。
そして、放電セルを選択した後、走査電極と維持電極との間に交互に反転する周期的なサステインパルスを印加することにより、走査電極と維持電極との間で維持放電を行い、所定の表示形態を実現する。
図11は、プラズマディスプレイ装置の回路基板の構造を示す外観斜視図である。
図11に示すように、プラズマディスプレイパネル(以下、PDPと呼ぶ)11は、機械的強度を向上するために支持基板12に接着されている。なお、PDP11は、後述の複数の走査電極11aおよび複数の維持電極11bを含む。
PDP11の複数の走査電極11aには、複数のフレキシブル接続基板13を介してサステイン回路基板14が接続され、PDP11の複数の維持電極11bには、複数のフレキシブル接続基板13を介してサステイン回路基板15が接続されている。
サステイン回路基板14にはPDP11を駆動するためのスイッチング素子16,17およびパルス電流供給源としての平滑コンデンサ18が実装されており、サステイン回路基板15にはPDP11を駆動するためのスイッチング素子19,20およびパルス電流供給源としての平滑コンデンサ21が実装されている。
サステイン回路基板14,15は、それぞれ複数の導電性支持具22を介して導電性基板23に取り付けられているとともに電気的に接続されている。また、サステイン回路基板14,15は、配線部材25,26を介して電源回路24に接続されている。電源回路24からサステイン回路基板14,15に電力が供給される。
図12は、走査電極11aの電圧波形、維持電極11bの電圧波形およびPDP11の駆動電流波形を示す説明図であり、図13は、プラズマディスプレイ装置における駆動電流の経路を示す概略図である。
図12に示すように、上記のプラズマディスプレイ装置においては、サステイン回路基板14とサステイン回路基板15とから走査電極11aおよび維持電極11bに対して交互にサステインパルスを印加する。それにより、PDP11に駆動電流が流れる。駆動電流は、サステインパルスが立ち上がるときのPDP11の電極間容量を充電するための電流、サステインパルスが立ち下がるときの電極間容量を放電するための電流およびガス放電による放電電流がパルス状に繰り返し流れるものを含む。
特許2807672号公報
図13に示すように、まず、図12の期間t1において走査電極11aに印加されたサステインパルスにより、平滑コンデンサ18のプラス側を始端として、スイッチング素子16、PDP11、スイッチング素子20、導電性基板23および平滑コンデンサ18のマイナス側へと順に駆動電流が流れる。
次に、図12の期間t2において維持電極11bに印加されたサステインパルスにより、平滑コンデンサ21のプラス側を始端として、スイッチング素子19、PDP11、スイッチング素子17、導電性基板23および平滑コンデンサ21のマイナス側へと順に駆動電流が流れる。なお、図13において、CはPDP11の各放電セルが有する容量性成分、L1〜L14は寄生インダクタンスである。
しかしながら、PDP11とサステイン回路基板14,15、導電性基板23から構成される電流経路には、寄生インダクタンスL1〜L14が存在するため、変化率の大きい駆動電流が流れると、図12に示すように、例えば42インチサイズのPDP11の場合、PDP11の走査電極11aおよび維持電極11bに印加される電圧波形に大きなリンギングが生じる。それにより、各放電セルに印加される電圧が低下する。これに加えて、正常に放電するための電圧範囲が放電セルごとにばらつきがある。そのため、所望の輝度を表現できる放電セルと所望の輝度を表現できない放電セルとが存在することになる。その結果、PDP11全体において輝度のばらつきが生じる。
本発明の目的は、寄生インダクタンスを著しく低減して、プラズマディスプレイパネルにおける電極の電圧波形のリンギングを低減することができるプラズマディスプレイ装置を提供することである。
第1の発明に係るプラズマディスプレイ装置は、プラズマディスプレイパネルと、プラズマディスプレイパネルに駆動電流を供給するスイッチング素子を備える第1の回路基板と、プラズマディスプレイパネルと第1の回路基板とを電気的に接続する第2の回路基板とを備え、第1の回路基板は、第1の配線層と、第1の配線層から絶縁されかつ第1の配線層に対向するように配置された導電層とを含み、第2の回路基板は、第2の配線層と、第2の配線層から絶縁されかつ第2の配線層に対向するように配置された第3の配線層とを含み、第1の回路基板の第1の配線層は、スイッチング素子の出力側端子に電気的に接続される第1の接続部と、第2の回路基板の第2の配線層に電気的に接続される第2の接続部とを有し、第1の回路基板の導電層は、スイッチング素子の接地側端子に電気的に接続される第3の接続部と、第2の回路基板の第3の配線層に電気的に接続される第4の接続部とを有し、第1の配線層に流れる電流の方向と導電層に流れる電流の方向とが逆になるように第1、第2、第3および第4の接続部が配置されたものである。
本発明に係るプラズマディスプレイ装置においては、第1の回路基板の第1の配線層とスイッチング素子の出力側端子とが第1の配線層の第1の接続部により電気的に接続され、第1の回路基板の第1の配線層と第2の回路基板の第2の配線層とが第1の配線層の第2の接続部により電気的に接続される。
また、第1の回路基板の導電層とスイッチング素子の接地側端子とが導電層の第3の接続部により電気的に接続され、第1の回路基板の導電層と第2の回路基板の第3の配線層とが導電層の第4の接続部により電気的に接続される。
さらに、第1の配線層に流れる電流の方向と導電層に流れる電流の方向とが逆になるように第1、第2、第3および第4の接続部が配置される。それにより、第1の配線層の寄生インダクタンスにより発生する起電力の向きと導電層の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第1の配線層および導電層により負の相互インダクタンスが形成され、第1の配線層の寄生インダクタンスと導電層の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングを低減することができる。
プラズマディスプレイ装置は、プラズマディスプレイパネルを保持する導電性基板をさらに備え、第2の配線層は、第1の配線層の第2の接続部に電気的に接続される第5の接続部と、プラズマディスプレイパネルに電気的に接続される第6の接続部とを有し、第3の配線層は、導電層の第4の接続部に電気的に接続される第7の接続部と、導電性基板に電気的に接続される第8の接続部とを有し、第2の配線層に流れる電流の方向と第3の配線層に流れる電流の方向とが逆になるように第5、第6、第7および第8の接続部が配置されてもよい。
この場合、第2の配線層と第1の配線層の第2の接続部とが第2の配線層の第5の接続部により電気的に接続され、第2の配線層とプラズマディスプレイパネルとが第2の配線層の第6の接続部により電気的に接続される。
また、第3の配線層と導電層の第4の接続部とが第3の配線層の第7の接続部により電気的に接続され、第3の配線層と導電性基板とが第3の配線層の第8の接続部により電気的に接続される。
さらに、第2の配線層に流れる電流の方向と第3の配線層に流れる電流の方向とが逆になるように第5、第6、第7および第8の接続部が配置される。それにより、第2の配線層の寄生インダクタンスにより発生する起電力の向きと第3の配線層の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第2の配線層および第3の配線層により負の相互インダクタンスが形成され、第2の配線層の寄生インダクタンスと第3の配線層の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングをより低減することができる。
プラズマディスプレイ装置は、第2の接続部と第5の接続部とを接続する第1の導電性支持具と、第4の接続部と第7の接続部とを接続する第2の導電性支持具とをさらに備え、第1の導電性支持具および第2の導電性支持具は互いに略平行に配置されてもよい。
この場合、第2の接続部と第5の接続部とを接続する第1の導電性支持具に流れる電流の方向と第4の接続部と第7の接続部とを接続する第2の導電性支持具に流れる電流の方向とが逆になる。それにより、第1の導電性支持具の寄生インダクタンスにより発生する起電力の向きと第2の導電性支持具の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第1の導電性支持具および第2の導電性支持具により負の相互インダクタンスが形成され、第1の導電性支持具の寄生インダクタンスと第2の導電性支持具の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングをさらに低減することができる。
第2の回路基板は、第4の配線層と、第4の配線層から絶縁されかつ第4の配線層に対向するように配置された第5の配線層とをさらに備え、第4の配線層は、第1の配線層の第1の接続部に電気的に接続される第9の接続部と、スイッチング素子の出力側端子に電気的に接続される第10の接続部とを有し、第5の配線層は、導電層の第3の接続部に電気的に接続される第11の接続部と、スイッチング素子の接地側端子に電気的に接続される第12の接続部とを有し、第4の配線層に流れる電流の方向と第5の配線層に流れる電流の方向とが逆になるように第9、第10、第11および第12の接続部が配置されてもよい。
この場合、第4の配線層と第1の配線層の第1の接続部とが第4の配線層の第9の接続部により電気的に接続され、第4の配線層とスイッチング素子の出力側端子とが第4の配線層の第10の接続部により電気的に接続される。
また、第5の配線層と導電層の第3の接続部とが第5の配線層の第11の接続部により電気的に接続され、第5の配線層とスイッチング素子の接地側端子とが第5の配線層の第12の接続部により電気的に接続される。
さらに、第4の配線層に流れる電流の方向と第5の配線層に流れる電流の方向とが逆になるように第9、第10、第11および第12の接続部が配置される。それにより、第4の配線層の寄生インダクタンスにより発生する起電力の向きと第5の配線層の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第4の配線層および第5の配線層により負の相互インダクタンスが形成され、第4の配線層の寄生インダクタンスと第5の配線層の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングをより低減することができる。
プラズマディスプレイ装置は、第1の接続部と第9の接続部とを接続する第3の導電性支持具と、第3の接続部と第11の接続部とを接続する第4の導電性支持具とをさらに備え、第3の導電性支持具および第4の導電性支持具は互いに略平行に配置されてもよい。
この場合、第1の接続部と第9の接続部とを接続する第3の導電性支持具に流れる電流の方向と、第3の接続部と第11の接続部とを接続する第4の導電性支持具に流れる電流の方向とが逆になる。それにより、第3の導電性支持具の寄生インダクタンスにより発生する起電力の向きと第4の導電性支持具の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第3の導電性支持具および第4の導電性支持具により負の相互インダクタンスが形成され、第3の導電性支持具の寄生インダクタンスと第4の導電性支持具の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングをさらに低減することができる。
第2の発明に係るプラズマディスプレイ装置は、走査電極および維持電極を含むプラズマディスプレイパネルと、プラズマディスプレイパネルの走査電極および維持電極にそれぞれ駆動電流を供給するスイッチング素子を備える一対の第1の回路基板と、プラズマディスプレイパネルと一対の第1の回路基板の各々とを電気的に接続する一対の第2の回路基板とを備え、各第1の回路基板は、第1の配線層と、第1の配線層から絶縁されかつ第1の配線層に対向するように配置された導電層とを含み、各第2の回路基板は、第2の配線層と、第2の配線層から絶縁されかつ第2の配線層に対向するように配置された第3の配線層とを含み、各第1の回路基板の第1の配線層は、スイッチング素子の出力側端子に電気的に接続される第1の接続部と、各第2の回路基板の第2の配線層に電気的に接続される第2の接続部とを有し、各第1の回路基板の導電層は、スイッチング素子の接地側端子に電気的に接続される第3の接続部と、各第2の回路基板の第3の配線層に電気的に接続される第4の接続部とを有し、第1の配線層に流れる電流の方向と導電層に流れる電流の方向とが逆になるように第1、第2、第3および第4の接続部が配置されたものである。
本発明に係るプラズマディスプレイ装置においては、各第1の回路基板の第1の配線層とスイッチング素子の出力側端子とが第1の配線層の第1の接続部により電気的に接続され、各第1の回路基板の第1の配線層と各第2の回路基板の第2の配線層とが第1の配線層の第2の接続部により電気的に接続される。
また、各第1の回路基板の導電層とスイッチング素子の接地側端子とが導電層の第3の接続部により電気的に接続され、各第1の回路基板の導電層と各第2の回路基板の第3の配線層とが導電層の第4の接続部により電気的に接続される。
さらに、第1の配線層に流れる電流の方向と導電層に流れる電流の方向とが逆になるように第1、第2、第3および第4の接続部が配置される。それにより、第1の配線層の寄生インダクタンスにより発生する起電力の向きと導電層の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第1の配線層および導電層により負の相互インダクタンスが形成され、第1の配線層の寄生インダクタンスと導電層の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングを低減することができる。
プラズマディスプレイ装置は、プラズマディスプレイパネルを保持する導電性基板をさらに備え、各第2の配線層は、第1の配線層の第2の接続部に電気的に接続される第5の接続部と、プラズマディスプレイパネルに電気的に接続される第6の接続部とを有し、各第3の配線層は、導電層の第4の接続部に電気的に接続される第7の接続部と、導電性基板に電気的に接続される第8の接続部とを有し、第2の配線層に流れる電流の方向と第3の配線層に流れる電流の方向とが逆になるように第5、第6、第7および第8の接続部が配置されてもよい。
この場合、各第2の配線層と第1の配線層の第2の接続部とが第2の配線層の第5の接続部により電気的に接続され、各第2の配線層とプラズマディスプレイパネルとが第2の配線層の第6の接続部により電気的に接続される。
また、各第3の配線層と導電層の第4の接続部とが第3の配線層の第7の接続部により電気的に接続され、各第3の配線層と導電性基板とが第3の配線層の第8の接続部により電気的に接続される。
さらに、第2の配線層に流れる電流の方向と第3の配線層に流れる電流の方向とが逆になるように第5、第6、第7および第8の接続部が配置される。それにより、第2の配線層の寄生インダクタンスにより発生する起電力の向きと第3の配線層の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第2の配線層および第3の配線層により負の相互インダクタンスが形成され、第2の配線層の寄生インダクタンスと第3の配線層の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングをより低減することができる。
プラズマディスプレイ装置は、各第2の接続部と各第5の接続部とを接続する第1の導電性支持具と、各第4の接続部と各第7の接続部とを接続する第2の導電性支持具とをさらに備え、第1の導電性支持具および第2の導電性支持具は互いに略平行に配置されてもよい。
この場合、各第2の接続部と各第5の接続部とを接続する第1の導電性支持具に流れる電流の方向と各第4の接続部と各第7の接続部とを接続する第2の導電性支持具に流れる電流の方向とが逆になる。それにより、第1の導電性支持具の寄生インダクタンスにより発生する起電力の向きと第2の導電性支持具の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第1の導電性支持具および第2の導電性支持具により負の相互インダクタンスが形成され、第1の導電性支持具の寄生インダクタンスと第2の導電性支持具の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングをさらに低減することができる。
各第2の回路基板は、第4の配線層と、第4の配線層から絶縁されかつ第4の配線層に対向するように配置された第5の配線層とをさらに備え、各第2の回路基板の第4の配線層は、第1の配線層の第1の接続部に電気的に接続される第9の接続部と、スイッチング素子の出力側端子に電気的に接続される第10の接続部とを有し、各第2の回路基板の第5の配線層は、導電層の第3の接続部に電気的に接続される第11の接続部と、スイッチング素子の接地側端子に電気的に接続される第12の接続部とを有し、第4の配線層に流れる電流の方向と第5の配線層に流れる電流の方向とが逆になるように第9、第10、第11および第12の接続部が配置されてもよい。
この場合、各第2の回路基板の第4の配線層と各第1の回路基板の第1の配線層の第1の接続部とが第4の配線層の第9の接続部により電気的に接続され、第4の配線層とスイッチング素子の出力側端子とが第4の配線層の第10の接続部により電気的に接続される。
また、各第2の回路基板の第5の配線層と各第1の回路基板の導電層の第3の接続部とが第5の配線層の第11の接続部により電気的に接続され、第5の配線層とスイッチング素子の接地側端子とが第5の配線層の第12の接続部により電気的に接続される。
さらに、第4の配線層に流れる電流の方向と第5の配線層に流れる電流の方向とが逆になるように第9、第10、第11および第12の接続部が配置される。それにより、第4の配線層の寄生インダクタンスにより発生する起電力の向きと第5の配線層の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第4の配線層および第5の配線層により負の相互インダクタンスが形成され、第4の配線層の寄生インダクタンスと第5の配線層の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングをより低減することができる。
プラズマディスプレイ装置は、各第1の接続部と各第9の接続部とを接続する第3の導電性支持具と、各第3の接続部と各第11の接続部とを接続する第4の導電性支持具とをさらに備え、第3の導電性支持具および第4の導電性支持具は互いに略平行に配置されてもよい。
この場合、各第1の接続部と各第9の接続部とを接続する第3の導電性支持具に流れる電流の方向と各第3の接続部と各第11の接続部とを接続する第4の導電性支持具に流れる電流の方向とが逆になる。それにより、第3の導電性支持具の寄生インダクタンスにより発生する起電力の向きと第4の導電性支持具の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第3の導電性支持具および第4の導電性支持具により負の相互インダクタンスが形成され、第3の導電性支持具の寄生インダクタンスと第4の導電性支持具の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングをさらに低減することができる。
プラズマディスプレイパネルは、一方の第2の回路基板の第6の接続部に電気的に接続される第13の接続部と、他方の第2の回路基板の第6の接続部に電気的に接続される第14の接続部とを有し、導電性基板は、一方の第2の回路基板の第8の接続部に電気的に接続される第15の接続部と、他方の第2の回路基板の第8の接続部に電気的に接続される第16の接続部とを有し、プラズマディスプレイ装置は、一方の第2の回路基板の第6の接続部とプラズマディスプレイパネルの第13の接続部とを接続する第1のフレキシブル接続基板と、他方の第2の回路基板の第6の接続部とプラズマディスプレイパネルの第14の接続部とを接続する第2のフレキシブル接続基板と、一方の第2の回路基板の第8の接続部とプラズマディスプレイパネルの第15の接続部とを接続する第5の導電性支持具と、他方の第2の回路基板の第8の接続部とプラズマディスプレイパネルの第16の接続部とを接続する第6の導電性支持具とをさらに備え、第1のフレキシブル接続基板および第5の導電性支持具は互いに近接して配置され、第2のフレキシブル接続基板および第6の導電性支持具は互いに近接して配置されてもよい。
この場合、一方の第2の回路基板の第6の接続部とプラズマディスプレイパネルの第13の接続部とが第1のフレキシブル接続基板により接続され、他方の第2の回路基板の第6の接続部とプラズマディスプレイパネルの第14の接続部とが第2のフレキシブル接続基板により接続される。
また、一方の第2の回路基板の第8の接続部とプラズマディスプレイパネルの第15の接続部とが第5の導電性支持具により接続され、他方の第2の回路基板の第8の接続部とプラズマディスプレイパネルの第16の接続部とが第6の導電性支持具により接続される。
さらに、第1のフレキシブル接続基板および第5の導電性支持具は互いに近接して配置され、第2のフレキシブル接続基板および第6の導電性支持具は互いに近接して配置されている。
上記のような構成において、第1のフレキシブル接続基板に流れる電流の方向と第5の導電性支持具に流れる電流の方向とが逆になる。それにより、第1のフレキシブル接続基板の寄生インダクタンスにより発生する起電力の向きと第5の導電性支持具の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第1のフレキシブル接続基板および第5の導電性支持具により負の相互インダクタンスが形成され、第1のフレキシブル接続基板の寄生インダクタンスと第5の導電性支持具の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングをさらに低減することができる。
また、第2のフレキシブル接続基板に流れる電流の方向と第6の導電性支持具に流れる電流の方向とが逆になる。それにより、第2のフレキシブル接続基板の寄生インダクタンスにより発生する起電力の向きと第6の導電性支持具の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第2のフレキシブル接続基板および第6の導電性支持具により負の相互インダクタンスが形成され、第2のフレキシブル接続基板の寄生インダクタンスと第6の導電性支持具の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングをさらに低減することができる。
本発明によれば、第1の配線層に流れる電流の方向と導電層に流れる電流の方向とが逆になるように第1、第2、第3および第4の接続部が配置されることにより、第1の配線層の寄生インダクタンスにより発生する起電力の向きと導電層の寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、第1の配線層および導電層により負の相互インダクタンスが形成され、第1の配線層の寄生インダクタンスと導電層の寄生インダクタンスとが等価的に低減される。その結果、プラズマディスプレイパネルにおける電極の電圧波形のリンギングを低減することができる。
以下、本実施の形態に係るプラズマディスプレイ装置について図面を参照しながら説明する。
図1は、本発明の実施の形態に係るプラズマディスプレイ装置の構成を示すブロック図である。
図1に示すように、プラズマディスプレイ装置は、A/Dコンバータ(アナログ・デジタル変換器)200、走査数変換部300、サブフィールド変換部400、放電制御タイミング発生回路500、プラズマディスプレイパネル(PDP)600、データドライバ700、スキャンドライバ800およびサステインドライバ900を含む。
A/Dコンバータ200には映像信号VSが入力される。また、放電制御タイミング発生回路500、A/Dコンバータ200、走査数変換部300およびサブフィールド変換部400には水平同期信号Hおよび垂直同期信号Vが与えられる。
A/Dコンバータ200は、映像信号VSをデジタルの画像データVDに変換し、その画像データVDを走査数変換部300に与える。
走査数変換部300は、画像データVDをPDP600の画素数に応じたライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部400に与える。各ラインごとの画像データは、各ラインの複数の画素にそれぞれ対応する複数の画素データからなる。
サブフィールド変換部400は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応するシリアルデータSDに変換し、シリアルデータSDをデータドライバ700に与える。
放電制御タイミング発生回路500は、水平同期信号Hおよび垂直同期信号Vを基準として放電制御タイミング信号SC,SUを発生する。放電制御タイミング発生回路500は、放電制御タイミング信号SCをスキャンドライバ800に与え、放電制御タイミング信号SUをサステインドライバ900に与える。
PDP600は、複数のデータ電極11c、複数のスキャン電極(走査電極)11aおよび複数のサステイン電極(維持電極)11bを含む。複数のデータ電極11cは、画面の垂直方向に配列され、複数の走査電極11aおよび複数の維持電極11bは画面の水平方向に配列されている。複数の維持電極11bは共通に接続されている。
データ電極11c、走査電極11aおよび維持電極11bの各交点に放電セルが形成され、各放電セルが画面上の画素を構成する。
データドライバ700は、サブフィールド変換部400から与えられるシリアルデータSDをパラレルデータに変換し、そのパラレルデータに基づいて書き込みパルスを複数のデータ電極11cに選択的に与える。
スキャンドライバ800は、放電制御タイミング発生回路500から与えられる放電制御タイミング信号SCに基づいて各走査電極11aを駆動する。サステインドライバ900は、放電制御タイミング発生回路500から与えられる放電制御タイミング信号SUに基づいて維持電極11bを駆動する。
図1に示すプラズマディスプレイ装置では、階調表示駆動方式として、ADS(Address Display-Period Separation:アドレス・表示期間分離)方式を用いることができる。
図2は、図1に示すプラズマディスプレイ装置に適用されるADS方式を説明するための図である。なお、図2では、駆動パルスの立ち下がり時に放電を行う負極性のパルスの例を示しているが、立ち上がり時に放電を行う正極性のパルスの場合でも基本的な動作は以下と同様である。
ADS方式では、1フィールドを複数のサブフィールドに時間的に分割する。例えば、1フィールドを5つのサブフィールドSF1〜SF5に分割する。また、各サブフィールドSF1〜SF5は、初期化期間R1〜R5、書き込み期間AD1〜AD5、維持期間SUS1〜SUS5および消去期間RS1〜RS5に分離される。初期化期間R1〜R5においては、各サブフィールドの初期化処理が行われ、書き込み期間AD1〜AD5においては、点灯される放電セルを選択するためのアドレス放電が行われ、維持期間SUS1〜SUS5においては、表示のための維持放電が行われる。
初期化期間R1〜R5においては、維持電極11bに単一の初期化パルスが加えられ、走査電極11aにもそれぞれ単一の初期化パルスが加えられる。これにより予備放電が行われる。
書き込み期間AD1〜AD5においては、走査電極11aが順次走査され、データ電極11cから書き込みパルスを受けた放電セルだけに所定の書き込み処理が行われる。これによりアドレス放電が行われる。
維持期間SUS1〜SUS5においては、各サブフィールドSF1〜SF5に重み付けされた値に応じたサステインパルスが維持電極11bおよび走査電極11aへ出力される。例えば、サブフィールドSF1では、維持電極11bにサステインパルスが1回印加され、走査電極11aにサステインパルスが1回印加され、書き込み期間P2において選択された放電セル14が2回維持放電を行う。また、サブフィールドSF2では、維持電極11bにサステインパルスが2回印加され、走査電極11aにサステインパルスが2回印加され、書き込み期間P2において選択された放電セル14が4回維持放電を行う。
上記のように、各サブフィールドSF1〜SF5では、維持電極11bおよび走査電極11aに1回、2回、4回、8回、16回ずつサステインパルスが印加され、パルス数に応じた明るさ(輝度)で放電セルが発光する。すなわち、維持期間SUS1〜SUS5は、書き込み期間AD1〜AD5で選択された放電セルが明るさの重み付け量に応じた回数で放電する期間である。
図3は、本実施の形態に係るプラズマディスプレイ装置を示す外観斜視図である。
図3に示すように、PDP600にアルミニウム等からなる導電性基板31が図示しない熱伝導性部材を介して接着される。なお、PDP600は、図1の複数の走査電極11aおよび複数の維持電極11bを含む。
導電性基板31上にビス等からなる複数の導電性支持具34,34aによりサステイン回路基板32,33がそれぞれ取り付けられている。
サステイン回路基板32,33は、それぞれ配線基板としての複数のフレキシブル接続基板35,35aを介してPDP600の走査電極11aおよび維持電極11bにそれぞれ接続されている。なお、フレキシブル接続基板35,35aは、それぞれ導電性支持具34,34aに近接して配置されている。
サステイン回路基板32,33には、パルス電流の供給源である平滑コンデンサ40,41がそれぞれ実装されている。また、サステイン回路基板32,33上において、ビス等からなる複数の導電性支持具72によりモジュール基板70,71がそれぞれ取り付けられている。
このモジュール基板70上にはPDP600を駆動するためのMOSFET(金属酸化物半導体電界効果トランジスタ)等からなるスイッチング素子36,37が設けられ、モジュール基板71上にもMOSFET等からなるスイッチング素子38,39が設けられている。
また、導電性基板31上には電源回路50が設けられている。電源回路50は、配線部材51を介してサステイン回路基板32上に設けられた平滑コンデンサ40に接続されているとともに、配線部材52を介してサステイン回路基板33上に設けられた平滑コンデンサ41に接続されている。
本実施の形態においては、スイッチング素子36,37およびスイッチング素子38,39が、それぞれモジュール基板70のアルミ基板からなる導電層45およびモジュール基板71のアルミ基板からなる導電層49上に設けられていることにより、スイッチング素子36,37,38,39の放熱が向上される。
なお、以下の図4〜図8においては、図3の複数の導電性支持具72の各々を特定するために各導電性支持具72に符号72a,72b,72c,72d,72e,72f,72g,72h,72i,72j,72k,72lを付している。
図4(a),(b),(c),(d)は、サステイン回路基板32,33およびモジュール基板70,71上を流れる維持電極11bの駆動電流の経路を示す説明図であり、図5は、図4(a)に示す駆動電流の経路の詳細を示す説明図である。
なお、図4(a),(b),(c),(d)は、サステイン回路基板33上に設けられた平滑コンデンサ41のプラス側電極から流出した駆動電流が平滑コンデンサ41のマイナス側電極へ流入するまでの駆動電流の経路を順に示し、図4中の矢印は駆動電流の流れる方向を示している。
また、図4(a)〜(d)は、サステイン回路基板33の部品実装面から見た説明図であり、部品実装面から視認される配線パターンを実線の斜線により示し、部品実装面から視認されない配線パターンを点線の斜線により示している。
最初に、図5を用いてサステイン回路基板33上に設けられた配線パターンおよびモジュール基板71の構造およびこれらの接続について説明する。
図5に示すように、モジュール基板71は、配線パターン48、絶縁層48aおよび導電層49を含む。導電層49は、例えばアルミニウムからなる基板(以下、アルミ基板と略記する)である。
配線パターン48は、導電層49上に設けられている。配線パターン48と導電層49とは絶縁層48aにより絶縁されている。なお、サステイン回路基板33の部品実装面から見て、導電層49、絶縁層48aおよび配線パターン48がこの順に形成されている。また、モジュール基板70の構成はモジュール基板71の構成と同様である。
サステイン回路基板33上に配線パターン82、絶縁層81aおよび配線パターン81がこの順に形成されている。
また、サステイン回路基板33上に配線パターン47、絶縁層46aおよび配線パターン46がこの順に形成されている。
平滑コンデンサ41のプラス側電極は、導電性支持具73aを介してサステイン回路基板33上に設けられた配線パターン81に接続されている。この場合、導電性支持具73aは、配線パターン81が有する接続部C10に接続される。
配線パターン81は、導電性支持具72aを介してモジュール基板71の配線パターン48に接続されている。この場合、配線パターン81が有する接続部C9と配線パターン48が有する接続部C1とが導電性支持具72aにより接続される。
モジュール基板71の配線パターン48は、導電性支持具72dを介してサステイン回路基板33上に設けられた配線パターン46に接続されている。この場合、配線パターン48が有する接続部C2と配線パターン46が有する接続部C5とが導電性支持具72dにより接続される。配線パターン46は、配線パターン46が有する接続部C6を介して複数のフレキシブル接続基板35aに接続されている。
上記の構成により、平滑コンデンサ41のプラス側電極から流出した駆動電流は、導電性支持具73a、配線パターン81、導電性支持具72a、配線パターン48、図3のスイッチング素子38、導電性支持具72dおよび配線パターン46を順に流れる。
配線パターン47は、導電性支持具72cを介して導電層49に接続されている。この場合、配線パターン47が有する接続部C7と導電層49が有する接続部C4とが導電性支持具72cにより接続される。ここで、配線パターン46および配線パターン48にそれぞれ設けられたスルーホールH5,H4内に導電性支持具72cが介挿されていることにより、導電性支持具72cが配線パターン46および配線パターン48から絶縁されている。なお、配線パターン47は、配線パターン47が有する接続部C8を介して複数の導電性支持具34aに接続されている。
導電層49は、配線パターン82に導電性支持具72bを介して接続されている。この場合、導電層49が有する接続部C3と配線パターン82が有する接続部C11とが導電性支持具72bにより接続される。ここで、配線パターン48および配線パターン81にそれぞれ設けられたスルーホールH3,H2内に導電性支持具72bが介挿されていることにより、導電性支持具72bが配線パターン48および配線パターン81から絶縁されている。
配線パターン82は、導電性支持具73bを介して平滑コンデンサ41のマイナス側電極に接続されている。この場合、導電性支持具73bは、配線パターン82が有する接続部C12に接続される。なお、配線パターン81に設けられたスルーホールH1内に導電性支持具73bが介挿されていることにより、導電性支持具73bが配線パターン81から絶縁されている。
上記の構成により、平滑コンデンサ41のプラス側電極から流出した駆動電流は、配線パターン47、導電性支持具72c、導電層49、導電性支持具72b、配線パターン82および導電性支持具73bを順に流れ、平滑コンデンサ41のマイナス側電極に流入する。
なお、本実施の形態では、導電性支持具73aと導電性支持具73bとが互いに近接して平行に設けられ、導電性支持具72aと導電性支持具72bとが互いに近接して平行に設けられ、導電性支持具72cと導電性支持具72dとが互いに近接して平行に設けられている。
図4(a)に示すように、平滑コンデンサ41のプラス側電極から流出した駆動電流は、図5の導電性支持具73a、配線パターン81、導電性支持具72a、配線パターン48、スイッチング素子38、導電性支持具72dおよび配線パターン46を順に流れ、その後、複数のフレキシブル接続基板35aに流入する。
複数のフレキシブル接続基板35aから流出した駆動電流は図3のPDP600内を流れた後、図4(b)のサステイン回路基板32に接続された複数のフレキシブル接続基板35に流入する。
ここで、図4(b)に示すように、サステイン回路基板32上に配線パターン42が設けられている。配線パターン42は、複数のフレキシブル接続基板35に接続されるとともに、導電性支持具72eを介してモジュール基板70上に設けられた配線パターン91に接続されている。配線パターン91は、スイッチング素子37に接続されている。
続いて、複数のフレキシブル接続基板35から流出した駆動電流は、配線パターン42、導電性支持具72eおよび配線パターン91を順に流れ、その後、スイッチング素子37に流入する。
ここで、図4(c)に示すように、サステイン回路基板32上において、図示しない絶縁層を介して上記配線パターン42に対向するように配線パターン43が設けられている。なお、部品実装面から見て、配線パターン42、絶縁層および配線パターン43の順に形成されている。
配線パターン43は、複数の導電性支持具34に接続されるとともに、導電性支持具72fを介してモジュール基板70上に設けられた配線パターン92に接続されている。配線パターン92は、スイッチング素子37に接続されている。なお、導電性支持具72fは上記導電性支持具72eに近接して平行に設けられている。
続いて、スイッチング素子37から流出した駆動電流は、配線パターン92、導電性支持具72f、配線パターン43および複数の導電性支持具34を順に流れ、その後、図3の導電性基板31に流入する。
次に、図4(d)に示すように、図3の導電性基板31から流出した駆動電流は、複数の導電性支持具34a、配線パターン47、導電性支持具72c、導電層49、導電性支持具72b、配線パターン82および図5の導電性支持具73bを順に流れ、その後、平滑コンデンサ41のマイナス側電極に流入する。
次に、図4(a)〜(d)で示した本実施の形態に係るプラズマディスプレイ装置における駆動電流の全経路を下記の図6を参照しながら説明する。
図6は、本実施の形態に係るプラズマディスプレイ装置の電気的等価回路を示す説明図である。なお、維持電極11bにサステインパルスを印加する期間をtとする。図6の太線の矢印は、維持電極11bの駆動電流の経路を示す。
図6において、フレキシブル接続基板35aは、PDP600の接続部C13に接続され、フレキシブル接続基板35は、PDP600の接続部C14に接続される。
また、導電性支持具34aは、導電性基板31の接続部C15に接続され、導電性支持具34は、導電性基板31の接続部C16に接続される。
図6に示すように、維持電極11bの駆動電流の経路においては、以下の寄生インダクタンスが存在する。
すなわち、配線パターン48の寄生インダクタンスL48、配線パターン46の寄生インダクタンスL46、フレキシブル接続基板35aの寄生インダクタンスL35a、PDP600寄生インダクタンスL600、フレキシブル接続基板35の寄生インダクタンスL35、配線パターン42の寄生インダクタンスL42、配線パターン43の寄生インダクタンスL43、導電性支持具34の寄生インダクタンスL34、導電性基板31の寄生インダクタンスL31、導電性支持具34aの寄生インダクタンスL34a、配線パターン47の寄生インダクタンスL47および導電層49の寄生インダクタンスL49が存在する。また、放電セルの容量性成分Cが存在する。
上記のように、本実施の形態に係るプラズマディスプレイ装置における駆動電流の経路には多くの寄生インダクタンスが存在しているが、配線パターン48の寄生インダクタンスL48と導電層49の寄生インダクタンスL49とに互いに逆方向の駆動電流が流れる。それにより、配線パターン48の寄生インダクタンスL48により発生する起電力の向きと導電層49の寄生インダクタンスL49により発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、配線パターン48および導電層49により負の相互インダクタンスが形成され、寄生インダクタンスL48と寄生インダクタンスL49とが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングを低減することができる。
また、配線パターン46の寄生インダクタンスL46と配線パターン47の寄生インダクタンスL47とに互いに逆方向の駆動電流が流れる。それにより、配線パターン46の寄生インダクタンスL46により発生する起電力の向きと配線パターンL47の寄生インダクタンスL47により発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、配線パターン46および配線パターン47により負の相互インダクタンスが形成され、寄生インダクタンスL46と寄生インダクタンスL47とが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをより低減することができる。
また、フレキシブル接続基板35aの寄生インダクタンスL35aと導電性支持具34aの寄生インダクタンスL34aとに互いに逆方向の駆動電流が流れる。それにより、フレキシブル接続基板35aの寄生インダクタンスL35aにより発生する起電力の向きと導電性支持具34aの寄生インダクタンスL34aにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、フレキシブル接続基板35aおよび導電性支持具34aにより負の相互インダクタンスが形成され、寄生インダクタンスL35aと寄生インダクタンスL34aとが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをより低減することができる。
また、PDP600の寄生インダクタンスL600と導電性基板31の寄生インダクタンスL31とに互いに逆方向の駆動電流が流れる。それにより、PDP600の寄生インダクタンスL600により発生する起電力の向きと導電性基板31の寄生インダクタンスL31により発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、PDP600および導電性基板31により負の相互インダクタンスが形成され、寄生インダクタンスL600と寄生インダクタンスL31とが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをより低減することができる。
また、フレキシブル接続基板35の寄生インダクタンスL35と導電性支持具34の寄生インダクタンスL34とに互いに逆方向の駆動電流が流れる。それにより、フレキシブル接続基板35の寄生インダクタンスL35により発生する起電力の向きと導電性支持具34の寄生インダクタンスL34により発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、フレキシブル接続基板35および導電性支持具34により負の相互インダクタンスが形成され、寄生インダクタンスL35と寄生インダクタンスL34とが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをより低減することができる。
さらに、配線パターン42の寄生インダクタンスL42と配線パターン43の寄生インダクタンスL43とに互いに逆方向の駆動電流が流れる。それにより、配線パターン42の寄生インダクタンスL42により発生する起電力の向きと配線パターン43の寄生インダクタンスL43により発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、配線パターン42および配線パターン43により負の相互インダクタンスが形成され、寄生インダクタンスL42と寄生インダクタンスL43とが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをさらに低減することができる。
なお、本実施の形態では、導電性支持具72aおよび導電性支持具72bが互いに近接した位置に平行に設けられており、導電性支持具72aの寄生インダクタンスに流れる駆動電流と導電性支持具72bの寄生インダクタンスに流れる駆動電流とが互いに逆の方向に流れる。それにより、導電性支持具72aの寄生インダクタンスにより発生する起電力の向きと導電性支持具72bの寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、導電性支持具72aおよび導電性支持具72bにより負の相互インダクタンスが形成され、導電性支持具72aの寄生インダクタンスと導電性支持具72bの寄生インダクタンスとが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをさらに低減することができる。
また、導電性支持具72cおよび導電性支持具72dが互いに近接した位置に平行に設けられており、導電性支持具72cの寄生インダクタンスに流れる駆動電流と導電性支持具72dの寄生インダクタンスに流れる駆動電流とが互いに逆の方向に流れる。それにより、導電性支持具72cの寄生インダクタンスにより発生する起電力の向きと導電性支持具72dの寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、導電性支持具72cおよび導電性支持具72dにより負の相互インダクタンスが形成され、導電性支持具72cの寄生インダクタンスと導電性支持具72dの寄生インダクタンスとが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをさらに低減することができる。
さらに、導電性支持具72eおよび導電性支持具72fが互いに近接した位置に平行に設けられており、導電性支持具72eの寄生インダクタンスに流れる駆動電流と導電性支持具72fの寄生インダクタンスに流れる駆動電流とが互いに逆の方向に流れる。それにより、導電性支持具72eの寄生インダクタンスにより発生する起電力の向きと導電性支持具72fの寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、導電性支持具72eおよび導電性支持具72fにより負の相互インダクタンスが形成され、導電性支持具72eの寄生インダクタンスと導電性支持具72fの寄生インダクタンスとが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをさらに低減することができる。
図7(a),(b),(c),(d)は、サステイン回路基板32,33およびモジュール基板70,71上を流れる走査電極11aの駆動電流の経路を示す説明図である。
なお、図7(a),(b),(c),(d)は、サステイン回路基板32上に設けられた平滑コンデンサ40のプラス側電極から流出した駆動電流が平滑コンデンサ40のマイナス側電極へ流入するまでの駆動電流の経路を順に示し、図7中の矢印は駆動電流の流れる方向を示している。
また、図7(a)〜(d)は、部品実装面から見た説明図であり、部品実装面から視認される配線パターンを実線の斜線により示し、部品実装面から視認されない配線パターンを点線の斜線により示している。
ここで、図7(a)に示すように、平滑コンデンサ40のプラス側電極は図示しない導電性支持具を介してサステイン回路基板32上に設けられた配線パターン83に接続されている。
配線パターン83は、導電性支持具72gを介してモジュール基板70の配線パターン44に接続されている。配線パターン44は、導電性支持具72iを介してサステイン回路基板32上に設けられた配線パターン42に接続されている。なお、配線パターン44は、図示しない絶縁層を介してアルミ基板からなる図7(d)の導電層45に対向するように形成されている。
サステイン回路基板32上に配線パターン84、図示しない絶縁層および配線パターン83がこの順に形成されている。
平滑コンデンサ40のプラス側電極から流出した駆動電流は、図示しない導電性支持具、配線パターン83、導電性支持具72g、配線パターン44、スイッチング素子36、導電性支持具72iおよび配線パターン42を順に流れ、その後、複数のフレキシブル接続基板35に流入する。
複数のフレキシブル接続基板35から流出した駆動電流は図3のPDP600内を流れ、その後、図7(b)の複数のフレキシブル接続基板35aに流入する。
ここで、図7(b)に示すように、モジュール基板71上に配線パターン93が設けられている。配線パターン93は、スイッチング素子39に接続されるとともに、導電性支持具72kを介してサステイン回路基板33上に設けられた配線パターン46に接続されている。
続いて、複数のフレキシブル接続基板35aから流出した駆動電流は、配線パターン46、導電性支持具72kおよび配線パターン93を順に流れ、その後、スイッチング素子39に流入する。
ここで、図7(c)に示すように、モジュール基板71上に配線パターン94が設けられている。配線パターン94は、スイッチング素子39に接続されるとともに、導電性支持具72lを介して配線パターン47に接続されている。
続いて、スイッチング素子39から流出した駆動電流は、配線パターン94、上記導電性支持具72kに近接して平行に設けられた導電性支持具72l、配線パターン47および複数の導電性支持具34aを順に流れ、その後、図3の導電性基板31に流入する。
ここで、図7(d)に示すように、モジュール基板70の導電層45は、上記導電性支持具72iに近接して設けられた導電性支持具72jを介して配線パターン43に接続されている。
また、モジュール基板70の導電層45は、上記導電性支持具72gに近接して設けられた導電性支持具72hを介してサステイン回路基板32上に設けられた配線パターン84に接続されている。
配線パターン84は、図示しない導電性支持具を介して平滑コンデンサ40のマイナス側電極に接続されている。
続いて、導電性基板31から流出した駆動電流は、複数の導電性支持具34、配線パターン43、導電性支持具72j、導電層45、導電性支持具72h、配線パターン84および図示しない導電性支持具を順に流れ、その後、平滑コンデンサ40のマイナス側電極に流入する。
次に、図7(a)〜(d)で示した本実施の形態に係るプラズマディスプレイ装置における駆動電流の全経路を下記の図8を参照しながら説明する。
図8は、本実施の形態に係るプラズマディスプレイ装置の電気的等価回路を示す説明図である。なお、走査電極11aにサステインパルスを印加する期間をsとする。図8の太線の矢印は、走査電極11aの駆動電流の経路を示す。
図8に示すように、走査電極11aの駆動電流の経路においては、以下の寄生インダクタンスが存在する。
すなわち、配線パターン44の寄生インダクタンスL44、配線パターン42の寄生インダクタンスL42、フレキシブル接続基板35の寄生インダクタンスL35、PDP600寄生インダクタンスL600、フレキシブル接続基板35aの寄生インダクタンスL35a、配線パターン46の寄生インダクタンスL46、配線パターン47の寄生インダクタンスL47、導電性支持具34aの寄生インダクタンスL34a、導電性基板31の寄生インダクタンスL31、導電性支持具34の寄生インダクタンスL34、配線パターン43の寄生インダクタンスL43および導電層45の寄生インダクタンスL45が存在する。また、放電セルの容量性成分Cが存在する。
上記のように、本実施の形態に係るプラズマディスプレイ装置における駆動電流の経路には多くの寄生インダクタンスが存在しているが、配線パターン44の寄生インダクタンスL44と導電層45の寄生インダクタンスL45とに互いに逆方向の駆動電流が流れる。それにより、配線パターン44の寄生インダクタンスL44により発生する起電力の向きと導電層45の寄生インダクタンスL45により発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、配線パターン44および導電層45により負の相互インダクタンスが形成され、寄生インダクタンスL44と寄生インダクタンスL45とが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングを低減することができる。
また、配線パターン42の寄生インダクタンスL42と配線パターン43の寄生インダクタンスL43とに互いに逆方向の駆動電流が流れる。それにより、配線パターン42の寄生インダクタンスL42により発生する起電力の向きと配線パターン43の寄生インダクタンスL43により発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、配線パターン42および配線パターン43により負の相互インダクタンスが形成され、寄生インダクタンスL42と寄生インダクタンスL43とが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをより低減することができる。
また、フレキシブル接続基板35の寄生インダクタンスL35と導電性支持具34の寄生インダクタンスL34とに互いに逆方向の駆動電流が流れる。それにより、フレキシブル接続基板35の寄生インダクタンスL35により発生する起電力の向きと導電性支持具34の寄生インダクタンスL34により発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、フレキシブル接続基板35および導電性支持具34により負の相互インダクタンスが形成され、寄生インダクタンスL35と寄生インダクタンスL34とが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをより低減することができる。
また、PDP600の寄生インダクタンスL600と導電性基板31の寄生インダクタンスL31とに互いに逆方向の駆動電流が流れる。それにより、PDP600の寄生インダクタンスL600により発生する起電力の向きと導電性基板31の寄生インダクタンスL31により発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、PDP600および導電性基板31により負の相互インダクタンスが形成され、寄生インダクタンスL600と寄生インダクタンスL31とが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをより低減することができる。
また、フレキシブル接続基板35aの寄生インダクタンスL35aと導電性支持具34aの寄生インダクタンスL34aとに互いに逆方向の駆動電流が流れる。それにより、フレキシブル接続基板35aの寄生インダクタンスL35aにより発生する起電力の向きと導電性支持具34aの寄生インダクタンスL34aにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、フレキシブル接続基板35aおよび導電性支持具34aにより負の相互インダクタンスが形成され、寄生インダクタンスL35aと寄生インダクタンスL34aとが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをより低減することができる。
さらに、配線パターン46の寄生インダクタンスL46と配線パターン47の寄生インダクタンスL47とに互いに逆方向の駆動電流が流れる。それにより、配線パターン46の寄生インダクタンスL46により発生する起電力の向きと配線パターン47の寄生インダクタンスL47により発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、配線パターン46および配線パターン47により負の相互インダクタンスが形成され、寄生インダクタンスL46と寄生インダクタンスL47とが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをさらに低減することができる。
なお、本実施の形態では、導電性支持具72gおよび導電性支持具72hが互いに近接した位置に設けられており、導電性支持具72gの寄生インダクタンスに流れる駆動電流と導電性支持具72hの寄生インダクタンスに流れる駆動電流とが互いに逆の方向に流れる。それにより、導電性支持具72gの寄生インダクタンスにより発生する起電力の向きと導電性支持具72hの寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、導電性支持具72gおよび導電性支持具72hにより負の相互インダクタンスが形成され、導電性支持具72gの寄生インダクタンスと導電性支持具72hの寄生インダクタンスとが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをさらに低減することができる。
また、導電性支持具72iおよび導電性支持具72jが互いに近接した位置に設けられており、導電性支持具72iの寄生インダクタンスに流れる駆動電流と導電性支持具72jの寄生インダクタンスに流れる駆動電流とが互いに逆の方向に流れる。それにより、導電性支持具72iの寄生インダクタンスにより発生する起電力の向きと導電性支持具72jの寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、導電性支持具72iおよび導電性支持具72jにより負の相互インダクタンスが形成され、導電性支持具72iの寄生インダクタンスと導電性支持具72jの寄生インダクタンスとが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをさらに低減することができる。
さらに、導電性支持具72kおよび導電性支持具72lが互いに近接した位置に設けられており、導電性支持具72kの寄生インダクタンスに流れる駆動電流と導電性支持具72lの寄生インダクタンスに流れる駆動電流とが互いに逆の方向に流れる。それにより、導電性支持具72kの寄生インダクタンスにより発生する起電力の向きと導電性支持具72lの寄生インダクタンスにより発生する起電力の向きとが逆になり、それらの起電力が互いに打ち消し合う。すなわち、導電性支持具72kおよび導電性支持具72lにより負の相互インダクタンスが形成され、導電性支持具72kの寄生インダクタンスと導電性支持具72lの寄生インダクタンスとが等価的に低減される。その結果、PDP600における走査電極11aおよび維持電極11bの電圧波形のリンギングをさらに低減することができる。
以上のように、本実施の形態に係るプラズマディスプレイ装置においては、近接する寄生インダクタンスにそれぞれ逆方向の駆動電流が流れる。それにより、負の相互インダクタンスが形成され、近接する寄生インダクタンスが等価的に低減される。これにより、変化率の大きい駆動電流が流れても、走査電極11aおよび維持電極11bに印加される電圧波形のリンギングを抑制することができる。したがって、PDP600の各放電セルの輝度がばらつくことを抑制することができる。このことを以下に示す一例により説明する。
図9は、本実施の形態に係るプラズマディスプレイ装置における走査電極11aの電圧波形、維持電極11bの電圧波形およびPDP600の駆動電流波形を示す説明図である。
図9に示すように、走査電極11aにサステインパルスを印加する期間sおよび維持電極11bにサステインパルスを印加する期間tにおいて、駆動電流が変化率109 A/sで変化した場合に、例えば42インチサイズのPDP600の場合、図11の従来のプラズマディスプレイ装置では、図12に示したように約50Vのリンギングが生じる。本実施の形態に係るプラズマディスプレイ装置では、リンギングは約20Vにまで低減される。
本実施の形態においては、PDP600がプラズマディスプレイパネルに相当し、モジュール基板70,71が第1の回路基板に相当し、サステイン回路基板32,33が第2の回路基板に相当し、配線パターン44,48が第1の配線層に相当し、導電層45,49が導電層に相当し、配線パターン42,46が第2の配線層に相当し、配線パターン43,47が第3の配線層に相当し、配線パターン81,83が第4の配線層に相当し、配線パターン82,84が第5の配線層に相当する。
また、フレキシブル接続基板35aが第1のフレキシブル接続基板に相当し、フレキシブル接続基板35が第2のフレキシブル接続基板に相当し、導電性支持具72dが第1の導電性支持具に相当し、導電性支持具72cが第2の導電性支持具に相当し、導電性支持具72aが第3の導電性支持具に相当し、導電性支持具72bが第4の導電性支持具に相当し、導電性支持具34aが第5の導電性支持具に相当し、導電性支持具34が第6の導電性支持具に相当する。
さらに、接続部C1〜C16がそれぞれ第1〜第16の接続部に相当する。
なお、サステイン回路基板32,33上に絶縁層を介して表裏対向するように形成される配線パターン42,43および配線パターン46,47の形状をそれぞれほぼ同様な形状としたが、これに限定されるものではなく、互いに異なった配線パターンの形状の一部分がそれぞれ対向するように設定してもよい。
本発明は、種々の映像を表示するため等に利用することができる。
本発明の実施の形態に係るプラズマディスプレイ装置の構成を示すブロック図 図1に示すプラズマディスプレイ装置に適用されるADS方式を説明するための図 本実施の形態に係るプラズマディスプレイ装置を示す外観斜視図 (a),(b),(c),(d)は、サステイン回路基板およびモジュール基板上を流れる維持電極の駆動電流の経路を示す説明図 図4(a)に示す駆動電流の経路の詳細を示す説明図 本実施の形態に係るプラズマディスプレイ装置の電気的等価回路を示す説明図 (a),(b),(c),(d)は、サステイン回路基板およびモジュール基板上を流れる走査電極の駆動電流の経路を示す説明図 本実施の形態に係るプラズマディスプレイ装置の電気的等価回路を示す説明図 本実施の形態に係るプラズマディスプレイ装置における走査電極の電圧波形、維持電極の電圧波形およびPDPの駆動電流波形を示す説明図 プラズマディスプレイ装置のプラズマディスプレイパネルの構造を示す模式図 プラズマディスプレイ装置の回路基板の構造を示す外観斜視図 走査電極の電圧波形、維持電極の電圧波形およびPDPの駆動電流波形を示す説明図 プラズマディスプレイ装置における駆動電流の経路を示す概略図
符号の説明
11a 走査電極
11b 維持電極
31 導電性基板
32,33 サステイン回路基板
34,34a,72,72a,72b,72c,72d,72e,72f,72g,72h,72i,72j,72k,72l,73a,73b 導電性支持具
35,35a フレキシブル接続基板
36,37,38,39 スイッチング素子
40,41 平滑コンデンサ
42,43,44,46,47,48,81,82,83,84,91,92,93,94 配線パターン
45,49 導電層
46a,48a,81a 絶縁層
50 電源回路
51,52 配線部材
70,71 モジュール基板
200 A/Dコンバータ
300 走査数変換部
400 サブフィールド変換部
500 放電制御タイミング発生回路
600 プラズマディスプレイパネル
700 データドライバ
800 スキャンドライバ
900 サステインドライバ
C1,C2,C3,C4,C5,C6,C7,C8,C9,C10,C11,C12,C13,C14,C15,C16 接続部
L31,L34,L34a,L35,L35a,L42,L43,L44,L45,L46,L47,L48,L49,L600 寄生インダクタンス

Claims (11)

  1. プラズマディスプレイパネルと、
    前記プラズマディスプレイパネルに駆動電流を供給するスイッチング素子を備える第1の回路基板と、
    前記プラズマディスプレイパネルと前記第1の回路基板とを電気的に接続する第2の回路基板とを備え、
    前記第1の回路基板は、第1の配線層と、前記第1の配線層から絶縁されかつ前記第1の配線層に対向するように配置された導電層とを含み、
    前記第2の回路基板は、第2の配線層と、前記第2の配線層から絶縁されかつ前記第2の配線層に対向するように配置された第3の配線層とを含み、
    前記第1の回路基板の前記第1の配線層は、前記スイッチング素子の出力側端子に電気的に接続される第1の接続部と、前記第2の回路基板の前記第2の配線層に電気的に接続される第2の接続部とを有し、
    前記第1の回路基板の前記導電層は、前記スイッチング素子の接地側端子に電気的に接続される第3の接続部と、前記第2の回路基板の前記第3の配線層に電気的に接続される第4の接続部とを有し、
    前記第1の配線層に流れる電流の方向と前記導電層に流れる電流の方向とが逆になるように前記第1、第2、第3および第4の接続部が配置されたことを特徴とするプラズマディスプレイ装置。
  2. 前記プラズマディスプレイパネルを保持する導電性基板をさらに備え、
    前記第2の配線層は、前記第1の配線層の前記第2の接続部に電気的に接続される第5の接続部と、前記プラズマディスプレイパネルに電気的に接続される第6の接続部とを有し、
    前記第3の配線層は、前記導電層の前記第4の接続部に電気的に接続される第7の接続部と、前記導電性基板に電気的に接続される第8の接続部とを有し、
    前記第2の配線層に流れる電流の方向と前記第3の配線層に流れる電流の方向とが逆になるように前記第5、第6、第7および第8の接続部が配置されたことを特徴とする請求項1記載のプラズマディスプレイ装置。
  3. 前記第2の接続部と前記第5の接続部とを接続する第1の導電性支持具と、前記第4の接続部と前記第7の接続部とを接続する第2の導電性支持具とをさらに備え、
    前記第1の導電性支持具および前記第2の導電性支持具は互いに略平行に配置されたことを特徴とする請求項2記載のプラズマディスプレイ装置。
  4. 前記第2の回路基板は、第4の配線層と、前記第4の配線層から絶縁されかつ前記第4の配線層に対向するように配置された第5の配線層とをさらに備え、
    前記第4の配線層は、前記第1の配線層の前記第1の接続部に電気的に接続される第9の接続部と、前記スイッチング素子の出力側端子に電気的に接続される第10の接続部とを有し、
    前記第5の配線層は、前記導電層の前記第3の接続部に電気的に接続される第11の接続部と、前記スイッチング素子の接地側端子に電気的に接続される第12の接続部とを有し、
    前記第4の配線層に流れる電流の方向と前記第5の配線層に流れる電流の方向とが逆になるように前記第9、第10、第11および第12の接続部が配置されたことを特徴とする請求項1〜3のいずれかに記載のプラズマディスプレイ装置。
  5. 前記第1の接続部と前記第9の接続部とを接続する第3の導電性支持具と、前記第3の接続部と前記第11の接続部とを接続する第4の導電性支持具とをさらに備え、
    前記第3の導電性支持具および前記第4の導電性支持具は互いに略平行に配置されたことを特徴とする請求項4記載のプラズマディスプレイ装置。
  6. 走査電極および維持電極を含むプラズマディスプレイパネルと、
    前記プラズマディスプレイパネルの走査電極および維持電極にそれぞれ駆動電流を供給するスイッチング素子を備える一対の第1の回路基板と、
    前記プラズマディスプレイパネルと前記一対の第1の回路基板の各々とを電気的に接続する一対の第2の回路基板とを備え、
    各第1の回路基板は、第1の配線層と、前記第1の配線層から絶縁されかつ前記第1の配線層に対向するように配置された導電層とを含み、
    各第2の回路基板は、第2の配線層と、前記第2の配線層から絶縁されかつ前記第2の配線層に対向するように配置された第3の配線層とを含み、
    各第1の回路基板の前記第1の配線層は、前記スイッチング素子の出力側端子に電気的に接続される第1の接続部と、各第2の回路基板の前記第2の配線層に電気的に接続される第2の接続部とを有し、
    各第1の回路基板の前記導電層は、前記スイッチング素子の接地側端子に電気的に接続される第3の接続部と、各第2の回路基板の前記第3の配線層に電気的に接続される第4の接続部とを有し、
    前記第1の配線層に流れる電流の方向と前記導電層に流れる電流の方向とが逆になるように前記第1、第2、第3および第4の接続部が配置されたことを特徴とするプラズマディスプレイ装置。
  7. 前記プラズマディスプレイパネルを保持する導電性基板をさらに備え、
    各第2の配線層は、前記第1の配線層の前記第2の接続部に電気的に接続される第5の接続部と、前記プラズマディスプレイパネルに電気的に接続される第6の接続部とを有し、
    各第3の配線層は、前記導電層の前記第4の接続部に電気的に接続される第7の接続部と、前記導電性基板に電気的に接続される第8の接続部とを有し、
    前記第2の配線層に流れる電流の方向と前記第3の配線層に流れる電流の方向とが逆になるように前記第5、第6、第7および第8の接続部が配置されたことを特徴とする請求項6記載のプラズマディスプレイ装置。
  8. 各第2の接続部と各第5の接続部とを接続する第1の導電性支持具と、各第4の接続部と各第7の接続部とを接続する第2の導電性支持具とをさらに備え、
    前記第1の導電性支持具および前記第2の導電性支持具は互いに略平行に配置されたことを特徴とする請求項7記載のプラズマディスプレイ装置。
  9. 各第2の回路基板は、第4の配線層と、前記第4の配線層から絶縁されかつ前記第4の配線層に対向するように配置された第5の配線層とをさらに備え、
    各第2の回路基板の前記第4の配線層は、前記第1の配線層の前記第1の接続部に電気的に接続される第9の接続部と、前記スイッチング素子の出力側端子に電気的に接続される第10の接続部とを有し、
    各第2の回路基板の前記第5の配線層は、前記導電層の前記第3の接続部に電気的に接続される第11の接続部と、前記スイッチング素子の接地側端子に電気的に接続される第12の接続部とを有し、
    前記第4の配線層に流れる電流の方向と前記第5の配線層に流れる電流の方向とが逆になるように前記第9、第10、第11および第12の接続部が配置されたことを特徴とする請求項7または8記載のプラズマディスプレイ装置。
  10. 各第1の接続部と各第9の接続部とを接続する第3の導電性支持具と、各第3の接続部と各第11の接続部とを接続する第4の導電性支持具とをさらに備え、
    前記第3の導電性支持具および前記第4の導電性支持具は互いに略平行に配置されたことを特徴とする請求項9記載のプラズマディスプレイ装置。
  11. 前記プラズマディスプレイパネルは、一方の前記第2の回路基板の第6の接続部に電気的に接続される第13の接続部と、他方の前記第2の回路基板の第6の接続部に電気的に接続される第14の接続部とを有し、
    前記導電性基板は、一方の前記第2の回路基板の第8の接続部に電気的に接続される第15の接続部と、他方の前記第2の回路基板の第8の接続部に電気的に接続される第16の接続部とを有し、
    一方の前記第2の回路基板の第6の接続部と前記プラズマディスプレイパネルの前記第13の接続部とを接続する第1のフレキシブル接続基板と、
    他方の前記第2の回路基板の第6の接続部と前記プラズマディスプレイパネルの前記第14の接続部とを接続する第2のフレキシブル接続基板と、
    一方の前記第2の回路基板の第8の接続部と前記プラズマディスプレイパネルの前記第15の接続部とを接続する第5の導電性支持具と、
    他方の前記第2の回路基板の第8の接続部と前記プラズマディスプレイパネルの前記第16の接続部とを接続する第6の導電性支持具とをさらに備え、
    前記第1のフレキシブル接続基板および前記第5の導電性支持具は互いに近接して配置され、前記第2のフレキシブル接続基板および前記第6の導電性支持具は互いに近接して配置されたことを特徴とする請求項7〜10のいずれかに記載のプラズマディスプレイ装置。
JP2004182607A 2004-06-21 2004-06-21 プラズマディスプレイ装置 Expired - Fee Related JP4590220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004182607A JP4590220B2 (ja) 2004-06-21 2004-06-21 プラズマディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004182607A JP4590220B2 (ja) 2004-06-21 2004-06-21 プラズマディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2006003810A true JP2006003810A (ja) 2006-01-05
JP4590220B2 JP4590220B2 (ja) 2010-12-01

Family

ID=35772225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004182607A Expired - Fee Related JP4590220B2 (ja) 2004-06-21 2004-06-21 プラズマディスプレイ装置

Country Status (1)

Country Link
JP (1) JP4590220B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008145795A (ja) * 2006-12-12 2008-06-26 Hitachi Ltd 画像表示装置
WO2009098889A1 (ja) * 2008-02-06 2009-08-13 Panasonic Corporation プラズマディスプレイ装置
US10175878B2 (en) 2010-02-23 2019-01-08 Kyocera Corporation Electronic apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07203686A (ja) * 1993-12-30 1995-08-04 Kyowa Kiden Kogyo Kk スイッチング回路の回路インダクタンス低下法
JPH113058A (ja) * 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd プラズマディスプレイの不要輻射防止装置
JP2000089724A (ja) * 1998-09-17 2000-03-31 Hitachi Ltd 半導体モジュール及びそれを搭載したプラズマディスプレイ駆動回路、並びにプラズマディスプレイ装置
JP2000221938A (ja) * 1999-02-03 2000-08-11 Hitachi Ltd 駆動装置及びこれを用いた表示装置
JP2001358412A (ja) * 2000-06-09 2001-12-26 Hitachi Ltd 回路基板およびそれを用いたプラズマディスプレイ
JP2003256054A (ja) * 2001-12-27 2003-09-10 Fujitsu Hitachi Plasma Display Ltd パワーモジュール及び表示装置
JP2003345262A (ja) * 2002-05-24 2003-12-03 Nec Corp プラズマディスプレイパネルの駆動回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07203686A (ja) * 1993-12-30 1995-08-04 Kyowa Kiden Kogyo Kk スイッチング回路の回路インダクタンス低下法
JPH113058A (ja) * 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd プラズマディスプレイの不要輻射防止装置
JP2000089724A (ja) * 1998-09-17 2000-03-31 Hitachi Ltd 半導体モジュール及びそれを搭載したプラズマディスプレイ駆動回路、並びにプラズマディスプレイ装置
JP2000221938A (ja) * 1999-02-03 2000-08-11 Hitachi Ltd 駆動装置及びこれを用いた表示装置
JP2001358412A (ja) * 2000-06-09 2001-12-26 Hitachi Ltd 回路基板およびそれを用いたプラズマディスプレイ
JP2003256054A (ja) * 2001-12-27 2003-09-10 Fujitsu Hitachi Plasma Display Ltd パワーモジュール及び表示装置
JP2003345262A (ja) * 2002-05-24 2003-12-03 Nec Corp プラズマディスプレイパネルの駆動回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008145795A (ja) * 2006-12-12 2008-06-26 Hitachi Ltd 画像表示装置
WO2009098889A1 (ja) * 2008-02-06 2009-08-13 Panasonic Corporation プラズマディスプレイ装置
JP4697334B2 (ja) * 2008-02-06 2011-06-08 パナソニック株式会社 プラズマディスプレイ装置
US8519989B2 (en) 2008-02-06 2013-08-27 Panasonic Corporation Plasma display device using a plurality of metal fittings for reducing impedance
US10175878B2 (en) 2010-02-23 2019-01-08 Kyocera Corporation Electronic apparatus

Also Published As

Publication number Publication date
JP4590220B2 (ja) 2010-12-01

Similar Documents

Publication Publication Date Title
JP3640527B2 (ja) プラズマディスプレイ装置
US6703792B2 (en) Module for mounting driver IC
US8570312B2 (en) Plasma display device
JPWO2005117486A1 (ja) プラズマディスプレイ装置
JP4137871B2 (ja) プラズマディスプレイパネル駆動方法および装置
JP4590220B2 (ja) プラズマディスプレイ装置
JP2002196719A (ja) プラズマディスプレイ装置
JP4837726B2 (ja) 表示装置
KR100339601B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP2004347622A (ja) プラズマディスプレイ装置
KR20020059737A (ko) 지속 전극을 갖는 디스플레이 패널
JP2002304151A (ja) プラズマディスプレイパネル用駆動装置及びプラズマディスプレイ装置
JP2001175222A (ja) 信号処理基板とパネル間配線数の少ないac型pdp装置
KR100501980B1 (ko) 플라즈마 디스플레이 패널 세트
JP5130673B2 (ja) プラズマディスプレイ装置
JP2005084364A (ja) プラズマディスプレイ装置
JP4697334B2 (ja) プラズマディスプレイ装置
JP2002278509A (ja) プラズマディスプレイ装置
JP2011145427A (ja) プラズマディスプレイ装置
JP5130672B2 (ja) プラズマディスプレイ装置
JP2006243738A (ja) プラズマディスプレイ装置
JP2003029701A (ja) プラズマディスプレイ装置
JPWO2007091325A1 (ja) 表示装置
JP2007108627A (ja) プラズマディスプレイ装置
JP2005084363A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees