JP2006003317A - スキャンテスト回路 - Google Patents
スキャンテスト回路 Download PDFInfo
- Publication number
- JP2006003317A JP2006003317A JP2004182862A JP2004182862A JP2006003317A JP 2006003317 A JP2006003317 A JP 2006003317A JP 2004182862 A JP2004182862 A JP 2004182862A JP 2004182862 A JP2004182862 A JP 2004182862A JP 2006003317 A JP2006003317 A JP 2006003317A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- flip
- clock
- flop
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 回路規模を簡素化することが可能なスキャンテスト回路を得る。
【解決手段】 半導体集積回路のフリップフロップを1本のスキャンパスに構成してスキャンテストを行うスキャンテスト回路において、同一位相のスキャンクロックで動作させる複数のフリップフロップがバッファを挿入して接続されたフリップフロップ群を複数形成し、これら複数のフリップフロップ群を、第1の位相のスキャンクロックで動作させるものと、第1の位相に反転した関係の第2の位相のスキャンクロックで動作させるものとに分け、交互に接続してスキャンデータに対する1本のスキャンパスとした。
【選択図】 図1
【解決手段】 半導体集積回路のフリップフロップを1本のスキャンパスに構成してスキャンテストを行うスキャンテスト回路において、同一位相のスキャンクロックで動作させる複数のフリップフロップがバッファを挿入して接続されたフリップフロップ群を複数形成し、これら複数のフリップフロップ群を、第1の位相のスキャンクロックで動作させるものと、第1の位相に反転した関係の第2の位相のスキャンクロックで動作させるものとに分け、交互に接続してスキャンデータに対する1本のスキャンパスとした。
【選択図】 図1
Description
この発明は、フリップフロップ回路を備えた半導体集積回路のテストを行うためのスキャンテスト回路に関する。
近年、半導体集積回路の回路規模の増大に伴って、その回路故障の発生率も増大する傾向にある。そこで、テスト容易化設計を行って、回路故障の検出漏れを減少させる方法が提案されてきた。テスト容易化設計を導入することによって、被検査半導体集積回路の故障検出率を向上させると共に、テストパターンの複雑化・パターン数の増加を軽減して、故障検査に要する時間・コストを抑制することが可能となった。このようなテスト容易化設計技術として、スキャンテスト回路が一般的に用いられている。スキャンテスト回路は、既存のフリップフロップ 回路にスキャン機能を設けたスキャン機能付きフリップフロップ回路を複数接続(スキャンパス回路チェーン)してシフトレジスタ構成としたものである。故障検査時には、スキャンデータ信号(スキャンイネーブル信号)を入力し、スキャンパスを通って出力された信号を検出することにより、スキャンパスによって分断された論理回路部分をテストすることができる。ここで、フィリップフロップ間を連結するパスをスキャンパスまたはスキャンチェーンという。
従来のスキャンテスト回路として、フリップフロップ群を複数のスキャンチェーンに分け、スキャンチェーン選択信号に応じて多値論理回路を動作させてスキャンチェーンを選択し、選択したスキャンチェーンに対してスキャンデータを供給するようにした構成がある(例えば、特許文献1参照)。この回路は、複数のスキャンチェーンに与えるスキャンイン(スキャンデータ信号)とスキャンクロックを削減することができるが、スキャンチェーン選択信号を必要とし、多値論理回路を用いる点で、その分回路構成を複雑化し、またスキャンチェーン数に応じて選択モードが増えテストが煩雑になると考えられる。
これに対し、図7に示すように、スキャンパス(スキャンチェーン)の切り替えを行わずにテストする従来のスキャンテスト回路がある。この構成は、周波数の異なるn種類のクロックとn個のフリップフロップ群で構成される1本のスキャンパスでテストする場合について示したものである。
図において、スキャンテスト回路は、フリップフロップ群a1,a2,…anを接続して1本のスキャンパスとした構成となっており、フリップフロップ群a1,a2,…anにはそれぞれのスキャンクロックSclk1,Sclk2,…,Sclknに接続されている。また、異クロック転送となるフリップフロップ間のSkewを満たすため、フリップフロップ群a1とフリップフロップ群a2の間にフリップフロップ群a1の反転クロックで動作するフリップフロップb1を挿入している。他の異クロック転送のフリップフロップ群間にも同様にフリップフロップb2,b3,…,bn−1をそれぞれ挿入している。さらに、フリップフロップ群a1において、同一クロック転送となるフリップフロップ間のSkewを満たすため、同一クロック転送のフリップフロップ間にバッファc1を挿入している。他のフリップフロップ群a2,a3,…,anにおいても、同一クロック転送のフリップフロップ間でも同様にバッファc2,…,cnをそれぞれ挿入している。
図において、スキャンテスト回路は、フリップフロップ群a1,a2,…anを接続して1本のスキャンパスとした構成となっており、フリップフロップ群a1,a2,…anにはそれぞれのスキャンクロックSclk1,Sclk2,…,Sclknに接続されている。また、異クロック転送となるフリップフロップ間のSkewを満たすため、フリップフロップ群a1とフリップフロップ群a2の間にフリップフロップ群a1の反転クロックで動作するフリップフロップb1を挿入している。他の異クロック転送のフリップフロップ群間にも同様にフリップフロップb2,b3,…,bn−1をそれぞれ挿入している。さらに、フリップフロップ群a1において、同一クロック転送となるフリップフロップ間のSkewを満たすため、同一クロック転送のフリップフロップ間にバッファc1を挿入している。他のフリップフロップ群a2,a3,…,anにおいても、同一クロック転送のフリップフロップ間でも同様にバッファc2,…,cnをそれぞれ挿入している。
図7の回路配置において、動作を説明する。入力端子Sinから入力されたスキャンデータは図8に示すスキャンクロックSclk1が入力されるフリップフロップa1でラッチされ、次にSclk1の反転クロック入力のフリップフロップb1でラッチされる。次に図8に示すスキャンクロックSclk1と同周波数で同タイミングのスキャンクロックSclk2が入力されるフリップフロップa2でラッチされ、次にSclk2の反転クロック入力のフリップフロップb2でラッチされる。その後、図8に示すスキャンクロックSclk1と同周波数で同タイミングのスキャンクロック入力のフリップフロップ群でラッチをn−2回および、その反転クロック入力のフリップフロップでラッチをn−3回繰り返し出力端子Soutへ出力される。
図7に示すような従来のスキャンテスト回路は、以上のように構成されているが、Skew管理のために、異クロック転送のフリップフロップ間に反転クロックで動作するフリップフロップを必要とし、また、同一クロック転送のフリップフロップ間に大量のバッファを必要とするため、回路規模が増大する。また、クロックの種類分のスキャンクロック端子を設けなければならず、省スペースが要求される半導体装置としては好ましくないなどの問題があった。
この発明は、上記問題点を解決するためになされたもので、回路規模を簡素化することを可能にしたスキャンテスト回路を得ることを目的とする。
この発明に係るスキャンテスト回路は、半導体集積回路のフリップフロップを1本のスキャンパスに構成してスキャンテストを行うスキャンテスト回路において、同一位相のスキャンクロックで動作させる複数のフリップフロップがバッファを挿入して接続されたフリップフロップ群を複数形成し、これら複数のフリップフロップ群を、第1の位相のスキャンクロックで動作させるものと、第1の位相に反転した関係の第2の位相のスキャンクロックで動作させるものとに分け、交互に接続してスキャンデータに対する1本のスキャンパスとしたものである。
この発明によれば、半導体集積回路のフリップフロップを1本のスキャンパスとして構成してスキャンテストする場合において、クロックの入力方法およびクロックとフリップフロップの接続方法を少し変更する程度で、回路規模の削減とクロック端子数の削減が図れる効果がある。
実施の形態1.
図1はこの発明の実施の形態1によるスキャンテスト回路の構成を示すブロック図である。この図では、説明を簡単にするために、3種類のクロック(n=3)の場合について示している。
スキャンテスト回路はフリップフロップ群a1,a2,a3を接続して1本のスキャンパスとした構成となっている。フリップフロップ群a1,a2,a3は、それぞれ同一位相のスキャンクロックで動作させる複数のフリップフロップ(FFで示されている。)が、バッファc1を挿入して接続されている。これら複数のフリップフロップ群a1,a2,a3は、第1の位相のスキャンクロックで動作させるものと、第1の位相に反転した関係の第2の位相のスキャンクロックで動作させるものとに分けられ、交互に接続して1本のスキャンパスに形成されている。すなわち、フリップフロップ群a1にはスキャンクロックSclk1が、フリップフロップ群a2にはスキャンクロックSclk2が、フリップフロップ群a3にはスキャンクロックSclk1が接続されている。例えばフリップフロップ群a1において、同一クロック転送となるフリップフロップ間のSkewを満たすため、同一クロック転送となるフリップフロップ間にバッファc1をそれぞれ挿入している。他のフリップフロップ群a2,a3においても、同一クロック転送のフリップフロップ間でも同様にバッファc2,c3をそれぞれ挿入している。
なお、n種類のクロックの場合には、同様な構成をn種類分まで拡張し、隣り合うフリップフロップ群はSclk1とSclk2を交互に接続するようにすればよい。
図1はこの発明の実施の形態1によるスキャンテスト回路の構成を示すブロック図である。この図では、説明を簡単にするために、3種類のクロック(n=3)の場合について示している。
スキャンテスト回路はフリップフロップ群a1,a2,a3を接続して1本のスキャンパスとした構成となっている。フリップフロップ群a1,a2,a3は、それぞれ同一位相のスキャンクロックで動作させる複数のフリップフロップ(FFで示されている。)が、バッファc1を挿入して接続されている。これら複数のフリップフロップ群a1,a2,a3は、第1の位相のスキャンクロックで動作させるものと、第1の位相に反転した関係の第2の位相のスキャンクロックで動作させるものとに分けられ、交互に接続して1本のスキャンパスに形成されている。すなわち、フリップフロップ群a1にはスキャンクロックSclk1が、フリップフロップ群a2にはスキャンクロックSclk2が、フリップフロップ群a3にはスキャンクロックSclk1が接続されている。例えばフリップフロップ群a1において、同一クロック転送となるフリップフロップ間のSkewを満たすため、同一クロック転送となるフリップフロップ間にバッファc1をそれぞれ挿入している。他のフリップフロップ群a2,a3においても、同一クロック転送のフリップフロップ間でも同様にバッファc2,c3をそれぞれ挿入している。
なお、n種類のクロックの場合には、同様な構成をn種類分まで拡張し、隣り合うフリップフロップ群はSclk1とSclk2を交互に接続するようにすればよい。
次に、動作について説明する。
スキャンデータが入力端子Sinから入力されると、スキャンデータは図2に示すスキャンクロックSclk1が入力されるフリップフロップ群a1でラッチされ、次に図2に示すスキャンクロックSclk2が入力されるフリップフロップ群a2でラッチされる。次に図2に示すスキャンクロックSclk1が入力されるフリップフロップ群a3でラッチされ、出力端子Soutから出力される。図2に示すように、Sclk1とSclk2は位相が反転にしているため、異クロック転送となるフリップフロップ間のSkewは起きない。
なお、n種類のクロックの場合にも、本動作をn種類分まで拡張すれば、同様に実現することができる。隣り合うフリップフロップ群に入力するクロックの位相を反転することがポイントとなる。
スキャンデータが入力端子Sinから入力されると、スキャンデータは図2に示すスキャンクロックSclk1が入力されるフリップフロップ群a1でラッチされ、次に図2に示すスキャンクロックSclk2が入力されるフリップフロップ群a2でラッチされる。次に図2に示すスキャンクロックSclk1が入力されるフリップフロップ群a3でラッチされ、出力端子Soutから出力される。図2に示すように、Sclk1とSclk2は位相が反転にしているため、異クロック転送となるフリップフロップ間のSkewは起きない。
なお、n種類のクロックの場合にも、本動作をn種類分まで拡張すれば、同様に実現することができる。隣り合うフリップフロップ群に入力するクロックの位相を反転することがポイントとなる。
以上のように、この実施の形態1によれば、同一位相のスキャンクロックで動作させる複数のフリップフロップがバッファを挿入して接続されたフリップフロップ群を複数形成し、これら複数のフリップフロップ群を、第1の位相のスキャンクロックで動作させるものと、第1の位相に反転した関係の第2の位相のスキャンクロックで動作させるものとに分け、交互に接続してスキャンデータに対する1本のスキャンパスとしている。したがって、異クロック転送となるフリップフロップ間のSkewは満たされ、異クロック転送のフリップフロップ間に従来使用していた反転クロック入力のフリップフロップを省くことができる。また、スキャンクロックに使用する外部端子は2本で済むため、スキャンクロック用端子数を削減できる。また、同様にして、n種類のクロックの場合は、n−1個分のフリップフロップとn−2本分のスキャンクロック用外部端子を削減できる。
実施の形態2.
図3はこの発明の実施の形態2によるスキャンテスト回路の構成を示すブロック図である。この図では、説明を簡単にするために、3種類のクロック(n=3)の場合について示している。
図において、スキャンテスト回路はフリップフロップ群a1,a2,a3を接続して1本のスキャンパスとした構成となっている。フリップフロップ群a1,a3にはスキャンクロックSclk0が接続され、フリップフロップ群a2にはスキャンクロックSclk0をインバータd1により反転させた反転クロックが接続されている。フリップフロップ群a1において、同一クロック転送となるフリップフロップ間のSkewを満たすため、同一クロック転送となるフリップフロップ間にバッファc1をそれぞれ挿入している。他のフリップフロップ群a2,a3においても、同一クロック転送のフリップフロップ間でも同様にバッファc2,c3をそれぞれ挿入している。したがって、図1の構成との違いは1種類のスキャンクロックSclk0を用い、その反転クロックをインバータd1により得るようにしている点である。
なお、n種類のクロックの場合には、同様な構成をn種類分まで拡張し、隣り合うフリップフロップ群はSclk0とその反転クロックを交互に接続するようにすればよい。
図3はこの発明の実施の形態2によるスキャンテスト回路の構成を示すブロック図である。この図では、説明を簡単にするために、3種類のクロック(n=3)の場合について示している。
図において、スキャンテスト回路はフリップフロップ群a1,a2,a3を接続して1本のスキャンパスとした構成となっている。フリップフロップ群a1,a3にはスキャンクロックSclk0が接続され、フリップフロップ群a2にはスキャンクロックSclk0をインバータd1により反転させた反転クロックが接続されている。フリップフロップ群a1において、同一クロック転送となるフリップフロップ間のSkewを満たすため、同一クロック転送となるフリップフロップ間にバッファc1をそれぞれ挿入している。他のフリップフロップ群a2,a3においても、同一クロック転送のフリップフロップ間でも同様にバッファc2,c3をそれぞれ挿入している。したがって、図1の構成との違いは1種類のスキャンクロックSclk0を用い、その反転クロックをインバータd1により得るようにしている点である。
なお、n種類のクロックの場合には、同様な構成をn種類分まで拡張し、隣り合うフリップフロップ群はSclk0とその反転クロックを交互に接続するようにすればよい。
次に、動作について説明する。
スキャンデータが入力端子Sinから入力されると、スキャンデータはスキャンクロックSclk0が入力されるフリップフロップa1でラッチされ、次にスキャンクロックSclk0の反転クロックが入力されるフリップフロップa2でラッチされる。次にスキャンクロックSclk0が入力されるフリップフロップ群a3でラッチされ、出力端子Soutから出力される。異クロック転送となるフリップフロップ間は、常にクロックの位相が反転しているため、Skewは起きない。
なお、n種類のクロックの場合にも、本動作をn種類分まで拡張すれば、同様に実現することができる。隣り合うフリップフロップ群に入力するクロックの位相を反転することがポイントとなる。
スキャンデータが入力端子Sinから入力されると、スキャンデータはスキャンクロックSclk0が入力されるフリップフロップa1でラッチされ、次にスキャンクロックSclk0の反転クロックが入力されるフリップフロップa2でラッチされる。次にスキャンクロックSclk0が入力されるフリップフロップ群a3でラッチされ、出力端子Soutから出力される。異クロック転送となるフリップフロップ間は、常にクロックの位相が反転しているため、Skewは起きない。
なお、n種類のクロックの場合にも、本動作をn種類分まで拡張すれば、同様に実現することができる。隣り合うフリップフロップ群に入力するクロックの位相を反転することがポイントとなる。
以上のように、この実施の形態2によれば、実施の形態1の構成において、インバータを用い、第1の位相のスキャンクロックから第2の位相のスキャンクロックを得るようにしている。したがって、異クロック転送となるフリップフロップ間のSkewは満たされ、異クロック転送のフリップフロップ間に従来使用していた反転クロック入力のフリップフロップを省くことができる。また、スキャンクロックに使用する外部端子は1本で済むので、スキャンクロック用端子数を削減できる。また、同様にして、n種類のクロックの場合は、n−1個分のフリップフロップとn−1本分のスキャンクロック用外部端子を削減できる。
実施の形態3.
図4はこの発明の実施の形態3によるスキャンテスト回路の構成を示すブロック図である。
図において、スキャンテスト回路は複数のフリップフロップf1,f2,…,f2nを接続して1本のスキャンパスとした構成となっている。各フリップフロップはバッファを介することなく接続されている。奇数番目のフリップフロップf1,f3,…,f2n−1には、スキャンクロックSclk1が接続され、また、偶数番目のフリップフロップf2,f4,…,f2nには、図5に示すように、スキャンクロックSclk1と位相が反転関係あるスキャンクロックSclk2が接続されている。すなわち、図1のようなフリップフロップ群a1,a2,a3とは異なり、隣り合うフリップフロップに対して交互にスキャンクロックSclk1とスキャンクロックSclk2を接続するように構成している。
図4はこの発明の実施の形態3によるスキャンテスト回路の構成を示すブロック図である。
図において、スキャンテスト回路は複数のフリップフロップf1,f2,…,f2nを接続して1本のスキャンパスとした構成となっている。各フリップフロップはバッファを介することなく接続されている。奇数番目のフリップフロップf1,f3,…,f2n−1には、スキャンクロックSclk1が接続され、また、偶数番目のフリップフロップf2,f4,…,f2nには、図5に示すように、スキャンクロックSclk1と位相が反転関係あるスキャンクロックSclk2が接続されている。すなわち、図1のようなフリップフロップ群a1,a2,a3とは異なり、隣り合うフリップフロップに対して交互にスキャンクロックSclk1とスキャンクロックSclk2を接続するように構成している。
次に、動作について説明する。
スキャンデータが入力端子Sinから入力されると、スキャンデータは図5に示すスキャンクロックSclk1が入力されるフリップフロップf1でラッチされ、次に図5に示すスキャンクロックSclk2が入力されるフリップフロップf2でラッチされる。同様に、以降の奇数番目、偶数番目の各フリップフロップでもスキャンクロックSclk1とSclk2を交互に入力してラッチされる。順次ラッチ動作が行われて出力端子Soutへ出力される。スキャンクロックSclk1とSclk2の位相が反転しているので、同一クロック転送となるフリップフロップ間のSkewは起きることがない。ここでは、隣り合うフリップフロップに入力するクロックの位相を反転することがポイントとなる。
スキャンデータが入力端子Sinから入力されると、スキャンデータは図5に示すスキャンクロックSclk1が入力されるフリップフロップf1でラッチされ、次に図5に示すスキャンクロックSclk2が入力されるフリップフロップf2でラッチされる。同様に、以降の奇数番目、偶数番目の各フリップフロップでもスキャンクロックSclk1とSclk2を交互に入力してラッチされる。順次ラッチ動作が行われて出力端子Soutへ出力される。スキャンクロックSclk1とSclk2の位相が反転しているので、同一クロック転送となるフリップフロップ間のSkewは起きることがない。ここでは、隣り合うフリップフロップに入力するクロックの位相を反転することがポイントとなる。
以上のように、この実施の形態3によれば、第1の位相のスキャンクロックで動作させるフリップフロップと第1の位相に反転した関係の第2の位相のスキャンクロックで動作させるフリップフロップを交互に複数個接続してスキャンデータに対する1本のスキャンパスとしている。したがって、同一クロック転送となるフリップフロップ間のSkewは満たされ、同一クロック転送のフリップフロップ間に従来使用していた多数のバッファを省くことができる。
実施の形態4.
図6はこの発明の実施の形態4によるスキャンテスト回路の構成を示すブロック図である。
図において、スキャンテスト回路は複数のフリップフロップf1,f2,…,f2nを接続して1本のスキャンパスとした構成となっている。各フリップフロップはバッファを介することなく接続されている。また、隣り合うフリップフロップに対して交互に、スキャンクロックSclk0とインバータd2によるその反転クロックを接続するように構成している。
図6はこの発明の実施の形態4によるスキャンテスト回路の構成を示すブロック図である。
図において、スキャンテスト回路は複数のフリップフロップf1,f2,…,f2nを接続して1本のスキャンパスとした構成となっている。各フリップフロップはバッファを介することなく接続されている。また、隣り合うフリップフロップに対して交互に、スキャンクロックSclk0とインバータd2によるその反転クロックを接続するように構成している。
次に、動作について説明する。
スキャンデータが入力端子Sinから入力されると、スキャンデータはスキャンクロックSclk0が入力されるフリップフロップf1でラッチされ、次にスキャンクロックSclk0の反転クロックが入力されるフリップフロップf2でラッチされ、同様に、以降の奇数番目、偶数番目の各フリップフロップでもスキャンクロックSclk0とその反転クロックを交互に入力してラッチされる。順次ラッチ動作が行われて出力端子Soutへ出力される。同一クロック転送となるフリップフロップ間は常にクロックの位相が反転しているため、Skewは起きることがない。
スキャンデータが入力端子Sinから入力されると、スキャンデータはスキャンクロックSclk0が入力されるフリップフロップf1でラッチされ、次にスキャンクロックSclk0の反転クロックが入力されるフリップフロップf2でラッチされ、同様に、以降の奇数番目、偶数番目の各フリップフロップでもスキャンクロックSclk0とその反転クロックを交互に入力してラッチされる。順次ラッチ動作が行われて出力端子Soutへ出力される。同一クロック転送となるフリップフロップ間は常にクロックの位相が反転しているため、Skewは起きることがない。
以上のように、この実施の形態4によれば、実施の形態3の構成において、インバータを用い、第1の位相のスキャンクロックから第2の位相のスキャンクロックを得るようにしている。したがって、同一クロック転送となるフリップフロップ間のSkewは満たされ、同一クロック転送のフリップフロップ間に従来使用していた多数のバッファを省くことができる。
a1〜a3 フリップフロップ群、c1〜c3 バッファ、d1,d2 インバータ、f1,f2,…,f2n フリップフロップ、Sclk0,Sclk1,Sclk2 スキャンクロック。
Claims (4)
- 半導体集積回路のフリップフロップを1本のスキャンパスに構成してスキャンテストを行うスキャンテスト回路において、
同一位相のスキャンクロックで動作させる複数のフリップフロップがバッファを挿入して接続されたフリップフロップ群を複数形成し、
これら複数のフリップフロップ群を、第1の位相のスキャンクロックで動作させるものと、第1の位相に反転した関係の第2の位相のスキャンクロックで動作させるものとに分け、交互に接続してスキャンデータに対する1本のスキャンパスとしたことを特徴とするスキャンテスト回路。 - 第1の位相のスキャンクロックから第2の位相のスキャンクロックを得るインバータを有することを特徴とする請求項1記載のスキャンテスト回路。
- 半導体集積回路のフリップフロップを1本のスキャンパスに構成してスキャンテストを行うスキャンテスト回路において、
第1の位相のスキャンクロックで動作させるフリップフロップと第1の位相に反転した関係の第2の位相のスキャンクロックで動作させるフリップフロップを交互に接続してスキャンデータに対する1本のスキャンパスとしたことを特徴とするスキャンテスト回路。 - 第1の位相のスキャンクロックから第2の位相のスキャンクロックを得るインバータを有することを特徴とする請求項3記載のスキャンテスト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182862A JP2006003317A (ja) | 2004-06-21 | 2004-06-21 | スキャンテスト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182862A JP2006003317A (ja) | 2004-06-21 | 2004-06-21 | スキャンテスト回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006003317A true JP2006003317A (ja) | 2006-01-05 |
Family
ID=35771817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004182862A Pending JP2006003317A (ja) | 2004-06-21 | 2004-06-21 | スキャンテスト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006003317A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105874343A (zh) * | 2013-12-31 | 2016-08-17 | 德克萨斯仪器股份有限公司 | 在最佳频率处理较慢的扫描输出 |
-
2004
- 2004-06-21 JP JP2004182862A patent/JP2006003317A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105874343A (zh) * | 2013-12-31 | 2016-08-17 | 德克萨斯仪器股份有限公司 | 在最佳频率处理较慢的扫描输出 |
CN105874343B (zh) * | 2013-12-31 | 2019-05-14 | 德克萨斯仪器股份有限公司 | 在最佳频率处理较慢的扫描输出 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2522140B2 (ja) | 論理回路 | |
US8065549B2 (en) | Scan-based integrated circuit having clock frequency divider | |
US20040049723A1 (en) | Semiconductor integrated circuit with a test circuit | |
US20050005214A1 (en) | Transparent latch circuit | |
KR20060055393A (ko) | 스캔 테스트 회로 | |
US20090240996A1 (en) | Semiconductor integrated circuit device | |
KR101047533B1 (ko) | 멀티 페이즈 스캔체인을 구동하는 시스템온칩과 그 방법 | |
JP3363691B2 (ja) | 半導体論理集積回路 | |
JP2007263756A (ja) | スキャンテスト用フリップフロップ | |
JP2006003317A (ja) | スキャンテスト回路 | |
JP2006220433A (ja) | 半導体装置およびリーク電流低減化方法 | |
JPH07198790A (ja) | 半導体集積論理回路及びネットリスト変換方式 | |
JP2006194727A (ja) | 集積回路のテスト方法。 | |
JP2006162490A (ja) | スキャンテスト回路 | |
JP3573692B2 (ja) | スキャンパス回路、スキャンパス回路の生成方法、および、そのプログラムを記録した記録媒体 | |
JP3275952B2 (ja) | ディジタル論理回路のテスト回路 | |
JP2010045499A (ja) | フリップフロップ回路 | |
JPH07248904A (ja) | 線型帰還シフトレジスタおよび半導体集積回路装置 | |
JP2004294424A (ja) | スキャンテスト制御方法、及びスキャンテスト回路 | |
JP4186559B2 (ja) | スキャンフリップフロップ | |
JP2765442B2 (ja) | スキャンテスト方式 | |
JP2009042017A (ja) | スキャンパス回路及び半導体集積回路 | |
JPH06160479A (ja) | 半導体論理集積回路 | |
JP2004219336A (ja) | 半導体装置 | |
JPH0389178A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |