JP2005535113A5 - - Google Patents

Claims (5)

1. 表面を有する半導体基板と、
   前記半導体基板内にあって、かつ第１部分と、前記第１部分よりも軽度にドープされた第２部分とを有するドレイン領域と、
   前記半導体基板内にあって、前記ドレイン領域の前記第２部分に隣接したチャンネル領域と、
   前記チャンネル領域の上にあり、かつ半導体基板の表面上に位置するゲート電極と、
   前記ドレイン領域の前記第１部分の上にあり、かつ半導体基板の表面上に位置するドレイン電極と、
   前記ドレイン領域の前記第２部分の上にある導電性シールド構造とを備え、
   前記導電性シールド構造は、
   前記半導体基板から第１距離にある第１部分と、
   前記半導体基板から第２距離にあり、かつゲート電極から第３距離にある第２部分とを有し、
   前記導電性シールド構造の少なくとも一部は、ゲート電極の少なくとも一部の上に重なって位置しており、
   前記導電性シールド構造の前記第１部分および第２部分は電気的にバイアスされており、
   前記第２距離は前記第１距離よりも大きく、
   前記第３距離は前記第１距離よりも大きく、
   前記ドレイン電極は、前記導電性シールド構造の第１部分よりも前記導電性シールド構造の第２部分の近くにあることを特徴とする電界効果トランジスタ。
2. 半導体基板と、
   前記半導体基板内にあって、かつ第１部分と、第１部分よりも軽度にドープされた第２部分とを有するドレイン領域と、
   前記半導体基板内にあって、前記ドレイン領域の第２部分に隣接したチャンネル領域と、
   前記チャンネル領域の上にあるゲート電極と、
   前記ドレイン領域の第１部分の上にあるドレイン電極と、
   前記ドレイン領域の第２部分の上にある導電性シールド構造であって、前記半導体基板
   から第１距離にある第１部分を有すると共に、前記半導体基板から第２距離にある第２部分を有し、第２距離が第１距離よりも大きい、導電性シールド構造とを備え、
   前記導電性シールド構造の第１部分と第２部分とは別々にバイアスされ、
   前記導電性シールド構造の第１部分は、該電界効果トランジスタのための閾値電圧にほぼ等しい所定電位に電気的に接続され、かつ、
   前記導電性シールド構造の第２部分は、大地電位に電気的に接続されることを特徴とする電界効果トランジスタ。
3. 表面を有する半導体基板と、
   前記半導体基板内にあって、かつ第１部分と、第１部分よりも軽度にドープされた第２部分とを有するドレイン領域と、
   前記半導体基板内にあって、前記ドレイン領域の第２部分に隣接したチャンネル領域と、
   半導体基板の表面の上であって、かつ前記チャンネル領域の上にあるゲート電極と、
   半導体基板の表面の上であって、かつ前記ドレイン領域の第１部分の上にあるレイン電極と、
   第１部分及び第２部分を有する導電性シールド構造と、
   前記導電性シールド構造の第１部分および第２部分は電気的にバイアスされており、
   前記導電性シールド構造の第１部分は、前記ドレイン領域の第２部分の上にあり、
   前記導電性シールド構造の第１部分は、半導体基板の表面から第１距離にあり、
   前記導電性シールド構造の第２部分は前記ゲート電極の上にあり、
   前記導電性シールド構造の第２部分は前記半導体基板の表面から第２距離にあり、かつ前記ゲート電極から第３距離にあり、
   第１距離および第２距離は前記半導体基板の表面に直交する経路に沿って測定されたものであり、
   第１距離は第２距離よりも小さく、
   第３距離は第１距離よりも大きく、
   第３距離は第２距離よりも小さく、
   前記ドレイン電極は、前記導電性シールド構造の第１部分よりも前記導電性シールド構造の第２部分の近くにあることを特徴とする電界効果トランジスタ。
4. 表面を有する半導体基板と、
   前記半導体基板内にあって、かつ第１部分と、第１部分よりも軽度にドープされた第２部分とを有するドレイン領域と、
   前記半導体基板内にあって、前記ドレイン領域の第２部分に隣接したチャンネル領域と、
   半導体基板の表面の上であって、かつ前記チャンネル領域の上にあるゲート電極と、
   半導体基板の表面の上であって、かつ前記ドレイン領域の第１部分の上にあるレイン電極と、
   第１部分及び第２部分を有する導電性シールド構造と、
   前記導電性シールド構造の第１部分および第２部分は電気的にバイアスされており、
   前記導電性シールド構造の第１部分は、前記ドレイン領域の第２部分の上にあり、
   前記導電性シールド構造の第１部分は、半導体基板の表面から第１距離にあり、
   前記導電性シールド構造の第２部分は前記ゲート電極の上にあり、
   前記導電性シールド構造の第２部分は前記半導体基板の表面から第２距離にあり、かつ前記ゲート電極から第３距離にあり、
   第１距離および第２距離は前記半導体基板の表面に直交する経路に沿って測定したものであり、
   第１距離は第２距離よりも小さく、
   第３距離は第１距離よりも大きく、
   第３距離は第２距離よりも小さく、
   前記導電性シールド構造の第２部分は、前記導電性シールド構造の第１部分の上にも位置し、
   前記ドレイン電極は、前記導電性シールド構造の第１部分よりも前記導電性シールド構造の第２部分の近くにあることを特徴とする電界効果トランジスタ。
5. 表面を有する半導体基板と、
   前記半導体基板内にあって、かつ第１部分と、第１部分よりも軽度にドープされた第２部分とを有するドレイン領域と、
   前記半導体基板内にあって、前記ドレイン領域の第２部分に隣接したチャンネル領域と、
   前記チャンネル領域の上にあり、かつ半導体基板の表面上に位置するゲート電極と、
   前記ドレイン領域の第１部分の上にあり、かつ半導体基板の表面上に位置するドレイン電極と、
   前記ドレイン領域の第２部分の上にある導電性シールド構造とを備え、
   前記導電性シールド構造は、
   前記半導体基板から第１距離にある第１部分と、
   前記半導体基板から第２距離にあり、かつゲート電極から第３距離にある第２部分とを有し、
   前記導電性シールド構造の第１部分と第２部分とは互いに物理的に分離されており、
   前記導電性シールド構造の第１部分の一部は、ドレイン領域の第２部分の少なくとも一部の上に重なって位置しており、
   前記導電性シールド構造の第２部分の一部は、同導電性シールド構造の第１部分の少なくとも一部の上に重なって位置しており、
   前記導電性シールド構造の第２部分の前記一部は、前記ドレイン領域の第２部分の少なくとも一部の上に重なって位置しており、
   前記導電性シールド構造の第２部分の別の一部は、前記ゲート電極の少なくとも一部の上に重なって位置しており、
   前記導電性シールド構造の第１部分および第２部分は電気的にバイアスされており、
   第２距離は第１距離よりも大きく、
   第３距離は第１距離よりも大きく、
   前記ドレイン電極は、前記導電性シールド構造の第１部分よりも前記導電性シールド構造の第２部分の近くにあるか、前記ドレイン電極は前記導電性シールド構造の第１部分の上には存在しないかのいずれかであることを特徴とする電界効果トランジスタ。