JP2005534048A - 超小型電子機械装置をウェハ基板上に堆積、切り離し、及びパッケージングする方法 - Google Patents

超小型電子機械装置をウェハ基板上に堆積、切り離し、及びパッケージングする方法 Download PDF

Info

Publication number
JP2005534048A
JP2005534048A JP2004512176A JP2004512176A JP2005534048A JP 2005534048 A JP2005534048 A JP 2005534048A JP 2004512176 A JP2004512176 A JP 2004512176A JP 2004512176 A JP2004512176 A JP 2004512176A JP 2005534048 A JP2005534048 A JP 2005534048A
Authority
JP
Japan
Prior art keywords
substrate
wafer
assembly
light modulator
spatial light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004512176A
Other languages
English (en)
Other versions
JP2005534048A5 (ja
Inventor
サティアデフ パテル，
アンドリュー ヒュイバース，
ピーター リチャーズ，
ホンキン シー，
スティーブ チャン，
ロバート， ジュニア デュボック，
トーマス グローベルニー，
ディートリッチ デリンジャー，
アンソニー サン，
ハン， ナン チェン，
Original Assignee
リフレクティヴィティー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リフレクティヴィティー， インク． filed Critical リフレクティヴィティー， インク．
Publication of JP2005534048A publication Critical patent/JP2005534048A/ja
Publication of JP2005534048A5 publication Critical patent/JP2005534048A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00904—Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)

Abstract

投影システム、空間光変調器、及びＭＥＭＳデバイスの形成方法を開示する。空間光変調器は互いに接合させた２つの基板を有し、これらの基板の内の一方の基板はマイクロミラーアレイを含む。２つの基板は、ゲッタ材及び／又は固体潤滑剤或いは液体潤滑剤を一方のウェハ又は両方のウェハの上に堆積させた後に、ウェハレベルで接合させることができる。これらのウェハは必要に応じて互いに気密接合させることができ、２つの基板の間の圧力は大気圧よりも低くすることができる。

Description

本発明はＭＥＭＳ分野、特に超小型電子機械装置をウェハ上に形成する方法に関する。本発明の主要内容は、複数のＭＥＭＳデバイスをウェハ上に形成し、犠牲材料を除去することによりＭＥＭＳ構造を切り離し、ウェハを別のウェハに接合し、ウェハアセンブリを単体化し、そして一つ以上のＭＥＭＳデバイスをその上に有する各ウェハアセンブリ部分を、アセンブリ部分上のＭＥＭＳ微細構造に損傷を与えることなくパッケージングすることである。多種多様な超小型電子機械装置（ｍｉｃｒｏ−ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｄｅｖｉｃｅｓ：ＭＥＭＳ）は、本明細書における実施形態に従うことにより形成することができる。ここで超小型電子機械装置とは、加速度計、ＤＣリレー及びＲＦスイッチ、光クロスコネクト及び光スイッチ、マイクロレンズ、反射器及びビームスプリッタ、フィルタ、発振器及びアンテナシステム構成部品、可変キャパシタ及びインダクタ、切換フィルタバンク、共振器の櫛型駆動部及び共振ビーム部材、及び直視型投影ディスプレイ用マイクロミラーアレイなどである。
ミラー形成：
可動マイクロミラー及びミラーアレイのようなＭＥＭＳデバイスをマイクロ加工するプロセスは、共にＨｕｉｂｅｒｓによる米国特許第５８３５２５６号及び同第６０４６８４０号に開示されており、これらの文献の各々の主要内容をここで参照することにより本発明の開示に包含する。ＭＥＭＳ可動素子（例えばミラー）をウェハ基板（例えば光透過基板、或いはＣＭＯＳ又は他の回路を含む基板）の上に形成する同様なプロセスを図１〜４に示す。「光透過」という用語は、材料が、少なくともデバイスの動作中に光を透過することを意味する（材料には、製造中に基板をハンドリングし易くするために、一時的にその上に遮光層を設けるか、又は使用中の光散乱を小さくするために部分遮光層を設けることができる。それに関係なく、可視光用途の基板の一部は、光がデバイスの中に入り込み、ミラーによって反射され、デバイスの外に返されるように、使用中可視光を透過することが好ましい。当然ながら、全ての実施形態が光透過基板を使用する訳ではない）。「ウェハ」という用語は、その上に複数の微細構造又は微細構造アレイが形成される基板であって、複数のダイに分割することができ、各ダイが一つ以上の微細構造をその上に有することができるようなあらゆる基板を指す。必ずしもというわけでないが、多くの場合、各ダイはパッケージングされて個々に販売することができる一のデバイス又は製品である。複数の「製品」又はダイをより大きな基板又はウェハの上に形成することにより、各ダイを個々に形成する場合に比べて、安価に且つ速く製造することができる。当然のことながら、ウェハのサイズ又は形状は任意とすることができるが、ウェハは従来のように丸い、又はほぼ丸いウェハ（例えば、４インチ、６インチ又は１２インチ径）とすることにより標準的な工場において製造可能であることが好ましい。
図１Ａ〜１Ｅは微小機械ミラー構造の形成プロセスを示している。図１Ａに示すように、ガラス（例えば１７３７Ｆ）、石英、パイレックス（登録商標）、サファイア、（又はシリコンのみ、又は回路をその上に有するシリコン）などの基板を設ける。図１Ａ〜１Ｅの断面は図２のライン１−１に沿ったものである。この断面は可動素子のヒンジ部に沿った断面であるので、任意選択の遮光層１２を設けることにより、ヒンジ部によって反射された、回折を生じ、コントラスト比を下げてしまう（基板が透明の場合に）恐れのある光（使用中に光透過基板を通って入射する）を阻止することができる。
図１Ｂに示すように、アモルファスシリコンなどの犠牲層１４を堆積させる。犠牲層の厚さは、可動素子／ミラーのサイズ及び所望の傾斜角に応じて広い範囲の値とすることができ、５００オングストローム〜５０，０００オングストロームとすることができ、約５，０００オングストロームであることが好ましい。別の構成として、犠牲層はポリマー又はポリイミドとすることができる（又は、エッチ液に対して耐性となるように選択される材料、及び選択するエッチ液に応じて、ポリシリコン、窒化シリコン、二酸化シリコンなどとすることもできる）。リソグラフィ工程及びその後の犠牲層エッチングにより、孔１６ａ，ｂが犠牲シリコンに形成される。これらの孔は適切な任意のサイズとすることもできるが、０．１〜１．５μｍの範囲の径であることが好ましく、約０．７±０．２５μｍの範囲の径であることが更に好ましい。エッチングはガラス／石英基板に達するまで、又は有るとすれば遮光層に達するまで行なう。好適には、ガラス／石英層をエッチングする場合、エッチング量は２，０００オングストローム未満であることが好ましい。
この時点において、図１Ｃに示すように、第１層１８を化学気相成長によって堆積させる。材料はＬＰＣＶＤ又はＰＥＣＶＤにより堆積させる窒化シリコン又は酸化シリコンであることが好ましいが、ポリシリコン、炭化珪素、又は有機化合物をこの時点で堆積させることができる−又は、Ａｌ、ＣｏＳｉＮｘ、ＴａＳｉＮｘ、及び他の三元以上の化合物とすることもでき、これらの材料については、共にＲｅｉｄによる２００１年７月２０日出願の米国特許出願第０９／９１０５３７号及び２００１年６月２２日出願の米国特許出願第６０／３００５３３号に開示されており、これらの文献を参照により本明細書に包含する（当然、犠牲層及びエッチ液は使用する材料に適合させる必要がある）。この第１層の厚さは、可動素子のサイズ及び素子の所望硬度によって変わるが、一の実施形態では、１００〜３２００オングストローム、更に好適には約１１００オングストロームである。第１層にリソグラフィ処理及びエッチング処理を施すことにより、隣接する可動素子の間に、０．１〜２５μｍのオーダー、好ましくは約１〜２μｍのギャップを形成する。
第２層２０（「ヒンジ層」）を図１Ｄに示すように堆積させる。「ヒンジ層」という用語は、デバイスが移動可能となるように収縮するデバイス部分を画定する層を指す。このヒンジ層は、ヒンジを画定するためにのみ、又はヒンジ及びミラーなどの他の領域を画定するために配置される。いずれの場合においても、強化材料はヒンジ材料を堆積させる前に取り除く。第２（ヒンジ）層の材料は、第１層と同じ（例えば窒化シリコン）でも異なって（酸化シリコン、炭化珪素、ポリシリコン、又はＡｌ、ＣｏＳｉＮｘ、ＴｉＳｉＮｘ、ＴａＳｉＮｘ、或いは他の三元以上の化合物）もよく、第１層と同様に化学気相成長により堆積させることができる。この第２／ヒンジ層の厚さは、可動素子の硬度、ヒンジの所望の可撓性、使用する材料などに応じて、第１層より厚くても薄くてもよい。一の実施形態では、第２層の厚さは５０〜２１００オングストローム、好適には約５００オングストロームである。別の実施形態では、第１層をＰＥＣＶＤにより、第２層をＬＰＣＶＤにより堆積させる。
更に図１Ｄに示すように、反射導電層２２を堆積させる。反射／導電材料は金、アルミニウム又は他の金属、或いは一つよりも多くの金属から成る合金とすることができるが、ＰＶＤにより堆積するアルミニウムとすることが好ましい。金属層の厚さは５０〜２０００オングストローム、好適には約５００オングストロームとすることができる。反射層及び導電層を別々に堆積させることも可能である。任意選択の金属保護層（図示せず）、例えばＰＥＣＶＤにより堆積させる１０〜１１００オングストロームの酸化シリコン層を付加することができる。次に、フォトレジストを金属層上にパターニングして設け、続いて適切な金属エッチ液を使用して金属層をエッチングする。アルミニウム層を使用する場合、塩素（又は臭素）化学反応（例えば、Ｃｌ２及び／又はＢＣｌ３（又はＣｌ２、ＣＣｌ４、Ｂｒ２、ＣＢｒ４など）を、好ましくは任意選択のＡｒ及び／又はＨｅなどの不活性希釈ガスと一緒に使用するプラズマ／ＲＩＥエッチング）を利用することができる。次に、犠牲層を除去してＭＥＭＳ構造を「切り離す」（図１Ｅ）。
図１Ａ〜１Ｅに示す実施形態では、第１層及び第２層を共に、可動（ミラー）素子を画定する領域に堆積させ、この場合、第１層が無い領域の第２層はヒンジ領域に堆積させる。３層以上の層を使用して積層可動素子を形成することも可能であり、このような構成は、特に光スイッチにおいて光ビームを切り替えるような用途において可動素子のサイズが大きくなる場合に望ましい。図１Ｃに示す単層１８の代わりに複数の層を位置に設けることができ、層２０及び層２２の代わりに複数の層を設けることができる。或いは、層２０及び２２を単層、例えば純金属層又は金属合金層、又は例えば誘電体或いは半導体と金属との混合物である層とすることができる。このような単一又は複数の層に使用する幾つかの材料は、複数の金属から成る合金及び複数の誘電体、又は複数の金属及び窒素、酸素又は炭素（特に遷移金属）から成る化合物を含むことができ、米国仮特許出願第６０／２２８，００７号に開示されており、この文献の主要内容を参照により本明細書に包含する。
一の実施形態では、ヒンジ領域の強化層を取り除き、続いてヒンジ層を堆積させ、強化層とヒンジ層を一緒にパターニングする。このような強化層とヒンジ層を一緒にパターニングする操作は、同じエッチ液（例えば、これらの２つの層が同じ材料から成る場合）を用いて行なうか、又は異なるエッチ液を連続して用いて行なうことができる。強化層及びヒンジ層は、塩素化学反応又はフッ素（又は他のハロゲン化合物）化学反応（例えば、Ｆ２、ＣＦ４、ＣＨＦ３、Ｃ３Ｆ８、ＣＨ２Ｆ２、Ｃ２Ｆ６、ＳＦ６など、又はこれらの化合物の考えられる組合せ、或いはＣＦ４／Ｈ２、ＳＦ６／Ｃｌ２などの追加ガス、又はＣＦ２Ｃｌ２のような複数のエッチング種を使用するガスを用い、可能であればこれらの全てで一つ以上の任意選択の不活性希釈ガスを使用するプラズマ／ＲＩＥエッチング）によりエッチングすることができる。当然ながら、強化層とヒンジ層に異なる材料を使用する場合、異なるエッチ液を用いて各層をエッチングすることができる。別の構成として、反射層を第１（強化）層及び／又は第２（ヒンジ）層の前に堆積させることができる。ヒンジ材料の前に堆積させる場合も、ヒンジ材料及び強化材料の両方の前に堆積させる場合も、ヒンジ材料の堆積及びパターニングの前に金属をパターニングする（例えばヒンジ領域の金属を取り除く）ことが好ましい。
図３Ａ〜３Ｅは、同じプロセスを異なる断面（図４のライン３−３に沿った断面）で示し、さらに任意選択の遮光層１２を光透過基板１０に堆積させ、続いて犠牲層１４、層１８、２０及び金属層２２をその上に堆積させる様子を示している。図１Ａ〜１Ｅ及び図３Ａ〜３Ｅに示す断面はそれぞれ、図２及び４に示すほぼ正方形のミラーをラインに沿って切断したものである。しかしながら、これらのミラーは正方形である必要は無く、回折を減らし、且つコントラスト比を大きくすることのできる他の形とすることができる。このようなミラーは、ＩＩｋｏｖらによる米国仮特許出願第６０／２２９，２４６号に開示されており、この文献の主要内容を参照により本明細書に包含する。また、ミラーヒンジは、この仮出願に示されるようなねじりヒンジとすることもできる。
ここで、上に記載した材料及び方法は単なる例であり、他の多くの方法及び材料を使用することができることにも留意されたい。例えば、Ｓａｎｄｉａ ＳＵＭＭＩＴプロセス（構造層にポリシリコンを使用する）又はＣｒｏｎｏｓ ＭＵＭＰＳプロセス（同じく構造層にポリシリコンを使用する）を本発明において使用することができる。また、ＭＯＳＩＳプロセス（ＡＭＩ ＡＢＮ−１．５μｍＣＭＯＳプロセス）を本発明に適合させて、例えばＭｅｈｒｅｇａｎｙらによるＴｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，ｖ．３５５−３５６，ｐｐ５１８−５２４，１９９９に開示されているＭＵＳｉＣプロセスとすることができる。また、本明細書に開示する犠牲層及びエッチ液は単なる例示に過ぎない。例えば、二酸化シリコン犠牲層を使用し、この層をＨＦ（又はＨＦ／ＨＣｌ）により除去することができる。或いは、シリコン犠牲層をＣＩＦ３又はＢｒＦ３によって除去することができる。また、ＰＳＧ犠牲層をバッファードＨＦで除去することができるか、又はポリイミドのような有機犠牲層をドライプラズマ酸素放出工程で除去することができる。当然ながら、エッチ液及び犠牲材料は、使用する構造材料に応じて選択する必要がある。また、前述でＰＶＤ及びＣＶＤについて記載したが、スピン塗布、スパッタリング、陽極酸化、酸化、電気メッキ及び蒸着を含む他の薄膜堆積法を使用してこれらの層を堆積させることができる。
図１〜４に示す微細構造を第１ウェハの上に形成した後、犠牲層を除去して微細構造（この例ではマイクロミラー）を切り離すことが好ましい。この切り離しはダイレベルで行なうことができるが、切り離しはウェハレベルで行なうことが好ましい。図１Ｅ及び３Ｅはこれらの切り離された状態の微細構造を示している。図１Ｅに示すように、複数のポスト２は切り離し済みの微細構造を基板１０の上に保持する。
また、上に記載したように各ミラーのヒンジをミラー素子と同じ平面に形成する（及び／又は同じ堆積工程の一部として形成する）ことができるが、これらのヒンジは、別の処理工程の一部として、ミラー素子と分離させ、且つ異なる平面においてミラー素子に平行に形成することもできる。この重ね合わせたタイプのヒンジは、前術の米国特許第６０４６８４０号の図１１及び１２に開示されており、更なる詳細は、Ｈｕｉｂｅｒｓらによる２０００年８月３日出願の「A Deflectable Spatial light Modulator Having Superimposed Hinge and Deflectable Element」と題する米国特許出願第に開示されており、この文献の主要内容を参照により本明細書に包含する。これらの図に示されるような一つの犠牲層を形成する場合も、又は重ね合わせたタイプのヒンジのように２つ（又は３以上）の犠牲層を形成する場合も、このような犠牲層は、後述するように、好適には等方性エッチ液を使用して取り除かれる。このようなミラーの「切り離し」は、上述した工程の直後に、又はアセンブリ場所の工場から出荷後に行なうことができる。
バックプレーン
第２基板又は「下方」基板（バックプレーン）のダイは、電極群から成る大きなアレイをダイの最上金属層の上に含む。各電極はマイクロディスプレイの一画素（上部光透過基板の上の一のマイクロミラー）を静電的に制御する。バックプレーンの表面上の各電極に印加される電圧によって、この電極に対応するマイクロディスプレイ画素が光学的に「オン」又は「オフ」してマイクロディスプレイ上に可視画像を形成するかどうかが決定される。バックプレーン及びパルス幅変調グレースケール又はカラー画像を生成する方法の詳細は、Ｒｉｃｈａｒｄｓによる米国特許出願第０９／５６４０６９号に開示されており、この文献の主要内容を参照により本明細書に包含する。
好適な実施形態では、ディスプレイ画素自体が２値であり、常に完全「オン」又は完全「オフ」となるので、バックプレーン設計は純粋にデジタルである。マイクロミラーはアナログモードで動作させることができるが、アナログ機能は必要ではない。システム設計を簡単にするために、バックプレーンのＩ／Ｏ及び制御論理は、標準ロジックレベル、例えば５Ｖ又は３．３Ｖに適合する電圧で動作することが好ましい。画素を駆動するために利用可能な電圧を最大化するために、バックプレーンのアレイ回路は別個の電源で、好ましくは高電圧で動作させることができる。
バックプレーンの一の実施形態は、工場での５Ｖ論理プロセスにより形成することができる。ミラー電極は０〜５Ｖで、又は信頼性上可能な限り５Ｖ超で動作させることができる。バックプレーンはまた、工場でのフラッシュメモリプロセスのような高電圧プロセスにより、このプロセスの高電圧素子を使用して形成することができる。バックプレーンはまた、１２Ｖ以上で動作する大面積トランジスタを用いた高電圧プロセスにより形成することができる。高電圧バックプレーンは、低電圧バックプレーンが供給する５〜７Ｖよりもはるかに大きい電極電圧振幅を生成することができるので、画素を更に確実に駆動することができる。
デジタルモードでは、各電極をいずれかの状態（オン／オフ）に設定し、該状態を電極の状態が再書き込みされるまで維持することができる。画素当たり１ビットの構成のＲＡＭのような構造はこれを実現する一のアーキテクチャである。一例としてＳＲＡＭベースの画素セルが挙げられる。ラッチ又はＤＲＡＭ（パストランジスタ＋キャパシタ）のような別の公知の記憶素子も利用可能である。ダイナミック記憶素子（例えば、ＤＲＡＭのようなセル）を使用する場合、素子を入射光からシールドすることが望ましく、シールドしなければリークが生じ得る。
グレースケール又はフルカラー画像は、画素群を高速にオン及びオフに変化させることにより生成することができ、この動作は、例えば上述したＲｉｃｈａｒｄｓによる米国特許出願第０９／５６４，０６９号に開示された方法に従って行なわれる。この方法による動作を実行するためには、行を一度に書き込む操作よりも細かい書き込み操作は通常必要ではないが、バックプレーンによってアレイに対するランダムアクセス形の書き込みが可能になることが好ましい。
消費電力を最小化することは、主として熱的な理由により望ましい。消費電力を減らすことにより光／熱の配分量が増えるので、マイクロディスプレイはより高電力のランプの熱に耐えることになる。また、マイクロディスプレイのアセンブリ（ウェハとウェハを接合し、ずらして切削する）法により、全てのＩ／Ｏパッドがダイの一辺に偏在するのが好ましい。完成デバイスのコストを最小化するためには、ピン数を最小化するのが望ましい。例えば、行アドレス信号又は使用頻度の低い制御信号をデータバスに多重化することにより、これらの機能を実行するための個々のピンを無くすことができ、それによるスループットへの悪影響は無視できる程度である（数パーセント、例えばデータ行当たりのアドレス情報に対して一クロックサイクルは許容可能である）。データバス、クロック、及び少数の（５以下の）制御信号は全て必要である。
使用に当たって、ダイは２００Ｗ以上のアークランプで照射することができる。この構成における熱効果及びフォトキャリアの効果によって、特殊なレイアウトを行なう必要が生じ、このレイアウトでは動作状態の回路を覆う金属層を出来る限り「不透明」にして入射光エネルギーを反射し、フォトキャリア及び熱効果を最小化する。オンチップのＰＮダイオードを設けてダイの温度を測定することができる。
一の実施形態では、解像度は画素数が１０２４×７６８のＸＧＡであるが、他の解像度を利用することもできる。画素ピッチは５〜２４μｍ（例えば１４μｍ）が好ましい。電極アレイ自体のサイズは画素ピッチ及び解像度により決まる。従って、１４μｍのＸＧＡデバイスの画素アレイは１４．３３６×１０．７５２ｍｍのサイズとなる。
アセンブリ：
上部基板（ウェハ）及び下部基板（ウェハ）の処理（例えば、下部ウェハ上の回路／電極、上部ウェハ上のマイクロミラー）が完了した後、上部ウェハ及び下部ウェハを互いに接合させる。これらの２つの基板を接合することにより、一方の基板上のマイクロミラーを他方の基板上の電極に近接配置することができる。この配置構成を図５及び６に示すが、これらの図について以下に更に詳述する。
ウェハを組み立て、そしてウェハアセンブリを個々のダイに分離する方法は、Ｓｔｅｆａｎｏｖらによる「Asymmetrical Scribe and Separation Method of Manufacturing Liquid Crystal Devices on Silicon Wafers」と題する米国特許第５９６３２８９号に開示されている液晶素子のアセンブリ方法と幾つかの点で類似しており、この文献を参照により本明細書に包含する。多くの接合方法が使用可能であり、このような方法には、例えば接着接合（例えば、エポキシ、シリコン、低誘電率（低Ｋ）材料又は他の接着剤−後述）、陽極接合、圧着接合（例えば金又はインジウムを使用する）、金属共晶接合、半田接合、溶融接合、又はこの技術分野で公知の他のウェハ接合プロセスが挙げられる。上部ウェハ及び下部ウェハが同じ材料から成るか、又は異なる材料（シリコン、ガラス、誘電体、多層構造ウェハなど）から成るかに拘わらず、これらのウェハをまず、可視欠陥、引っ掻き傷、パーティクルなどの有無に関して検査する（図７のフローチャートのステップ３０）ことができる。検査後、ウェハをこの技術分野で標準のクリーニングプロセスを通して処理する（ステップ３２）ことができる。このプロセスは、スクラビング、ブラッシング、又は溶剤、界面活性剤溶液、及び／又は脱イオン（ＤＩ）水の中での超音波洗浄を含む。
ミラーはこの時点（ステップ３４）で切り離すことが好ましい。切り離しは、エポキシ塗布、又は接合の直前に行なうことが好ましい（切り離しと接合との間の任意選択のスティッキング（引っ付き現象）防止処理を行う場合は除く）。シリコン犠牲層の場合、切り離しは二フッ化キセノン、及び任意選択の希釈剤（例えば、窒素及び／又はヘリウム）から成る雰囲気の中で行なうことができる。当然ながら、三フッ化臭素及び三塩化臭素のようなハロゲン間化合物を含む他のエッチ液を使用することもできる。切り離しは、シリコン犠牲層（複数のシリコン犠牲層）をエッチングするための、プラズマエネルギー又は他の外部エネルギーを必要としない自発化学エッチングが好ましい。エッチングの後、デバイスの残りの部分に対して、スティッキング防止層（例えば自己組織化単分子層）を塗布することによりスティッキング防止処理を行なう（ステップ３６）。この層は、デバイスを液体シラン又は気体シラン、好ましくはハロシラン、最も好ましくはクロロシランに晒すことにより形成する。当然ながら、ＭＥＭＳ構造にスティッキング防止機能を付与する多くの異なるシランがこの技術分野において知られており、これらのシランには、Ｍａｂｏｕｄｉａｎらによる「Self Assembled Monolayers as Anti-Stiction Coatings for MEMS: Characteristics and Recent Developments」と題する文献に開示される種々のトリクロロシランだけでなく、他の非フッ素化（又は部分フッ素化、或いは全フッ素化）アルキルトリクロロシラン、好適には炭素原子数が少なくとも１０個の炭素鎖を有する非フッ素化アルキルトリクロロシラン、及び部分フッ素化、或いは全フッ素化トリクロロシランが含まれる。Ｇｅｌｅｓｔ社が供給する（トリデカフルオロ−１，１，２，２−テトラハイドロ−オクチル）トリクロロシランが一例として挙げられる。フェニルを含む、又は環状構造を有する他の有機基を含むトリクロロシランのような他のトリクロロシラン（好適にはフッ素化トリクロロシラン）も利用することができる。本発明に使用する種々の気相潤滑剤は米国特許第６００４９１２号、同第６２５１８４２号及び同第５８２２１７０号に開示されており、各文献を参照により本明細書に包含する。
２枚のウェハを互いに接合させるために、スペーサをシール剤の中に混入させる（ステップ３８）。通常、半球状又はロッド状のスペーサをこれらのウェハの間に分散配置することでセルギャップの制御を可能にし、セルギャップを均一にし、ミラー偏向を可能にするための空間を形成する。スペーサはディスプレイのガスケット領域に分散させることができるので、シール剤を塗布する前にガスケット用シール剤に混入させることができる。これは通常の攪拌混合プロセスにより行なうことができる。上部ウェハと下部ウェハとの間の最終目標ギャップは１〜１０μｍであることが好ましいが、形成するＭＥＭＳデバイスによって他のギャップも可能である。ギャップは当然ながら、封止するＭＥＭＳ構造のタイプ及びマイクロマシン技術を用いて処理する部分がＭＥＭＳ構造の表面であるか、又はバルクであるかによって変わる。半球又はロッドはガラス又はプラスチック、好適には弾性変形材料から作製することができる。別の構成として、柱状スペーサをこれらの基板の内の少なくとも一方の基板の上に形成することができる。一の実施形態では、柱状スペーサはアレイの側にのみ設けることができる。別の実施形態では、柱状スペーサはアレイ自体の中に形成することができる。スペーサ付き、又はスペーサ無しの他の接合剤を使用することができ、この接合剤には、陽極接合、又はパターニングされた共晶又は金属を使用する金属圧着接合が含まれる。
次にガスケット用シール剤は、普通、注射器を通した自動制御液体散布及び印刷（スクリーン、オフセット又はローラ）を含む２つの業界標準方法の内の一つの方法によって下部基板上に所望のパターンに散布することができる。注射器を使用する場合、この注射器を部品に対してＸ−Ｙ座標に沿って移動させる。注射器先端は部品の丁度上に位置するように制御し、正の圧力を加えることにより針を通してガスケット材料を圧入する。正の圧力は、ギア駆動構成及び／又はエアピストンにより、及び／又はオーガの使用により、加圧される機械プランジャーにより加えられる。この散布方法によって最大解像度及びプロセス制御が可能になるがスループットが低くなる。
次に、２枚のウェハを、好ましくは１ミクロン以内の精度で位置合わせ（ステップ４２）する。対向電極又は有効表示領域の位置合わせには、対向基板上の基板マークを重ね合わせることが必要である。この作業は普通、拡大レンズ付きのビデオカメラを援用して行なわれる。装置はその複雑さに関して、手動からパターン認識機能を備える全自動に亘る。高性能化のレベルがどのようなものであろうと、これらの装置は次のプロセスを実行する。１．非常に少量のＵＶ硬化接着剤をアレイに含まれる全ての機能素子の周辺及び機能素子から離れた位置に散布する；２．対向基板のマークの位置合わせを機器性能の範囲内で行なう；そして、３．残りの接合プロセスによりこれらの基板を加圧し、ＵＶ照射により粘着させて、位置合わせが行なわれた状態でこれらのウェハを固定する（例えば、内部エポキシを硬化させる）。
最終的なセルギャップは、ＵＶ加圧又は熱圧着によって既に粘着固定された積層構造を加圧する（ステップ４４）ことにより設定することができる。ＵＶ加圧では、共通手順を実行してこれらの基板を、少なくとも一方、又は両方が石英である２つのプレスプラテンを使用して加圧すると、ＵＶランプからのＵＶ照射光が弱まることなくガスケット用シールエポキシに達することができる。照射時間及び光束量は、機器及び接着材料によって決まるプロセスパラメータである。熱硬化エポキシの場合、熱圧着に使用する上部プラテン及び下部プラテンを加熱する必要がある。これらのプレスプラテンの間に生じる力は通常何ポンドにも達する。熱硬化エポキシを使用する場合、初期加圧の後、アレイは通常、積層構造の押圧固定具に移送され、そこで加圧され続け、加圧後硬化処理を４〜８時間受ける。
一旦、これらのウェハを互いに接合させて一つのウェハアセンブリを形成した後、このアセンブリを個々のダイに分離することができる（ステップ４６）。シリコン基板及びガラスのスクライブは、それぞれの基板の上で少なくとも一の方向に沿ってずれるように配置する。次にこれらのユニットを分離すると、各ユニットが一方の側に一の接合パッド用の出っ張り及び他方の側にガラス電気コンタクト用の出っ張りを有するようになる。これらの部品は次の方法のいずれかを使用してアレイから分離することができる。アレイ（ガラス第１）基板をスクライブする順番は、従来の固体カメラを使用してスクライブ装置における表示及び位置合わせを行なう場合に重要となる。この制約は、シリコンを透過して撮像するので」前面金属マークを表示することができる特殊な赤外線表示カメラを設置しない限り、課されることになる。スクライブ工具をスクライブマークに位置合わせし、操作する。結果としてガラスに設けられるスクライブ線を基準マークとして使用してシリコン基板スクライブレーンの位置合わせを行なう。これらのスクライブレーンはガラス基板スクライブに一致していても、又はガラス基板スクライブから一様にずれていてもよい。次にこれらの部品をアレイから、両方の基板の上のスクライブを穿孔することにより分離する。自動ブレーキング（ｂｒｅａｋｉｎｇ：分割）は、市販のギロチン式切断装置又は支点（ｆｕｌｃｒｕｍ）を利用する分割装置により行なう。これらの部品は手を使って分離することもできる。
分離は、ガラススクライブ加工及びシリコン基板の部分切削によっても行なうことができる。切削を行なうには、ガスケット散布においてプロセスを追加する必要がある。切削は高圧ジェット水を噴射しながら行なう。充填口の領域において湿気を無くすことが必要であり、湿気を無くさなければＭＥＭＳ構造に損傷が生じ得る。従って、ガスケット散布に際しては、追加のガスケットビーズをウェハ周辺に散布する必要がある。各スクライブ／切削レーンの端部は、位置合わせ及び加圧プロセス中に空気を排気するために、最初は空いたままにしておく必要がある。アレイを加圧し、ガスケット材料を硬化させた後、ガスケット又は端部シール剤のいずれかを使用して排気口を閉じる。次に上述のように、ガラスを位置合わせし、スクライブする。ウェハの切削はシリコンの裏面から行ない、この場合シリコンの裏面では、切削経路を上述のガラススクライブレーンに対して位置合わせする。次にウェハをその厚さの５０％〜９０％の深さまで切削する。次にこれらの部品を上述のように分離する。
別の方法として、ガラス基板及びシリコン基板の両方を部品分離の前に一部だけ切削することができる。同じガスケットシール構成を使用する場合、上述の排気及びシールプロセスにおいて、切削レーンをガラス基板上のマークに位置合わせする。ガラスをその厚さの５０％〜９５％の深さまで切削する。シリコン基板を切削し、部品を上述のように分離する。
上述した実施例について、図８を参照すると、この図では４５個のダイ領域がウェハ５の上に形成されている。各ダイ領域３（長さＡ及び高さＢ）は一つ以上の（好適には切り離された）微細構造を含む。投影システムのマイクロミラーアレイの場合、各ダイは少なくとも１０００個の可動ミラーを有することが好ましく、更に可能であれば１００，０００〜１０，０００，０００個のミラー（高解像度の場合には１，０００，０００〜６，０００，０００個の可動素子）を有する。当然ながら、微細構造がＤＣリレー又はＲＦ ＭＥＭＳスイッチ（或いは光スイッチのミラー）である場合、数百万個の微細構造よりもずっと少ない数の微細構造を設けることができ、更には１００個未満、或いは１０個未満の微細構造（又は単一構造）とすることもできる。当然ながら、各ダイ領域に数個の微細構造しか設けられない場合、これらのダイ領域自体をほとんどの場合において小さくすることができる。また、これらのダイ領域は矩形である必要は無いが、この形であるとエポキシ塗布及び単体化が容易になる。
図９Ａに示すように、４つのダイ領域３ａ〜３ｄがウェハ５の上に形成される（普通はもっと多くのダイを形成することができるが、説明を簡単にするために４つのダイのみを示している）。各ダイ領域３ａ〜３ｄは一つ以上の微細構造を含み、これらの微細構造は既に適切なエッチ液中で切り離されている。図９Ｂに示すように、エポキシをビーズ３１ａ〜３１ｄの形でダイ領域の各辺に沿って、又はビーズ３２ａ〜３２ｄとしてダイ領域の各コーナーに塗布することができる。又は、リボン状エポキシ３３ａ，３３ｂを各ダイの２つの辺に沿って塗布することができるか、或いは単一のリボン状エポキシ３４をダイ全体をほぼ取り囲む形に塗布することができる。当然ながら、他の多くの構成を用いることが可能であるが、ダイが完全にガスケット用エポキシによって取り囲まれないことが望ましい。というのは、ダイが完全にガスケット用エポキシによって取り囲まれると、エポキシの完全硬化又は部分硬化の間に２枚のウェハを加圧接合させる際、空気又は他のガスが逃げて行かないからである。また当然ながら、高い製造スループットを実現するためには、共通のエポキシ塗布方法をウェハ全体に対して適用することが好ましい（図９Ｂにおける異なるタイプの塗布方法は例示のためにのみ示している）。また、エポキシを塗布する複数の領域に関してはまず、該当する領域（好適には、エポキシは圧縮中に延びるのでビーズ状のエポキシ又は帯状のエポキシよりも広い領域）に犠牲材料を堆積させることができる。犠牲材料は、微細構造をその上に有する領域を除く全ウェハに塗布することもできる。また、導電性エポキシ（又は他の接着剤）を使用して回路及び電極を含むウェハとＭＥＭＳをその上に有するウェハとの間の電気コンタクトを可能にすることができる。
図９Ｃでは、シール用ウェハ２５及び微細構造（及び任意選択の形で回路）を備える下部基板のウェハ５を互いに接触させる。これらの２枚のウェハの間の最終ギャップは、２枚のウェハを一緒に保持し、且つ一様に単体化することができるのであればどのようなサイズとすることもできる。ガスケット用ビーズは加圧すると延びる（従って、高密度に配置されたダイ領域を有する１枚のウェハの上に有効な実体部分が形成される）ので、ギャップサイズを１μｍ超、好適には１０μｍ超とすることが好ましい。ギャップサイズは、微細加工されたスペーサ又はエポキシに混入させたスペーサ（例えば２５μｍスペーサ）を設けることにより一定の値に制御することができる。しかしながら、微細構造のタイプ及び加える圧力の大きさによって、スペーサは必ずしも必要でない。
図９Ｄは、第１ウェハ５及びシール用ウェハ２５を互いに接合させた様子を示している。好適には、水平及び垂直切断ライン又は部分切削線２１ａ及び２１ｂをシール用ウェハ２５及び第１（下部）ウェハ５（ウェハ５上にはラインを示していない）の両方の上に設ける。２枚のウェハの上の切断ラインは互いから２つの切断ラインの内の少なくとも一方（水平又は垂直）の方向にわずかにずれている。このずらし切断、又はずらし部分切削により、ウェハが完全に個々のダイに単体化されたときに各ダイに出っ張りを設けることができる（図９Ｅ参照）。ダイ３ｃ上の出っ張り６上の電気接続４によって、シール用ウェハ部分を取り除く前にダイを電気的にテストすることができる。万が一、ダイが微細構造の電気テストにおいて不良となった場合には、シール用ウェハは取り除く必要が無く、ダイ全体を廃棄することができる。
再度図５を参照すると、接合済みウェハアセンブリダイ１０の一部の上面透視図が示されている。当然ながら、図１〜５に示すミラー形状は例示であり、ＩＩｋｏｖらによる２０００年１２月７日出願の米国特許出願第０９／７３２４４５号に開示されているような他の多くのミラー構造を利用することができ、この文献を参照により本明細書に包含する。説明を明瞭にするために、２×２格子状構成の４つの画素セル５４、５４ａ、５４ｂ及び５４ｃのみを図５に示している。画素セル５４、５４ａ、５４ｂ及び５４ｃは、例えば１２ミクロンの画素ピッチを有する。「画素ピッチ」という用語は、隣接画素セルの同様な箇所の間の距離として定義される。
各々がそれぞれ画素セル５４、５４ａ、５４ｂ及び５４ｃに対応する反射偏向素子（例えばミラー４８、４８ａ、４８ｂ及び４８ｃ）は、偏向の生じない位置の光透過基板５２の下面１４に取り付けられる。従って、ミラー４８、４８ａ、４８ｂ及び４８ｃは図５の光透過基板５２を通して観察することができる。説明を明瞭にするために、ミラー４８、４８ａ、４８ｂ又は４８ｃと、光透過基板５２との間の間隙状の光ブロッキング層５６は、下層のヒンジ５０、５０ａ、５０ｂ又は５０ｃが分かるように破線でのみ示した。隣接ミラーの間隔は、例えば０．５μｍ以下とすることができる。
光透過基板５２は後続の処理温度に耐え得る材料から作製する。光透過基板５２は、例えば５００ミクロン厚さの４インチ径石英ウェハとすることができる。このような石英ウェハは、例えばHoya Corporation U.S.A.(960 Rincon Circle, San Jose, Calif. 95131)などから広く入手可能である。又は、基板はＣｏｒｎｉｎｇ １７３７又はＣｏｒｎｉｎｇ Ｅａｇｌｅ２０００のようなガラス、或いは他の適切な光透過基板とすることができる。好適な実施形態では、基板は可視光を透過し、そしてディスプレイに利用可能なレベルのガラスとすることができる。
図６に示すように、光透過基板５２は、スペーサ４４によって離間した関係となるようにＭＯＳタイプ等の基板６２に接合させる。複数の電極６３を複数のマイクロミラー６４（簡単のため、簡易化した形の９個のみのミラーを示している）に隣接する形で配置して、これらのマイクロミラーを静電的に偏向させる。入射光ビーム６５ａは偏向していないミラーによりその入射角と同じ角度で反射されることになるが、ミラーが偏向したときには出射光ビーム６５ｂのように「垂直に」偏向される。何千又は何百万ものミラーから成るアレイは、異なる色から成る連続ビームをミラー群に振り向けるカラーシーケンサ（カラーホイール又はカラープリズム）と連携して、光を選択的に動かし、投影光学系に向けて「垂直に」偏向させ、ターゲット（例えばプロジェクションテレビジョン、会議室用プロジェクターなど）上にカラー画像を投影する。一タイプの投影システムの簡易模式図を図１３に示す。この図では、光源１、例えば反射板２を有するアークランプは光を振り向けてカラーシーケンサ（例えばモータ４により回転軸７を中心に回転するカラーホイール３）を透過させ、その後、光は光パイプ５及び光学系６に入射してマイクロミラーアレイ８に入射し、アレイのマイクロミラーによって反射され、そしてプロジェクション光学系９を介してターゲットに投影される。
上に示したマイクロミラーの形成方法は、本発明に従って多くの異なる（電気部品を備える、又は備えない）ＭＥＭＳデバイスを形成する多くの方法の内の一例に過ぎない。最終的なＭＥＭＳデバイスの電気部品は、上述の例のマイクロミラーとは別のウェハの上に形成されるが、回路及び超小型機械構造をモノリシックに同じ基板に形成することも可能である。ＭＥＭＳ構造の形成方法は、微細構造がマイクロミラーである場合、図１〜４に示した方法と同様のものとすることができる（ミラーが回路及び電極を形成した後に基板の上に形成される点が異なる）。或いは、この技術分野では公知である、回路及びマイクロミラーをモノリシックに同じ基板上に形成する方法を使用することができる。
図１０Ａ及び１０Ｂは、互いに接合させ、その後単体化させる２枚のウェハを示している。図１０Ａは光透過カバーウェハ（マスク領域、ゲッタ領域、潤滑剤領域及び金属圧着接合領域を有する）の上面図であり、図１０Ｂは下部半導体ウェハの上に（圧着接合用の金属領域と一緒に）モノリシックに形成されたミラーアレイ（例えば空間光変調器）を示す図である。まず図１０Ｂを参照すると、複数のミラーアレイ７１ａ〜７１ｅが「下部」ウェハ７０（例えばシリコンウェハ）の上に形成されている。これらのミラーを切り離した後、圧着接合用の金属を各ミラーアレイの周りに設ける（領域７３ａ〜７３ｅ）。当然ながら、もっと多くのアレイをウェハ上に形成することができる（図８に示すように）。「上部」ウェハ８０（例えばガラス又は石英−好適にはディスプレイに利用可能なレベルのガラスから成る）の上には、マスク８１ａ〜８１ｅを形成し、これらのマスクによって、２枚のウェハを接合させ、単体化させた後に、各ダイの周辺領域近傍の可視光がミラーアレイに達することがないようにする。図１０Ａにはまた、潤滑剤領域８３ａ〜８３ｅ、ゲッタ材料領域８５ａ〜８５ｅ、及び圧着接合用の金属領域８７ａ〜８７ｅが示される。図１０Ｂのウェハを自己組織化分子層又は他の潤滑剤によって処理した場合、図１０Ａのウェハ上に潤滑剤を追加する操作を必要に応じて省略することができる（但し、潤滑剤を複数回に渡って塗布することができるが）。ウェハにガスケット又は帯状域として、或いは滴下によって設ける潤滑剤は、米国特許第５６９４７４０号、同第５５１２３７４号、同第６０２４８０１号、及び同第５９３９７８５号に開示されている種々の液体又は固体有機物（又は有機材料−無機材料から成るハイブリッド材料）のような適切な潤滑剤とすることができ、これらの文献の各々を参照により本明細書に包含する。一の実施形態では、トリクロロシランＳＡＭをウェハ全体、又はウェハの大部分に塗布して少なくとも超小型機械素子を覆うようにし、シリコンを潤滑剤領域８３ａ〜８３ｅに塗布する。圧着接合用の金属は、金又はインジウムのようなこの目的に適する金属であればどのような金属であっても良い。（別の構成として、接着剤を使用する場合、接着剤は、エポキシ又はシリコン接着剤、好ましくは放出ガスの少ない接着剤のような適切な接着剤であればどのような接着剤とすることもできる）。当然ながら、これらの素子のどのような組合せもあり得る（又は、接合法が接着接合法以外の方法である場合には組合せは全く存在しない）。好適には、接合前に、マスク、潤滑剤、ゲッタ及び接合材料の内の一つ以上を「上部」ウェハ８０の上に設ける。また、潤滑剤、ゲッタ及び接合材料は、上部ウェハ又は下部ウェハにのみ、或いは両方のウェハに設けることができる。別の実施形態では、接合材料が両方のウェハに設けられている状態で潤滑剤及びゲッタを下部ウェハの回路及び電極近傍に設けることが望ましい。当然ながら、ＭＥＭＳの用途によっては、マスク（又は潤滑剤、或いはゲッタ）を省略することができる（例えばディスプレイ以外の用途に対して）。また、帯状の潤滑剤、ゲッタ及び接合材料は、ウェハ上の「ダイ領域」を完全に取り囲む必要は無いが、図９Ｂに示すような細長に連なったドットの形で設けることができる。接合材料がＭＥＭＳダイ領域を完全には取り囲まない場合、単体化の前に、接合材料「ギャップ」を充填して単体化処理の間、ＭＥＭＳデバイスを（単体化方法に応じて粉塵汚染及び／又は液体侵食から）保護することが好ましい。
複数の基板（単一ウェハよりも小さな）を別のウェハに接合することも可能である。図１０Ｃ及び１０Ｄに示す実施形態では、基板１０１ａ〜１０１ｄは可視光を透過する基板であり、その上にマスク８１ａ〜８１ｄ、並びに潤滑剤領域８３ａ〜８３ｄ、ゲッタ材料領域８５ａ〜８５ｄ、及び接合材料領域８７ａ〜８７ｄ（例えば金属圧着接合用の金又はインジウム）を有する。マスク領域は、可視光の透過を阻止する「ピクチャーフレーム」形の矩形領域であることが好ましい。この構成は、ウェハ上に形成されるマイクロミラーアレイに入射する光を選択的に阻止するために望ましい。マスク領域付きの複数の基板をウェハに接合させた後、ウェハを複数のウェハアセンブリ部分に単体化し、その後、図１２に示すようなパッケージングを施す。
ＭＥＭＳウェハは、デバイスの最終用途に応じて、シリコン、ガラス、石英、アルミナ、ＧａＡｓなどを含む適切な材料であればどのような材料から作製することもできる。シリコンウェハは通常、回路を含むように処理される。光ＭＥＭＳ用途（例えば光スイッチ用又はディスプレイ用のマイクロミラー）の場合、図１０Ａの「上部」ウェハは上述の如く透明であることが好ましい。図１０Ａに示すマスクは、ＴｉＮ，ＡｌＮ、又は他の酸化物、或いは窒化化合物、又はポリマー、或いは十分なレベルの光阻止機能を備える他の適切な材料から作製されるような吸収マスク又は反射マスクとすることができる。この「上部」ウェハは、レンズ、ＵＶフィルタ又は他のタイプのフィルタ、或いは反射防止及び／又は傷防止コーティングのような他の光素子を組み込むこともできる。
次に、２枚のウェハを位置合わせし、接合させ、硬化させ（接着剤のタイプに応じて、例えばＵＶ光又は熱を使用して）、上に示したように単体化する。図１１Ａは図１０Ａのライン１１−１１に沿った断面（図１０Ｂの下部ウェハ７０との位置合わせを行なった後の）であり、図１１Ｂは接合後（且つ単体化処理前）の同じ断面である。図１２は、接合済みウェハを単体化処理した後のパッケージング済みウェハアセンブリ部分を示したものである。図１２に示すように、下部基板９４が上部基板９３に接合されており、下部基板は下部パッケージング基板９０の上に保持される。下部ウェハ部分９４上の金属領域９６はパッケージ基板９０上の金属領域９７に電気接続される。この図に示すように、他のＭＥＭＳパッケージング構成とは異なり、基板９３及び９４から形成されるウェハアセンブリダイを更に封止及びパッケージングする必要は無い。というのは、ＭＥＭＳ素子は既にウェハアセンブリ内に保護されているからである。従って、２つの接合済みダイ基板（例えば、ＭＥＭＳ素子を光透過基板上に有する構成の光透過基板及び半導体基板）から構成されるダイは、ＭＥＭＳ素子が外気に触れないように素子を密封する（好適には気密にシールする）。マイクロミラーアレイは第１基板（好適には、ガラス、又はディスプレイに利用可能なレベルのガラス）の上に保持されるマイクロミラー群から構成され、この基板を半導体基板（好適にはシリコン）に接合させ、今度はこの半導体基板を下部パッケージ基板に接合させ、この下部パッケージ基板は接合済みダイ基板を完全には封止しておらず（何故なら、光透過基板及び半導体基板が既にＭＥＭＳ素子を封止しているから）、このような構成のマイクロミラーアレイは、標準パッケージングによるプロジェクションディスプレイ用のマイクロミラーアレイよりも安価な代替選択肢となる。また、このようなパッケージング構成によって、スティッキング防止処理、ゲッタリングなどがウェハレベルで可能になり、デバイスのパッケージングコストが更に小さくなる。別の構成として、２つの接合済みダイ基板を完全包囲型パッケージ（光がパッケージに入射、及びパッケージから出射することができる光透過窓を有する）内に完全に封止することが可能である。このような完全包囲型パッケージは、例えば大気圧よりも低い圧力を有する気密パッケージとすることができる。気密シールされて合体したこれらの接合済みダイ基板の間の圧力は１気圧未満、好適には０．２５気圧未満、更に好適にはＴｏｒｒ未満とすることができる。非常に低い圧力が望ましい場合には、これらの基板の間の圧力は、１０Ｔｏｒｒ未満、１Ｔｏｒｒ未満、又は１００ｍＴｏｒｒ未満という非常に低い圧力さえも使用することができる。ゲッタ、潤滑剤などは接合済み基板内ではなく、この包囲型パッケージ内に配置することができる。
好適には、半導体基板（又は回路及び電極を搭載した他の基板）に接合させた光透過基板が、好ましくは周囲環境よりも低い圧力で、周囲環境からＭＥＭＳ素子を気密シールする。低い圧力を実現するためには、２つの基板（ダイ又はウェハ）を大気圧よりも低い圧力で互いに接合させ、気密にシールする（ウェハレベルで実行する場合には、その後にウェハの単体化を行う）。又は、２つの基板を気密シールではないが、大気圧で接合させ、その後、大気圧よりも低い圧力で第２シールを行ない、この第２シールによって周囲環境から接合済み基板の内部を気密にシールする。このような方法の一例においては、２つの基板をまず接着剤（例えばエポキシ又はシリコン）で接合させ、その後、接着剤の気密性が不十分である場合に、半田付け（この処理は半田塗布又は半田リフローとすることができる）又は他の気密シール（例えばガラスフリットシール）を行なう。両方のシール操作を大気圧よりも低い圧力で行なうか、又は２つの基板間領域の内部圧力が大気圧よりも低いことが望ましくない場合には、このような２度シールを大気圧で行なうことも可能である。また、低い圧力で行なわれるかどうかに拘らず、２つの基板を空気以外のガス、例えば不活性ガス又は複数の不活性ガス（窒素、ヘリウムなど）でシールすることが望ましく、又は或る程度の湿気がパッケージにあるときにスティッキング防止剤がより有効に作用する場合には、湿気を加えることができる。このパッケージング操作はまた、回路及びＭＥＭＳ素子が共に同じ基板の上に設けられており、及びＭＥＭＳ素子が回路とは異なる基板の上に形成されている、モノリシックＭＥＭＳデバイスにとって望ましいものとなる。
切り離しの後で、且つ基板を互いに接合させる前に、スティッキング防止剤をＭＥＭＳ素子の上に塗布する場合、接合する必要のある領域を保護することが望ましく（例えば、接着剤を使用する場合−接着剤が塗布される領域を保護する）、その後、スティッキング防止剤を塗布し、今度は保護剤又は保護膜を取り除き、今度は接合剤を塗布する。このような膜は、後の工程で接合剤を塗布する位置に対応する細片又はリングの形状に適用することができ、さらにフォトレジスト膜、又はＣＶＤ或いはスパッタリングによって堆積させる無機薄膜とすることができる。別の構成においては、ＭＥＭＳ素子を切り離し、その後スティッキング防止剤を塗布することができる。次に、塗布済みスティッキング防止剤（例えば、クロロシラン前駆体又はアルコキシシラン前駆体から形成される自己組織化単層）を、接合剤が塗布される領域（どのようなパターンに塗布しても良い−但し、ＭＥＭＳ素子がアレイに含まれるマイクロミラー群である場合、マイクロミラーアレイ周辺を囲む形が好ましい）から除去する。この除去操作は、レーザアブレーション（好適には、レーザを基板の上方に集光させる）、粒子ビーム、剥離薬品（例えばアセトン）への浸漬、又は機械的除去（硬質の物体又は軟質の物体、或いは研磨ホイールで研削する）によって行なうことができる。
本発明の方法に替わる多くの方法がある。２枚のウェハを接合させるために、エポキシを上部ウェハ及び下部ウェハの一方又は両方に塗布することができる。好適な実施形態では、エポキシは、ウェハの周囲、及びウェハ上の各ダイ／アレイを完全に、或いはほぼ取り囲む領域の両方に塗布する。スペーサはエポキシに混入させ、接合後のウェハの間に所定の間隔が生じるようにする。このようなスペーサによって、上部ウェハ及び下部ウェハを一緒に、これらのウェハが互いから離間するように保持することができる。スペーサは上部ウェハ及び下部ウェハを一緒に保持するように機能し、同時に、可動ミラー素子が移動可能な空間を生じさせる。別の構成として、スペーサ層はマイクロ加工により形成される壁又は突起を含むことができる。或いは、１枚以上のウェハを上部ウェハと下部ウェハとの間に接合させ、各ミラーアレイに対応する領域から各部分を除去する（例えばエッチングにより）ことができる（これにより、アレイの可動素子が偏向動作を行なう空間が形成される）。このような中間ウェハから除去される部分は、上部ウェハと下部ウェハの位置合わせ及び接合の前に除去することができるか、或いはウェハ（複数のウェハ）は、上部ウェハ又は下部ウェハのいずれかに一旦接合させた上でエッチングすることができる。スペーサがマイクロ加工されたスペーサである場合、これらのスペーサは下部ウェハの上に形成することができ、その後、エポキシ、ポリマー、又は他の接着剤（例えば、マルチパート型のエポキシ、又は熱硬化接着剤又はＵＶ硬化接着剤）をマイクロ加工されたスペーサに隣接して塗布する。接着剤及びスペーサは同一の位置に設ける必要はなく、下部基板ウェハの上の異なる領域に設けることができる。接着剤の替わりに、圧着接合材料を使用して上部ウェハ及び下部ウェハを接着させることができる。下部ウェハ（又は上部ウェハ）の上にマイクロ加工により設けられたスペーサは、ポリイミド、ＳＵ−８フォトレジストから作製することができる。
マイクロ加工を使用する代わりに、スペーサは所定サイズの球又はロッドとすることができ、これらの球又はロッドは接着剤が下部ウェハ上に設けられるときに接着剤の内部に含まれる。接着剤の内部に設けるスペーサはガラス又はプラスチックから作製することができるか、或いはスペーサが、上部ウェハの可動素子の静電気による作動に干渉しない限り金属から作製することも可能である。スペーサのタイプ及びスペーサを作製してウェハに接着させる方法に関係なく、スペーサは１〜２５０ミクロンの範囲のサイズであることが好ましく、このサイズは主に可動ミラー素子のサイズ及び偏向の所望角度によって決定される。ミラーアレイがプロジェクションディスプレイ装置用であるか、又は光スイッチ用であるかに拘らず、上部ウェハ及び下部ウェハの平面に直交する方向のスペーサのサイズは１〜１００ミクロンであることが一層好ましく、一部の用途では１〜２０ミクロンの範囲のサイズ、場合によっては１０ミクロン未満のサイズが有利である。
微細構造及び回路が同じウェハの上に形成されるか、又は異なるウェハの上に形成されるかに拘らず、微細構造が犠牲層の除去によって切り離されると、ウェハ上の微細構造（マイクロミラー、マイクロリレーなど）に固着力低減剤を塗布して、微細構造が、同じ基板又は対向基板の上の別の層又は別の構造と接触する際の付着力を低減させる。このような付着力低減剤は公知であるが、本発明では、この低減剤を単体化済みダイ又はダイ用パッケージではなく、ウェハ接合前（又はウェハ接合後、且つ単体化前）のウェハに塗布することが好ましい。種々の付着力低減剤には、種々のトリクロロシラン、及び本明細書の他の箇所で説明したような、超小型電子機械装置のスティッキングを低減するためのこの技術分野で公知の他のシラン及びシロキサンが含まれる。
また、ゲッタ又は分子捕捉剤を上述のように、ウェハ接合前のウェハに適用することができる。ゲッタは水分ゲッタ、水素ゲッタ、パーティクルゲッタ又は他のゲッタとすることができる。ゲッタは、切り離し済みＭＥＭＳ構造の近傍にて（又は、例えばマイクロミラーアレイの場合には、このような構造から成るアレイの周りに、アレイに沿った、或いはアレイに隣接するように）ウェハに適用する。当然ながら、この操作は、ゲッタが切り離し済み構造と接触しないように行なうことが好ましい。水分ゲッタを使用する場合、金属酸化物又はゼオライトを、水分の吸収と捕捉に利用する材料とすることができる（例えば、ＳｔａｙＤｒｙ ＳＤ８００， ＳｔａｙＤｒｙ ＳＤ１０００， ＳｔａｙＤｒｙ ＨｉＣａｐ２０００−それぞれＣｏｏｋｓｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ社製）。或いは、水分及びパーティクルゲッタ（ＳｔａｙＤｒｙ ＧＡ２０００−２）、又は水素及び水分ゲッタ（ＳｔａｙＤｒｙ Ｈ２−３０００）のようなコンビネーションゲッタを使用することができる。ゲッタはいずれのウェハにも適用でき、接着接合を接合法とする場合には、ゲッタはエポキシビーズ又はエポキシ細片に隣接する形で、好ましくはエポキシと微細構造との間に設けることができ、接着剤の塗布前、又は塗布後に適用できる（好適には、接着剤をウェハに塗布する前）。一の実施形態では、ゲッタ（又は２種類以上のゲッタを使用する場合には複数のゲッタ）は、いずれかの（又は両方の）基板に形成される溝又は他のキャビティに設ける。例えば、マイクロミラーアレイの一つ以上の辺に沿って（又は、アレイの周囲全体に）延びる溝は、犠牲層及び薄膜を堆積させる前に（又はマイクロミラー切り離し前の最後に、又は切り離し後に）形成することができる。このような溝（又はキャビティ）はシリコン基板（例えば、上に示したような２枚基板構成として形成される場合には回路及び電極をその上に、又はモノリシックに形成される場合には、回路、電極、及びマイクロミラーをその上に有する）に形成することができる。或いは、ゲッタ用のこのような溝又はキャビティはガラス基板に形成することができる。溝又はキャビティを両方の基板に形成することも可能であり、この場合、ゲッタ材は同一でも異なってもよい。
上記のように、本発明の方法においては、第１ウェハを設け、第２ウェハを設け、回路及び複数の電極を第１ウェハの上に形成し、複数の偏向素子を第１ウェハ又は第２ウェハのいずれかの上に形成し、第１ウェハ及び第２ウェハの位置合わせを行ない、第１ウェハ及び第２ウェハを互いに接合させてウェハアセンブリを形成し、ウェハアセンブリを個々のダイに分離し、そして個々のダイをパッケージングすることによりＭＥＭＳデバイス、例えば空間光変調器を形成する。各ダイは、複数の偏向反射素子から成るアレイを含むことができる。反射素子は直視型ディスプレイ又はプロジェクションディスプレイの画素に対応する。各ダイの反射素子の数は６，０００〜約６，０００，０００又はそれ以上であり、ディスプレイの解像度によって変わる。
本発明の方法では、第１ウェハは、ガラス、ホウケイ酸ガラス、強化ガラス、石英又はサファイアであることが好ましく、又は別の材料から成る光透過ウェハとすることができる。第２ウェハは、誘電体ウェハ又は半導体ウェハ、例えばＧａＡｓウェハ或いはシリコンウェハとすることができる。上述のように、第１ウェハ及び第２ウェハは接着剤で互いに接合させる（ＭＥＭＳ構造及びマイクロマシン技術のタイプによっては金属接合又は陽極接合も利用可能である）。
切り離しは、ハロゲン間化合物、希ガスのフッ化物、気相酸、又はガス溶媒から選択されるエッチ液を含む適切なエッチ液を供給することによって行なうことができる。また、切り離しの後にスティッキング防止処理（例えばクロロシランのようなシランを使用して）を行なうことが好ましい。また、ゲッタは、付着力低減剤を塗布する前又は後に、且つ接着剤を塗布する前又は後に（接着接合法を選択する場合）ウェハに適用することができる。好適には、切り離しから接合までに要する時間は１２時間未満、好ましくは６時間未満である。
本発明は直視型ディスプレイ又はプロジェクションディスプレイに必ずしも限定されない。本発明は多くの異なるタイプのＭＥＭＳデバイスに適用することができ、これらのデバイスには、圧力センサ及び加速度センサ、ＭＥＭＳスイッチ、又はウェハ上に形成されて切り離される他のＭＥＭＳデバイスが含まれる。本発明はまた、一ウェハの上に切り離し可能なＭＥＭＳ素子を、別のウェハの上に回路を形成する方法に必ずしも限定されない。ＭＥＭＳ素子及び回路が共にモノリシックに同じウェハの上に形成される場合には、ＭＥＭＳデバイスの切り離しの後で、且つこれらのウェハを個々のダイに分離する前に、第２ウェハ（ガラス、シリコン、又は他の材料）をウェハレベルで接着させることができる。この操作は特にＭＥＭＳデバイスがマイクロミラーである場合に、このような素子が脆い故に有利である。
本発明は全てのＭＥＭＳデバイスに関するものであるが、プロジェクションディスプレイ又は光スイッチのための特殊ミラー及び方法が本発明と共に使用可能であり、このような特殊ミラー及び方法は、例えば１９９８年１１月１０日出願のＨｕｉｂｅｒｓによる米国特許第５８３５２５６号、２０００年４月４日出願のＨｕｉｂｅｒｓによる米国特許第６０４６８４０号、２００１年１月２２日出願のＴｒｕｅらによる米国特許出願第０９／７６７６３２号、２０００年５月３出願のＲｉｃｈａｒｄｓによる米国特許出願第０９／５６４０６９号、２０００年７月１７日出願のＨｕｉｂｅｒｓらによる米国特許出願第０９／６１７１４９号、２０００年８月３日出願のＨｕｉｂｅｒｓらによる米国特許出願第０９／６３１５３６号、２０００年７月２７日出願のＨｕｉｂｅｒｓによる米国特許出願第０９／６２６７８０号、２００１年５月２２日出願のＰａｔｅｌらによる米国特許出願第６０／２９３０９２号、２０００年８月１１日出願のＨｕｉｂｅｒｓらによる米国特許出願第０９／６３７４７９号、及び２０００年９月８日出願のＨｕｉｂｅｒｓによる米国特許出願第６０／２３１０４１号に開示されている。ＭＥＭＳデバイスがミラーである場合、ＩＩｋｏｖらによる２０００年１２月７日出願の米国特許出願第０９／７３２４４５号に開示されている特殊なミラー形状を使用することができる。また、ＭＥＭＳデバイスがマイクロミラーである必要はなく、上記出願及び２０００年１２月１３日出願のＨｕｉｂｅｒｓによる米国特許出願第６０／２４０５５２号に開示されているＭＥＭＳデバイスを含むあらゆるＭＥＭＳデバイスとすることができる。また、犠牲材料及びこれらの犠牲材料を除去する方法は、２００１年６月１５日出願のＲｅｉｄらによる米国特許出願第６０／２９８５２９号に開示されている犠牲材料及び方法とすることができる。最後に、ＭＥＭＳデバイスのアセンブリ及びパッケージングは、２００１年３月１５日出願の米国特許出願第６０／２７６２２２号に開示されているようなアセンブリ及びパッケージングとすることができる。これらの特許及び出願の各々は、参照によりその内容を本明細書に包含する。
本発明について特定の実施形態に関して記載した。しかしながら、この技術分野の当業者であれば、本明細書に記載した実施形態を考慮に入れると本発明には多くの変形があり得ることが理解できるものと思われる。
Ａ〜Ｅはマイクロミラーの一形成方法を示す断面図である。 図１Ａ〜Ｅの断面図に対応するライン１−１を示すマイクロミラーの上面図である。 Ａ〜Ｅは、図１Ａ〜Ｅと同じ方法の、図１Ａ〜Ｅの断面図とは異なる断面を示す断面図である。 図３Ａ〜Ｅの断面図に対応するライン３−３を示すミラーの上面図である。 ２つの基板から成るアセンブリの等角投影図であり、一方の基板がマイクロミラーを有し、他方の基板が回路及び電極を有する様子を示す。 使用中のアセンブリ済みデバイスの断面図である。 本発明の一方法を示すフローチャートである。 複数のダイ領域を有するウェハ基板の上面図である。 Ａ〜Ｇは、デバイスアセンブリの各工程の図である。 Ａ及びＢは、互いに接合させ、次いで単体化させる２枚のウェハの上面図であり、Ｃ及びＤは、ウェハ（図１０Ｄ）に接合させる光透過基板（図１０Ａ）の図である。 Ａは、図１０Ａ及び１０Ｂの２枚のウェハを位置合わせした後、且つ接合する前の、図１０のライン１１−１１に沿った断面図であり、Ｂは、２枚のウェハを接合させた後、且つ単体化前の、同じ断面図である。 パッケージ基板上に保持された、単体化されたウェハアセンブリダイの等角投影図である。 マイクロミラー素子を内部に有する投影システムを示す図である。

Claims (199)

  1. 空間光変調器の形成方法であって、
    複数の偏向反射素子を第１基板又は第２基板上に形成するステップ、
    前記第１基板と第２基板を互いに接合させて一の基板アセンブリを形成するステップ、
    前記基板アセンブリを、前記基板アセンブリを完全には封止しないパッケージ基板の上に接合させてパッケージング済み露出基板アセンブリを形成するステップ、及び
    前記基板アセンブリを前記パッケージ基板にワイヤボンディングにより接続するステップ
    を含む方法。
  2. さらに、前記パッケージング済み露出基板アセンブリを投影システム内に配置するステップを含む、請求項１記載の方法。
  3. 前記反射素子は直視型ディスプレイ又はプロジェクションディスプレイの画素に対応する、請求項２記載の方法。
  4. 各ダイに含まれる反射素子の数は１５０，０００〜約６，０００，０００である、請求項３記載の方法。
  5. 前記第１基板は、光透過基板、又は、除去されると光透過基板を形成するように作用する一つ以上の層を有する基板である、請求項１記載の方法。
  6. 前記第１基板は、ガラス、ホウケイ酸ガラス、強化ガラス、石英又はサファイアである、請求項５記載の方法。
  7. 前記第２基板は誘電体基板又は半導体基板である、請求項１記載の方法。
  8. 前記第２基板はＧａＡｓ又はシリコンを含む、請求項７記載の方法。
  9. 前記第１及び第２基板は接着剤により互いに接合させる、請求項１記載の方法。
  10. 前記接着剤はエポキシである、請求項９記載の方法。
  11. 前記エポキシは所定の径を有する球又はロッドを含む、請求項１０記載の方法。
  12. 前記基板アセンブリは、スクライビング及びブレーキングにより個々のダイに分離する請求項１記載の方法。
  13. 個々のダイに分離する前に、前記基板アセンブリを異常に関してテストする、請求項１記載の方法。
  14. さらに、前記第１基板と前記第２基板との間に間隔保持基板を設けるステップを含む、請求項１記載の方法。
  15. さらに、接合前に、前記第１及び第２基板の内の一方又は両方の上にマイクロ加工されたスペーサを設けるステップを含む、請求項１記載の方法。
  16. 前記接着剤は、液体を自動制御で注射器を通して散布する方法により吐出させる、請求項９記載の方法。
  17. 前記接着剤は、スクリーン印刷、オフセット印刷又はロール印刷により塗布する、請求項９記載の方法。
  18. 前記注射器はＸ−Ｙ座標に沿って移動して吐出を行なう請求項１６記載の方法。
  19. 位置合わせは、対向し合う基板上の基板マークを重ね合わせることにより行なう、請求項１記載の方法。
  20. 前記重ね合わせは拡大レンズを有するビデオカメラにより行なう、請求項１９記載の方法。
  21. 前記第２基板はガラス基板又は石英基板である、請求項７記載の方法。
  22. 基板を接合するステップは、ＵＶ硬化エポキシ又は熱硬化エポキシを塗布することを含む、請求項１記載の方法。
  23. 前記接合は、１０ｋｇ以上の力を加えることを含む、請求項２２記載の方法。
  24. 前記位置合わせは、前記第１基板上の各偏向素子を前記第２基板上の少なくとも一つの電極に位置合わせすることを含む、請求項１記載の方法。
  25. 前記基板アセンブリの分離は、前記第１及び第２基板の上にスクライブを形成することを含む、請求項１記載の方法。
  26. 前記スクライブは少なくとも一つの方向に互いにずれる関係に配置する、請求項２５記載の方法。
  27. 前記分離は、さらに、前記基板アセンブリをスクライブ線に沿ってギロチン式切断装置又は支点を利用する分割装置により分割することを含む、請求項２５記載の方法。
  28. 前記基板アセンブリの分離は、各基板の一部を切削し、その後切削線に沿って分割することを含む、請求項１記載の方法。
  29. 前記切削は高圧ジェット水を噴射しながら行なう、請求項１記載の方法。
  30. 前記接合は、前記基板上の各アレイの周辺の近傍にシール剤を塗布することを含む、請求項１記載の方法。
  31. さらに、少なくとも一方の基板の周辺の近傍にシール剤を塗布するステップを含む、請求項３０記載の方法。
  32. 前記接合は、接着剤、及び１〜１００ミクロンのサイズのスペーサを設けることを含む、請求項１記載の方法。
  33. 前記スペーサは１〜２０ミクロンのサイズを有する、請求項３２記載の方法。
  34. 前記複数の偏向素子は反射ミラー素子であり、光透過基板である前記第２基板の上に形成され、少なくとも全ての表面コーティングが除去されている、請求項１記載の方法。
  35. マイクロ加工された前記スペーサは有機材料を含む、請求項１５記載の方法。
  36. 前記スペーサはガラススペーサ又はプラスチックスペーサである、請求項３２記載の方法。
  37. 前記偏向素子の形成が、表面マイクロマシン技術又はバルクマイクロマシン技術を用いることを含む、請求項１記載の方法。
  38. 前記複数の偏向素子は前記第１基板の上に形成する、請求項１記載の方法。
  39. 前記回路及び複数の電極は、前記複数の偏向素子を形成する前に形成し、その際、前記複数の偏向素子を前記第１基板の上の前記複数の電極の上方に形成する、請求項３８記載の方法。
  40. 複数の遮光マスクを前記第２基板の上に形成する、請求項３９記載の方法。
  41. 前記基板アセンブリを複数の基板アセンブリダイに単体化するとき、各基板アセンブリダイ内の第２基板部分の上に遮光マスクを配置する、請求項４０記載の方法。
  42. 前記複数の偏向素子を前記第２基板の上に形成する請求項１記載の方法。
  43. 前記第１基板及び第２基板を位置合わせし、互いに接合させるとき、前記第２基板上の前記複数の偏向素子の各々を、前記第１基板上の対応する電極の近傍に配置する、請求項４２記載の方法。
  44. さらに、前記基板アセンブリダイをパッケージングするステップを含む、請求項１記載の方法。
  45. 前記偏向素子はギザギザのエッジ又はジグザグのエッジを有するマイクロミラーである、請求項１記載の方法。
  46. さらに、２つの基板を互いに接合させる前又は後で、且つ前記基板アセンブリを複数のダイに単体化する前に、一方又は両方の基板にスティッキング防止剤を塗布するステップを含む、請求項１記載の方法。
  47. さらに、２つの基板を互いに接合させて一の基板アセンブリとする前に、一方又は両方の基板にゲッタを設けるステップを含む、請求項１記載の方法。
  48. 前記ゲッタは分子ゲッタ、水素ゲッタ、及び／又はパーティクルゲッタである、請求項４７記載の方法。
  49. 前記ゲッタは粒子及び水分ゲッタである、請求項４７記載の方法。
  50. 前記ゲッタは水分を吸収する機能を有する、請求項４７記載の方法。
  51. 前記スティッキング防止剤は前記複数の偏向素子に塗布されるシランである、請求項４６記載の方法。
  52. 前記スティッキング防止剤はクロロシランである、請求項４６記載の方法。
  53. さらに、基板を接合させ、接合済み基板を複数の接合済み基板ダイ部分に単体化する前に、基板の位置合わせを行なうステップを含む、請求項１記載の方法。
  54. 基板の位置合わせが１ミクロン以下の精度で行なわれる、請求項５３記載の方法。
  55. 前記投影システムは光源、カラーシーケンサ、及び投影光学系を含む、請求項２記載の方法。
  56. マイクロミラーアレイの形成方法であって、
    第１基板を設けるステップ、
    第２基板を設けるステップ、
    前記第１基板又は前記第２基板の上に複数のマイクロミラー素子を形成するステップ、
    大気圧よりも低い圧力で前記第１基板及び第２基板を互いに接合させて一の基板アセンブリを形成するステップ、及び
    前記基板アセンブリを個々のダイに単体化し、その際各ダイは接合済みの第１及び第２基板部分から構成され、前記第１基板部分と第２基板部分との間には大気圧よりも低い圧力環境に置かれたマイクロミラー素子が設けられるステップ
    を含む方法。
  57. 前記マイクロミラー素子は、複数の構造膜を犠牲層の上に堆積させ、前記犠牲層を除去して構造膜を切り離すことにより形成され、その際の切り離しは、ハロゲン間化合物、希ガスのフッ化物、気相酸又はガス溶媒から選択されるエッチ液を供給することを含む、請求項５６記載の方法。
  58. 前記切り離しの後にスティッキング防止処理を行なう請求項５７記載の方法。
  59. 前記スティッキング防止処理はシランによる処理を含む、請求項５８記載の方法。
  60. 前記スティッキング防止処理の後に前記接合が行なわれる、請求項５８記載の方法。
  61. 切り離しから接合までを６時間未満で行う、請求項６０記載の方法。
  62. 前記第１基板は光透過基板、又は除去されると光透過基板が形成されるように作用する一つ以上の層を有する基板である、請求項５６記載の方法。
  63. 前記第１基板は、ガラス、ホウケイ酸ガラス、強化ガラス、石英ウェハ又はサファイアウェハである、請求項６２記載の方法。
  64. 前記第２基板は誘電体ウェハ又は半導体ウェハである、請求項５６記載の方法。
  65. 前記第２基板はＧａＡｓ又はシリコンを含む、請求項６４記載の方法。
  66. 前記第１及び第２基板は接着剤により互いに接合させる、請求項６５記載の方法。
  67. 前記接着剤はエポキシである、請求項６６記載の方法。
  68. 前記エポキシは所定の径を有する球又はロッドを含む、請求項６７記載の方法。
  69. 前記基板アセンブリはスクライビング及びブレーキングにより個々のダイに分離する、請求項６６記載の方法。
  70. 個々のダイに分離する前に、前記基板アセンブリを異常に関してテストする、請求項５６記載の方法。
  71. さらに、前記第１基板と前記第２基板との間に間隔保持基板を設けるステップを含む、請求項５６記載の方法。
  72. さらに、接合前に、前記第１及び第２基板の一方又は両方の上にマイクロ加工されたスペーサを設けるステップを含む、請求項５６記載の方法。
  73. 前記接着剤を、自動制御で注射器を通して液体を散布する方法により吐出させる、請求項６６記載の方法。
  74. 前記接着剤は、スクリーン印刷、オフセット印刷又はロール印刷により塗布する、請求項６６記載の方法。
  75. 前記注射器はＸ−Ｙ座標に沿って移動して吐出を行なう請求項７３記載の方法。
  76. 位置合わせは、対向し合う基板上の基板マークを重ね合わせることを含む、請求項５６記載の方法。
  77. 前記重ね合わせは拡大レンズを有するビデオカメラにより行なう請求項７６記載の方法。
  78. 前記第１及び第２基板は、径が４〜１２インチのほぼ円形である、請求項６４記載の方法。
  79. 基板の接合は、ＵＶ硬化エポキシ又は熱硬化エポキシを塗布することを含む、請求項６７記載の方法。
  80. 前記接合は、さらに、１０ｋｇ以上の力を加えることを含む、請求項７９記載の方法。
  81. 前記位置合わせは、前記第１基板上の各偏向素子を前記第２基板上の少なくとも一つの電極に位置合わせすることを含む、請求項５６記載の方法。
  82. 前記基板アセンブリの分離は、前記第１及び第２基板の上にスクライブを形成することを含む、請求項５６記載の方法。
  83. 前記スクライブは少なくとも一つの方向に互いにずれる関係に配置する、請求項２５記載の方法。
  84. 前記分離は、さらに、前記基板アセンブリをスクライブ線に沿ってギロチン式切断装置又は支点を利用する分割装置により分割することを含む、請求項２５記載の方法。
  85. 前記基板アセンブリの分離は、各基板の一部を切削し、その後、切削線に沿って分割することを含む、請求項５６記載の方法。
  86. 前記切削は高圧ジェット水を噴射しながら行なう、請求項５６記載の方法。
  87. 前記接合は、前記基板上の各アレイの周辺の近傍にシール剤を塗布することを含む、請求項５６記載の方法。
  88. さらに、少なくとも一方の基板の周辺の近傍にシール剤を塗布するステップを含む、請求項８７記載の方法。
  89. 前記接合は、接着剤を塗布し、１〜１００ミクロンのサイズのスペーサを設けることを含む、請求項５６記載の方法。
  90. 前記スペーサは１〜２０ミクロンのサイズを有する、請求項８９記載の方法。
  91. 前記複数の偏向素子は反射ミラー素子であり、光透過基板である前記第２基板の上に形成され、少なくとも全ての表面コーティングが除去されている、請求項９０記載の方法。
  92. マイクロ加工された前記スペーサは有機材料を含む、請求項８９記載の方法。
  93. 前記スペーサはガラススペーサ又はプラスチックスペーサである、請求項８９記載の方法。
  94. 前記マイクロミラーは、１００，０００〜１０，０００，０００個のマイクロミラーから成るアレイの形に設けられる、請求項５６記載の方法。
  95. さらに、前記基板アセンブリを完全には封止しないパッケージ基板に前記基板アセンブリを接合し、ワイヤボンディングにより接続するステップを含む、請求項５６記載の方法。
  96. 前記基板アセンブリを完全には封止しない前記パッケージ基板は投影システムの内部に固定される、請求項９５記載の方法。
  97. さらに、２つの基板を互いに接合させる前又は後で、且つ前記基板アセンブリを複数のダイに単体化する前に、スティッキング防止剤を一方又は両方の基板に塗布するステップを含む、請求項５６記載の方法。
  98. さらに、２つの基板を互いに接合させて一の基板アセンブリとする前に、ゲッタを一方又は両方の基板に設けるステップを含む、請求項５６記載の方法。
  99. 前記投影システムは光源、カラーシーケンサ、及び投影光学系を含む、請求項９６記載の方法。
  100. 前記光源はアークランプである、請求項９９記載の方法。
  101. 前記カラーシーケンサはカラーホイールである、請求項１００記載の方法。
  102. 前記スティッキング防止剤は前記偏向素子に塗布されるシランである、請求項９７記載の方法。
  103. 前記スティッキング防止剤はクロロシランである、請求項９７記載の方法。
  104. 複数の遮光マスクを前記第２基板の上に形成する、請求項９６記載の方法。
  105. 前記基板アセンブリを複数の基板アセンブリダイに単体化するとき、遮光マスクを各基板アセンブリダイ内の第２基板部分に配置する、請求項１０４記載の方法。
  106. マイクロミラーアレイの形成方法であって、
    第１ウェハを設けるステップ、
    第２ウェハを設けるステップ、
    前記第１ウェハの上に回路及び複数の電極を形成して回路及び電極アレイを形成するステップ、
    複数の偏向マイクロミラー素子を前記第１ウェハ又は前記第２ウェハの上に形成してマイクロミラーアレイを形成するステップ、
    前記複数の偏向マイクロミラー素子、及び回路及び電極アレイを形成する前又は後に、前記マイクロミラーアレイ、及び／又は回路及び電極アレイに近接して溝及びキャビティを形成するステップ、
    スティッキング防止剤及び／又はゲッタを前記溝又はキャビティの内部に配置するステップ、
    前記第１ウェハ及び第２ウェハを位置合わせするステップ、
    前記第１ウェハ及び第２ウェハを互いに接合させて一のウェハアセンブリを形成するステップ、及び
    前記ウェハアセンブリを個々のウェハアセンブリダイに分離するステップ
    を含む方法。
  107. スティッキング防止剤を一方のウェハの溝又はキャビティに充填し、ゲッタを他方のウェハの溝又はキャビティの内部に堆積させる、請求項１０６記載の方法。
  108. 前記スティッキング防止剤は、液体又は固体の形で前記溝又はキャビティの内部に適用する、請求項１０７記載の方法。
  109. ２つのウェハを互いに接合させる前に、一方又は両方のウェハの溝又はキャビティの内部にゲッタを堆積させる、請求項１０６記載の方法。
  110. 前記ゲッタは分子ゲッタ、水素ゲッタ、及び／又はパーティクルゲッタである、請求項１０９記載の方法。
  111. 前記ゲッタは粒子及び水分ゲッタである、請求項１１０記載の方法。
  112. 前記ゲッタは水分を吸収する機能を有する、請求項１１０記載の方法。
  113. 前記スティッキング防止剤は炭素及びフッ素を含む、請求項１０７記載の方法。
  114. 前記溝又はキャビティの内部にゲッタを堆積させ、スティッキング防止剤を前記マイクロミラーアレイを覆うように気相状態で適用する、請求項１０６記載の方法。
  115. 気相状態のスティッキング防止剤はフッ化シランである、請求項１１４記載の方法。
  116. 前記フッ化シランは少なくとも８個の炭素原子から成るアルキル鎖を有する、請求項１１５記載の方法。
  117. 前記第１ウェハ及び第２ウェハは大気圧よりも低い圧力で接合させる、請求項１０６記載の方法。
  118. 前記個々のウェハアセンブリは、・・・請求項１１７記載の方法。
  119. 一方のウェハは、一つ以上の矩形マスクをその上に有するガラスウェハ又は石英ウェハである、請求項１０６記載の方法。
  120. 一方のウェハは複数のマイクロミラーのアレイを含み、他方のウェハは可視光を透過する、請求項１１９記載の方法。
  121. 可視光を透過する前記ウェハは一つ以上の可視光ブロッキン、グ領域を含む請求項１２０記載の方法。
  122. 前記可視光ブロッキング領域はほぼ矩形である、請求項１２１記載の方法。
  123. 前記ウェハアセンブリを複数のウェハアセンブリダイに単体化するとき、各ウェハアセンブリダイの第２ウェハ部分の上に遮光マスクを配置する、請求項１０６記載の方法。
  124. ＭＥＭＳデバイスの形成方法であって、
    第１ウェハの上に複数のＭＥＭＳ素子を形成するステップ、
    第２ウェハを設けるステップ、
    前記第１ウェハ及び前記第２ウェハを互いに気密に接合させ、且つ気密シールして一の基板アセンブリとするステップ、及び
    前記密封基板アセンブリを単体化して、各々が一のＭＥＭＳ素子を含む気密シールされた複数の基板アセンブリダイとするステップ
    を含む方法。
  125. 前記ＭＥＭＳ素子はマイクロミラーである、請求項１２４記載の方法。
  126. 各基板アセンブリダイは複数のマイクロミラーから成るアレイを含む、請求項１２５記載の方法。
  127. 前記第１ウェハはガラスウェハ又は石英ウェハである、請求項１２６記載の方法。
  128. 接合前に、前記第２ウェハの上に回路及び複数の電極を形成する、請求項１２４記載の方法。
  129. 前記第２基板はシリコン基板である、請求項１２８記載の方法。
  130. さらに、前記基板アセンブリを完全には封止しない第３基板に一の基板アセンブリダイを接合させてパッケージング済み露出基板アセンブリを形成するステップを含む、請求項１２４記載の方法。
  131. さらに、前記第３基板に前記基板アセンブリダイをワイヤボンディングにより接続するステップを含む、請求項１３０記載の方法。
  132. さらに、パッケージング済み基板アセンブリダイを投影システム内部に接続するステップを含む、請求項１３０記載の方法。
  133. 前記気密接合及び気密シールは大気圧よりも低い圧力で行う、請求項１２４記載の方法。
  134. 前記第１ウェハの前記第２ウェハへの接合は、接着接合、陽極接合、共晶接合、ガラスフリット接合、及び／又は半田接合により行う、請求項１２４記載の方法。
  135. 少なくとも２種類の接合法を使用して前記第１ウェハと前記第２ウェハを互いに密封接合及び気密シールする、請求項１３４記載の方法。
  136. 前記第１ウェハ又は前記第２ウェハの、形成済み又は形成予定のＭＥＭＳ素子の近傍に、溝を形成する、請求項１２４記載の方法。
  137. 気密シールされた前記基板アセンブリダイは、大気圧よりも低い圧力のガス雰囲気中にマイクロミラー素子を有する、請求項１３３記載の方法。
  138. 密封接合及び気密シールは空気とは異なる雰囲気で行う、請求項１２４記載の方法。
  139. 密封接合及び気密シールは不活性ガスを含む雰囲気で行う、請求項１３８記載の方法。
  140. 前記不活性ガスは窒素、アルゴン又はヘリウムを含む、請求項１３９記載の方法。
  141. さらに、ウェハの気密接合及び気密シールの前に、気相状態のスティッキング防止剤を前記ＭＥＭＳ素子に供給するステップを含む、請求項１２４記載の方法。
  142. 前記スティッキング防止剤はシラン前駆体から形成される、請求項１２４記載の方法。
  143. 複数のマイクロミラーから成るアレイを含む第１基板、及び
    前記マイクロミラーを静電的に作動させる回路及び電極を含む第２基板
    を備え、
    前記第１及び第２基板が互いに気密接合されて一の基板アセンブリとなっていることにより、前記マイクロミラーが周囲大気から気密シールされている、空間光変調器。
  144. 空気とは異なるガスが、前記第１基板と第２基板との間の密封環境の内部に在る、請求項１４３記載の空間光変調器。
  145. さらに、前記基板アセンブリを完全には封止しないパッケージ基板を備え、よってパッケージング済み露出基板アセンブリが形成されている、請求項１４４記載の空間光変調器。
  146. さらに、前記基板アセンブリを前記パッケージ基板に電気接続するボンディングワイヤを備える、請求項１４５記載の空間光変調器。
  147. 前記パッケージ基板はほぼ平坦な基板である、請求項１４５記載の空間光変調器。
  148. 光源、カラーシーケンサ、請求項１４３に記載の空間光変調器、及び投影光学系を備える投影システム。
  149. 複数のマイクロミラーから成るアレイを含む第１基板、及び
    前記マイクロミラーを静電的に作動させる回路及び電極を含む第２基板
    を備え、
    前記第１及び第２基板が互いに接着接合されて一の基板アセンブリとなっている、空間光変調器。
  150. 前記第１基板及び前記第２基板が互いに気密接合されており、空気とは異なるガスが、前記第１基板と第２基板との間の密封環境の内部に在る、請求項１４９記載の空間光変調器。
  151. さらに、前記基板アセンブリを完全には封止しないパッケージ基板を備え、よってパッケージング済み露出基板アセンブリが形成されている、請求項１５０記載の空間光変調器。
  152. さらに、前記基板アセンブリを前記パッケージ基板に電気接続するボンディングワイヤを備える、請求項１５１記載の空間光変調器。
  153. 前記パッケージ基板はほぼ平坦な基板である、請求項１５２記載の空間光変調器。
  154. 前記接着剤は有機接着剤である、請求項１４９記載の空間光変調器。
  155. 前記接着剤はエポキシである、請求項１４９記載の空間光変調器。
  156. 前記第１基板と第２基板とのギャップは１００ミクロン以下である、請求項１４９記載の空間光変調器。
  157. 前記第１基板と第２基板とのギャップは１０ミクロン以下である、請求項１５６記載の空間光変調器。
  158. 光源、カラーシーケンサ、請求項１４９に記載の空間光変調器、及び投影光学系を備える投影システム。
  159. 複数のマイクロミラーから成るアレイを含む第１基板、及び
    前記マイクロミラーを静電的に作動させる回路及び電極を含む第２基板、
    を備え、
    前記第１及び第２基板が互いに接合されて、間に前記マイクロミラー及び１気圧未満の圧力のガスを有する一の基板アセンブリとなっている、空間光変調器。
  160. 空気とは異なるガスが、前記第１基板と第２基板との間の密封環境の内部に在る、請求項１５９記載の空間光変調器。
  161. さらに、前記基板アセンブリを完全には封止しないパッケージ基板を備え、よってパッケージング済み露出基板アセンブリが形成されている、請求項１５９記載の空間光変調器。
  162. さらに、前記基板アセンブリを前記パッケージ基板に電気接続するボンディングワイヤを備える、請求項１６１記載の空間光変調器。
  163. 前記パッケージ基板はほぼ平坦な基板である、請求項１６２記載の空間光変調器。
  164. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は０．２５気圧未満である、請求項１５９記載の空間光変調器。
  165. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は５０Ｔｏｒｒ未満である、請求項１６０記載の空間光変調器。
  166. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１０Ｔｏｒｒ未満である請求項１６１記載の空間光変調器。
  167. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１Ｔｏｒｒ未満である、請求項１６２記載の空間光変調器。
  168. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１００ｍＴｏｒｒ未満である、請求項１６３記載の空間光変調器。
  169. 前記第１基板と第２基板とのギャップは１００ミクロン未満である、請求項１５９記載の空間光変調器。
  170. 前記第１基板と第２基板とのギャップは１０ミクロン未満である、請求項１６９記載の空間光変調器。
  171. 光源、カラーシーケンサ、請求項１５９に記載の空間光変調器、及び投影光学系を備える投影システム。
  172. 複数のマイクロミラーから成るアレイを含む第１基板、及び
    前記マイクロミラーを静電的に作動させる回路及び電極を含む第２基板
    を備え、
    前記第１及び第２基板が互いに接合されて、間に前記マイクロミラーと、及び前記マイクロミラーの近傍に潤滑剤及び／又はゲッタを有する一の基板アセンブリとなっている、空間光変調器。
  173. 空気とは異なるガスが、前記第１基板と第２基板との間の密封環境の内部に在る、請求項１７２記載の空間光変調器。
  174. さらに、前記基板アセンブリを完全には封止しないパッケージ基板を備え、よってパッケージング済み露出基板アセンブリが形成されている、請求項１７２記載の空間光変調器。
  175. さらに、前記基板アセンブリを前記パッケージ基板に電気接続するボンディングワイヤを備える、請求項１７４記載の空間光変調器。
  176. 前記パッケージ基板はほぼ平坦な基板である、請求項１７５記載の空間光変調器。
  177. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１気圧未満である、請求項１７２記載の空間光変調器。
  178. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は５０Ｔｏｒｒ未満である、請求項１７７記載の空間光変調器。
  179. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１０Ｔｏｒｒ未満である、請求項１７８記載の空間光変調器。
  180. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１Ｔｏｒｒ未満である、請求項１７９記載の空間光変調器。
  181. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１００ｍＴｏｒｒ未満である、請求項１８０記載の空間光変調器。
  182. 前記第１基板と第２基板とのギャップは１００ミクロン未満である、請求項１７２記載の空間光変調器。
  183. 前記第１基板と第２基板とのギャップは１０ミクロン未満である、請求項１８２記載の空間光変調器。
  184. 光源、カラーシーケンサ、請求項１７２に記載の空間光変調器、及び投影光学系を備える投影システム。
  185. 複数のマイクロミラーから成るアレイと、前記マイクロミラーを静電的に作動させる回路及び電極とを含む第１半導体基板、及び
    光を透過する第２基板と
    を備え、
    前記第１及び第２基板が互いに接合されている、空間光変調器。
  186. 空気とは異なるガスが、前記第１基板と第２基板との間の密封環境の内部に在る、請求項１８５記載の空間光変調器。
  187. さらに、前記基板アセンブリを完全には封止しないパッケージ基板を備え、よってパッケージング済み露出基板アセンブリが形成されている、請求項１８５記載の空間光変調器。
  188. さらに、前記基板アセンブリを前記パッケージ基板に電気接続するボンディングワイヤを備える、請求項１８７記載の空間光変調器。
  189. 前記パッケージ基板はほぼ平坦な基板である、請求項１８８記載の空間光変調器。
  190. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１気圧未満である、請求項１８５記載の空間光変調器。
  191. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は５０Ｔｏｒｒ未満である、請求項１９０記載の空間光変調器。
  192. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１０Ｔｏｒｒ未満である、請求項１９１記載の空間光変調器。
  193. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１Ｔｏｒｒ未満である、請求項１９２記載の空間光変調器。
  194. 前記基板アセンブリの前記第１基板と第２基板との間の圧力は１００ｍＴｏｒｒ未満である、請求項１９３記載の空間光変調器。
  195. 前記第１基板と第２基板とのギャップは１００ミクロン未満である、請求項１８５記載の空間光変調器。
  196. 前記第１基板と第２基板とのギャップは１０ミクロン未満である、請求項１９５記載の空間光変調器。
  197. 光源、カラーシーケンサ、請求項１８５に記載の空間光変調器、及び投影光学系を備える投影システム。
  198. 空間光変調器の形成方法であって、
    半導体基板の上に回路、電極及びマイクロミラーを形成するステップ、
    前記半導体基板に光透過基板を接合させて一の基板アセンブリを形成するステップ、
    前記基板アセンブリを完全には封止しないパッケージ基板の上に前記基板アセンブリを接合させてパッケージング済み露出基板アセンブリを形成するステップ、
    前記パッケージ基板に前記基板アセンブリをワイヤボンディングにより接続するステップ、及び
    前記パッケージング済み露出基板アセンブリを投影システムの内部に配置するステップ
    を含む方法。
  199. 複数の空間光変調器の形成方法であって、
    半導体基板の上に回路、電極及びマイクロミラーを形成するステップ、
    前記半導体基板に光透過基板を接合させて一の基板アセンブリを形成するステップ、
    前記基板アセンブリを、各々が一の空間光変調器を含む個々の基板アセンブリ部分に単体化するステップ、及び
    個々の基板アセンブリ部分をパッケージングするステップ
    を含む方法。
JP2004512176A 2002-06-11 2003-06-11 超小型電子機械装置をウェハ基板上に堆積、切り離し、及びパッケージングする方法 Pending JP2005534048A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/167,361 US7307775B2 (en) 2000-12-07 2002-06-11 Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
PCT/US2003/018741 WO2003105198A1 (en) 2002-06-11 2003-06-11 Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates

Publications (2)

Publication Number Publication Date
JP2005534048A true JP2005534048A (ja) 2005-11-10
JP2005534048A5 JP2005534048A5 (ja) 2006-08-03

Family

ID=29732183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004512176A Pending JP2005534048A (ja) 2002-06-11 2003-06-11 超小型電子機械装置をウェハ基板上に堆積、切り離し、及びパッケージングする方法

Country Status (6)

Country Link
US (2) US7307775B2 (ja)
EP (1) EP1766663A4 (ja)
JP (1) JP2005534048A (ja)
CN (1) CN1659684A (ja)
AU (1) AU2003263744A1 (ja)
WO (1) WO2003105198A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091849A (ja) * 2004-09-27 2006-04-06 Idc Llc Ｍｅｍｓデバイスを実装するための方法及びシステム
JP2007184426A (ja) * 2006-01-06 2007-07-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2008246663A (ja) * 2006-12-13 2008-10-16 Honeywell Internatl Inc Ｚオフセットｍｅｍｓ装置および方法
JP2010512548A (ja) * 2006-12-12 2010-04-22 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ 封入能力を有するマイクロミラーアクチュエータ及びその製造方法
JP2010517064A (ja) * 2007-01-18 2010-05-20 フラウンホーファー−ゲゼルシャフト ツル フェルデルング デル アンゲヴァンテン フォルシュング エー ファウ モバイル使用事例において使用されるマイクロマシニング型のかつ光マイクロマシニング型の構成素子に用いられるパッケージ
JP2011091436A (ja) * 2011-01-11 2011-05-06 Fujitsu Ltd パッケージドデバイス
JP2011138048A (ja) * 2009-12-28 2011-07-14 Nikon Corp 空間光変調器、露光装置およびそれらの製造方法
US8366867B2 (en) 2007-06-25 2013-02-05 Empire Technology Development Llc Bonded structure, sealed structure, electronic component including the same, bonding method, and sealing method
JP2013157545A (ja) * 2012-01-31 2013-08-15 Hamamatsu Photonics Kk 加工対象物切断方法
US8597460B2 (en) 2007-05-30 2013-12-03 Empire Technology Development Llc Adhesion method, and biochemical chip and optical component made by the same
JP2014063157A (ja) * 2012-09-20 2014-04-10 Palo Alto Research Center Inc 携帯用機器に関する操作可能な照射光源
JP2015070267A (ja) * 2014-09-03 2015-04-13 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体のスクライブライン形成方法並びにスクライブライン形成装置

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952042B2 (en) * 2002-06-17 2005-10-04 Honeywell International, Inc. Microelectromechanical device with integrated conductive shield
DE10237787A1 (de) * 2002-08-17 2004-03-04 Robert Bosch Gmbh Schichtsystem mit einer Siliziumschicht und einer Passivierschicht, Verfahren zur Erzeugung einer Passivierschicht auf einer Siliziumschicht und deren Verwendung
US7791424B2 (en) * 2002-10-15 2010-09-07 Marvell World Trade Ltd. Crystal oscillator emulator
US7768360B2 (en) * 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US7760039B2 (en) * 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US7253495B2 (en) 2002-10-15 2007-08-07 Marvell World Trade Ltd. Integrated circuit package with air gap
US20060113639A1 (en) * 2002-10-15 2006-06-01 Sehat Sutardja Integrated circuit including silicon wafer with annealed glass paste
EP1556307A1 (en) * 2002-10-24 2005-07-27 Koninklijke Philips Electronics N.V. Method for manufacturing a micro-electromechanical device and micro-electromechanical device obtained therewith
TWI289708B (en) 2002-12-25 2007-11-11 Qualcomm Mems Technologies Inc Optical interference type color display
US7417782B2 (en) * 2005-02-23 2008-08-26 Pixtronix, Incorporated Methods and apparatus for spatial light modulation
US7994877B1 (en) 2008-11-10 2011-08-09 Hrl Laboratories, Llc MEMS-based quartz hybrid filters and a method of making the same
US8766745B1 (en) 2007-07-25 2014-07-01 Hrl Laboratories, Llc Quartz-based disk resonator gyro with ultra-thin conductive outer electrodes and method of making same
US7394140B2 (en) * 2003-05-13 2008-07-01 Texas Instruments Incorporated Micromirror array device with electrostatically deflectable mirror plates
TWI251712B (en) * 2003-08-15 2006-03-21 Prime View Int Corp Ltd Interference display plate
TW593127B (en) * 2003-08-18 2004-06-21 Prime View Int Co Ltd Interference display plate and manufacturing method thereof
DE10358812B4 (de) * 2003-12-15 2006-05-11 Universität Kassel System zur Gestaltung von großen Flächen an Gebäuden oder mobilen Systemen durch großflächige Beugungsmuster
WO2005062356A1 (ja) * 2003-12-24 2005-07-07 Hitachi, Ltd. 装置とその製造方法
US7342705B2 (en) 2004-02-03 2008-03-11 Idc, Llc Spatial light modulator with integrated optical compensation structure
US7115436B2 (en) 2004-02-12 2006-10-03 Robert Bosch Gmbh Integrated getter area for wafer level encapsulated microelectromechanical systems
US7706050B2 (en) 2004-03-05 2010-04-27 Qualcomm Mems Technologies, Inc. Integrated modulator illumination
JP4758069B2 (ja) * 2004-03-09 2011-08-24 オリンパス株式会社 フォトカプラーとフォトカプラーアレイとフォトカプラー内蔵型半導体集積回路
US7060895B2 (en) * 2004-05-04 2006-06-13 Idc, Llc Modifying the electro-mechanical behavior of devices
US7164520B2 (en) * 2004-05-12 2007-01-16 Idc, Llc Packaging for an interferometric modulator
US7381583B1 (en) * 2004-05-24 2008-06-03 The United States Of America As Represented By The Secretary Of The Air Force MEMS RF switch integrated process
US7378287B2 (en) * 2004-06-23 2008-05-27 Texas Instruments Incorporated Wafer matching methods for use in assembling micromirror array devices
US7424198B2 (en) 2004-09-27 2008-09-09 Idc, Llc Method and device for packaging a substrate
US7343080B2 (en) 2004-09-27 2008-03-11 Idc, Llc System and method of testing humidity in a sealed MEMS device
US7355780B2 (en) 2004-09-27 2008-04-08 Idc, Llc System and method of illuminating interferometric modulators using backlighting
US20060076634A1 (en) 2004-09-27 2006-04-13 Lauren Palmateer Method and system for packaging MEMS devices with incorporated getter
US7405924B2 (en) * 2004-09-27 2008-07-29 Idc, Llc System and method for protecting microelectromechanical systems array using structurally reinforced back-plate
US7573547B2 (en) * 2004-09-27 2009-08-11 Idc, Llc System and method for protecting micro-structure of display array using spacers in gap within display device
US7944599B2 (en) 2004-09-27 2011-05-17 Qualcomm Mems Technologies, Inc. Electromechanical device with optical function separated from mechanical and electrical function
US7289259B2 (en) 2004-09-27 2007-10-30 Idc, Llc Conductive bus structure for interferometric modulator array
US7692839B2 (en) * 2004-09-27 2010-04-06 Qualcomm Mems Technologies, Inc. System and method of providing MEMS device with anti-stiction coating
US7583429B2 (en) 2004-09-27 2009-09-01 Idc, Llc Ornamental display device
US7813026B2 (en) 2004-09-27 2010-10-12 Qualcomm Mems Technologies, Inc. System and method of reducing color shift in a display
US7446926B2 (en) * 2004-09-27 2008-11-04 Idc, Llc System and method of providing a regenerating protective coating in a MEMS device
US7668415B2 (en) 2004-09-27 2010-02-23 Qualcomm Mems Technologies, Inc. Method and device for providing electronic circuitry on a backplate
US7750886B2 (en) 2004-09-27 2010-07-06 Qualcomm Mems Technologies, Inc. Methods and devices for lighting displays
US7372613B2 (en) 2004-09-27 2008-05-13 Idc, Llc Method and device for multistate interferometric light modulation
US20060076632A1 (en) * 2004-09-27 2006-04-13 Lauren Palmateer System and method for display device with activated desiccant
US7701631B2 (en) 2004-09-27 2010-04-20 Qualcomm Mems Technologies, Inc. Device having patterned spacers for backplates and method of making the same
US7259449B2 (en) * 2004-09-27 2007-08-21 Idc, Llc Method and system for sealing a substrate
US7710629B2 (en) * 2004-09-27 2010-05-04 Qualcomm Mems Technologies, Inc. System and method for display device with reinforcing substance
US7420725B2 (en) * 2004-09-27 2008-09-02 Idc, Llc Device having a conductive light absorbing mask and method for fabricating same
US7551246B2 (en) * 2004-09-27 2009-06-23 Idc, Llc. System and method for display device with integrated desiccant
US20060076631A1 (en) * 2004-09-27 2006-04-13 Lauren Palmateer Method and system for providing MEMS device package with secondary seal
US7550912B2 (en) * 2004-09-27 2009-06-23 Idc, Llc Method and system for maintaining partial vacuum in display device
FR2879183B1 (fr) * 2004-12-15 2007-04-27 Atmel Grenoble Soc Par Actions Procede de fabrication collective de microstructures a elements superposes
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
US9087486B2 (en) 2005-02-23 2015-07-21 Pixtronix, Inc. Circuits for controlling display apparatus
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
EP2495212A3 (en) * 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
CN100368841C (zh) * 2005-09-08 2008-02-13 中国科学院半导体研究所 热光开关阵列或热光调制器的封装结构及其封装方法
US7561334B2 (en) * 2005-12-20 2009-07-14 Qualcomm Mems Technologies, Inc. Method and apparatus for reducing back-glass deflection in an interferometric modulator display device
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
DE102006016260A1 (de) * 2006-04-06 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikromechanische Gehäusung mit mindestens zwei Kavitäten mit unterschiedlichem Innendruck und/oder unterschiedlicher Gaszusammensetzung sowie Verfahren zu deren Herstellung
EP1979268A2 (en) * 2006-04-13 2008-10-15 Qualcomm Mems Technologies, Inc. Packaging a mems device using a frame
WO2007136706A1 (en) * 2006-05-17 2007-11-29 Qualcomm Mems Technologies Inc. Desiccant in a mems device
WO2007149475A2 (en) * 2006-06-21 2007-12-27 Qualcomm Mems Technologies, Inc. Method for packaging an optical mems device
US7527998B2 (en) 2006-06-30 2009-05-05 Qualcomm Mems Technologies, Inc. Method of manufacturing MEMS devices providing air gap control
US7555824B2 (en) * 2006-08-09 2009-07-07 Hrl Laboratories, Llc Method for large scale integration of quartz-based devices
US7443001B2 (en) * 2006-10-02 2008-10-28 Helwett-Packard Development Company, L.P. Preparation of microelectromechanical system device using an anti-stiction material and selective plasma sputtering
KR101628340B1 (ko) 2006-10-06 2016-06-08 퀄컴 엠이엠에스 테크놀로지스, 인크. 디스플레이 장치 및 디스플레이의 형성 방법
WO2008045207A2 (en) 2006-10-06 2008-04-17 Qualcomm Mems Technologies, Inc. Light guide
US7816164B2 (en) * 2006-12-01 2010-10-19 Qualcomm Mems Technologies, Inc. MEMS processing
US9176318B2 (en) 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
KR100808135B1 (ko) * 2007-03-06 2008-02-29 세종산업(주) 엘씨디 패널용 사이드 실링장치
KR100826394B1 (ko) * 2007-05-17 2008-05-02 삼성전기주식회사 반도체 패키지 제조방법
US10266398B1 (en) 2007-07-25 2019-04-23 Hrl Laboratories, Llc ALD metal coatings for high Q MEMS structures
WO2009041951A1 (en) * 2007-09-28 2009-04-02 Qualcomm Mems Technologies, Inc. Optimization of desiccant usage in a mems package
US8941631B2 (en) 2007-11-16 2015-01-27 Qualcomm Mems Technologies, Inc. Simultaneous light collection and illumination on an active display
KR101411416B1 (ko) * 2007-12-14 2014-06-26 삼성전자주식회사 마이크로 스피커 제조방법 및 이 방법에 의해 제조된마이크로 스피커
US8151640B1 (en) 2008-02-05 2012-04-10 Hrl Laboratories, Llc MEMS on-chip inertial navigation system with error correction
US7802356B1 (en) 2008-02-21 2010-09-28 Hrl Laboratories, Llc Method of fabricating an ultra thin quartz resonator component
US7944604B2 (en) 2008-03-07 2011-05-17 Qualcomm Mems Technologies, Inc. Interferometric modulator in transmission mode
US20100020382A1 (en) * 2008-07-22 2010-01-28 Qualcomm Mems Technologies, Inc. Spacer for mems device
WO2010022503A1 (en) * 2008-09-01 2010-03-04 Lensvector Inc. Wafer-level fabrication of liquid crystal optoelectronic devices
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
US8410690B2 (en) * 2009-02-13 2013-04-02 Qualcomm Mems Technologies, Inc. Display device with desiccant
WO2010138761A1 (en) 2009-05-29 2010-12-02 Qualcomm Mems Technologies, Inc. Illumination devices and methods of fabrication thereof
EP2463693A3 (de) 2009-07-15 2013-02-20 Carl Zeiss SMT GmbH Mikrospiegelanordnung mit Beschichtung sowie Verfahren zu deren Herstellung
DE102009038000A1 (de) 2009-08-20 2011-03-03 Carl Zeiss Smt Gmbh Mikrospiegelanordnung mit reflektierender Beschichtung sowie Verfahren zu deren Herstellung
DE102009061024A1 (de) 2009-08-20 2011-02-24 Carl Zeiss Smt Gmbh Verfahren zur Herstellung einer Mikrospiegelanordnung mit reflektierender Beschichtung
US8176607B1 (en) 2009-10-08 2012-05-15 Hrl Laboratories, Llc Method of fabricating quartz resonators
US8379392B2 (en) * 2009-10-23 2013-02-19 Qualcomm Mems Technologies, Inc. Light-based sealing and device packaging
US8848294B2 (en) 2010-05-20 2014-09-30 Qualcomm Mems Technologies, Inc. Method and structure capable of changing color saturation
US8912711B1 (en) 2010-06-22 2014-12-16 Hrl Laboratories, Llc Thermal stress resistant resonator, and a method for fabricating same
US8363379B2 (en) 2010-08-18 2013-01-29 International Business Machines Corporation Altering capacitance of MIM capacitor having reactive layer therein
US9057872B2 (en) 2010-08-31 2015-06-16 Qualcomm Mems Technologies, Inc. Dielectric enhanced mirror for IMOD display
US8905293B2 (en) * 2010-12-09 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Self-removal anti-stiction coating for bonding process
US9085457B2 (en) * 2011-03-11 2015-07-21 Qualcomm Mems Technologies, Inc. Treatment of a self-assembled monolayer on a dielectric layer for improved epoxy adhesion
US9134527B2 (en) 2011-04-04 2015-09-15 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US8963159B2 (en) 2011-04-04 2015-02-24 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US8736939B2 (en) 2011-11-04 2014-05-27 Qualcomm Mems Technologies, Inc. Matching layer thin-films for an electromechanical systems reflective display device
CN102745642A (zh) * 2012-07-27 2012-10-24 江苏物联网研究发展中心 一种集成吸气剂的mems薄膜封装结构及其制造方法
US8940616B2 (en) * 2012-07-27 2015-01-27 Globalfoundries Singapore Pte. Ltd. Bonding method using porosified surfaces for making stacked structures
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators
US9250074B1 (en) 2013-04-12 2016-02-02 Hrl Laboratories, Llc Resonator assembly comprising a silicon resonator and a quartz resonator
FI125960B (en) * 2013-05-28 2016-04-29 Murata Manufacturing Co Improved pressure gauge box
US9599470B1 (en) 2013-09-11 2017-03-21 Hrl Laboratories, Llc Dielectric high Q MEMS shell gyroscope structure
US9977097B1 (en) 2014-02-21 2018-05-22 Hrl Laboratories, Llc Micro-scale piezoelectric resonating magnetometer
US9991863B1 (en) 2014-04-08 2018-06-05 Hrl Laboratories, Llc Rounded and curved integrated tethers for quartz resonators
US10308505B1 (en) 2014-08-11 2019-06-04 Hrl Laboratories, Llc Method and apparatus for the monolithic encapsulation of a micro-scale inertial navigation sensor suite
US9446947B2 (en) * 2014-08-25 2016-09-20 Texas Instruments Incorporated Use of metal native oxide to control stress gradient and bending moment of a released MEMS structure
US20160093070A1 (en) * 2014-09-26 2016-03-31 Pixtronix, Inc. Spacers of different sizes within seal to limit moisture ingress
US10031191B1 (en) 2015-01-16 2018-07-24 Hrl Laboratories, Llc Piezoelectric magnetometer capable of sensing a magnetic field in multiple vectors
US9556019B2 (en) * 2015-05-06 2017-01-31 Invensense, Inc. Cavity pressure modification using local heating with a laser
US9871007B2 (en) * 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
US10110198B1 (en) 2015-12-17 2018-10-23 Hrl Laboratories, Llc Integrated quartz MEMS tuning fork resonator/oscillator
US10175307B1 (en) 2016-01-15 2019-01-08 Hrl Laboratories, Llc FM demodulation system for quartz MEMS magnetometer
IT201600109764A1 (it) * 2016-10-31 2018-05-01 St Microelectronics Srl Sensore mems di tipo piezoelettrico, quale sensore di forza, sensore di pressione, sensore di deformazione o microfono, a sensibilita' migliorata
US10689248B2 (en) * 2017-03-16 2020-06-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10384930B2 (en) 2017-04-26 2019-08-20 Invensense, Inc. Systems and methods for providing getters in microelectromechanical systems
DE102017213070A1 (de) * 2017-07-28 2019-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer MEMS Spiegelanordnung und MEMS Spiegelanordnung
US10928624B2 (en) * 2017-12-29 2021-02-23 Texas Instruments Incorporated Microelectromechanical system (MEMS) structure and method of formation
CN108892098B (zh) * 2018-06-20 2020-09-29 青岛科技大学 一种偏转可控的mems微型反射镜结构
DE102018222685A1 (de) * 2018-12-20 2020-06-25 Robert Bosch Gmbh Verfahren zur Herstellung einer mikromechanischen Vorrichtung mit Dämpferstruktur
DE102020128095A1 (de) 2020-10-26 2022-04-28 Tdk Corporation Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08318210A (ja) * 1995-05-29 1996-12-03 Olympus Optical Co Ltd 微量液塗布方法
JPH09159937A (ja) * 1995-12-01 1997-06-20 Seiko Epson Corp 光変調装置及びその製造方法並びにその光変調装置を用いた電子機器
JPH09179043A (ja) * 1995-12-25 1997-07-11 Hitachi Electron Eng Co Ltd 位置合せ光学系の可変減光方法
JPH1050887A (ja) * 1996-05-28 1998-02-20 Harris Corp 半導体パッケージング装置及び方法
JPH11211999A (ja) * 1998-01-28 1999-08-06 Teijin Ltd 光変調素子および表示装置
JPH11288929A (ja) * 1998-03-31 1999-10-19 Toyota Central Res & Dev Lab Inc 被処理構造体の表面処理方法
WO2000017695A1 (en) * 1998-09-24 2000-03-30 Reflectivity, Inc. A double substrate reflective spatial light modulator with self-limiting micro-mechanical elements
JP2002040353A (ja) * 2000-07-25 2002-02-06 Miyota Kk ガルバノ装置の製造方法及びガルバノ装置
WO2002012925A2 (en) * 2000-08-03 2002-02-14 Reflectivity, Inc. Micromirror elements, package for the micromirror elements, and protection system therefor

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553364A (en) * 1968-03-15 1971-01-05 Texas Instruments Inc Electromechanical light valve
US3600798A (en) * 1969-02-25 1971-08-24 Texas Instruments Inc Process for fabricating a panel array of electromechanical light valves
NL7510103A (nl) * 1975-08-27 1977-03-01 Philips Nv Elektrostatisch bestuurde beeldweergeefinrichting.
CH633902A5 (fr) * 1980-03-11 1982-12-31 Centre Electron Horloger Dispositif de modulation de lumiere.
US4592628A (en) 1981-07-01 1986-06-03 International Business Machines Mirror array light valve
CH641315B (fr) * 1981-07-02 Centre Electron Horloger Dispositif d'affichage miniature a volets.
US4638309A (en) * 1983-09-08 1987-01-20 Texas Instruments Incorporated Spatial light modulator drive system
US5304419A (en) * 1990-07-06 1994-04-19 Alpha Fry Ltd Moisture and particle getter for enclosures
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process
US5293511A (en) * 1993-03-16 1994-03-08 Texas Instruments Incorporated Package for a semiconductor device
US5552925A (en) * 1993-09-07 1996-09-03 John M. Baker Electro-micro-mechanical shutters on transparent substrates
US5719695A (en) * 1995-03-31 1998-02-17 Texas Instruments Incorporated Spatial light modulator with superstructure light shield
US5784190A (en) * 1995-04-27 1998-07-21 John M. Baker Electro-micro-mechanical shutters on transparent substrates
US6323550B1 (en) * 1995-06-06 2001-11-27 Analog Devices, Inc. Package for sealing an integrated circuit die
US5835256A (en) * 1995-06-19 1998-11-10 Reflectivity, Inc. Reflective spatial light modulator with encapsulated micro-mechanical elements
US6046840A (en) * 1995-06-19 2000-04-04 Reflectivity, Inc. Double substrate reflective spatial light modulator with self-limiting micro-mechanical elements
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5721162A (en) * 1995-11-03 1998-02-24 Delco Electronics Corporation All-silicon monolithic motion sensor with integrated conditioning circuit
US5999306A (en) * 1995-12-01 1999-12-07 Seiko Epson Corporation Method of manufacturing spatial light modulator and electronic device employing it
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5872046A (en) * 1996-04-10 1999-02-16 Texas Instruments Incorporated Method of cleaning wafer after partial saw
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6028351A (en) * 1996-10-09 2000-02-22 Texas Instruments Incorporated Gasket sealed integrated circuit package
US6071616A (en) * 1996-12-05 2000-06-06 Texas Instruments Incorporated Opaque low reflecting coating aperture on glass
US6201629B1 (en) * 1997-08-27 2001-03-13 Microoptical Corporation Torsional micro-mechanical mirror system
US5822170A (en) * 1997-10-09 1998-10-13 Honeywell Inc. Hydrophobic coating for reducing humidity effect in electrostatic actuators
US5963289A (en) * 1997-10-27 1999-10-05 S Vision Asymmetrical scribe and separation method of manufacturing liquid crystal devices on silicon wafers
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
US6282010B1 (en) * 1998-05-14 2001-08-28 Texas Instruments Incorporated Anti-reflective coatings for spatial light modulators
US6252229B1 (en) * 1998-07-10 2001-06-26 Boeing North American, Inc. Sealed-cavity microstructure and microbolometer and associated fabrication methods
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6523961B2 (en) * 2000-08-30 2003-02-25 Reflectivity, Inc. Projection system and mirror elements for improved contrast ratio in spatial light modulators
US6232150B1 (en) * 1998-12-03 2001-05-15 The Regents Of The University Of Michigan Process for making microstructures and microstructures made thereby
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6287940B1 (en) 1999-08-02 2001-09-11 Honeywell International Inc. Dual wafer attachment process
WO2001010718A1 (en) 1999-08-05 2001-02-15 The Regents Of The University Of California A wafer-level micro-cap package and method of manufacturing the same
WO2001020671A1 (en) 1999-09-17 2001-03-22 Motorola, Inc. Semiconductor wafer level package
US6452238B1 (en) 1999-10-04 2002-09-17 Texas Instruments Incorporated MEMS wafer level package
JP2001129800A (ja) 1999-11-04 2001-05-15 Japan Science & Technology Corp フィードスルー付き基板とその製造方法
KR100343211B1 (ko) 1999-11-04 2002-07-10 윤종용 웨이퍼 레벨 진공 패키징이 가능한 ｍｅｍｓ의 구조물의제작방법
US6472739B1 (en) 1999-11-15 2002-10-29 Jds Uniphase Corporation Encapsulated microelectromechanical (MEMS) devices
US20010040675A1 (en) * 2000-01-28 2001-11-15 True Randall J. Method for forming a micromechanical device
US6541832B2 (en) * 2000-01-31 2003-04-01 Texas Instruments Incorporated Plastic package for micromechanical devices
JP4593049B2 (ja) * 2000-02-01 2010-12-08 アナログ デバイシーズ インコーポレイテッド 静止摩擦を低減し微細加工デバイス表面を不動態化するウェハレベル処理のための方法およびそれに使用するチップ
JP3910333B2 (ja) * 2000-03-03 2007-04-25 富士通株式会社 ガルバノマイクロミラーとその製造方法
US6784409B2 (en) * 2000-03-28 2004-08-31 Canon Kabushiki Kaisha Electronic device with encapsulant of photo-set resin and production process of same
KR100370398B1 (ko) 2000-06-22 2003-01-30 삼성전자 주식회사 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법
US7083997B2 (en) * 2000-08-03 2006-08-01 Analog Devices, Inc. Bonded wafer optical MEMS process
US6762868B2 (en) * 2000-11-16 2004-07-13 Texas Instruments Incorporated Electro-optical package with drop-in aperture
US6992375B2 (en) * 2000-11-30 2006-01-31 Texas Instruments Incorporated Anchor for device package
JP4560958B2 (ja) * 2000-12-21 2010-10-13 日本テキサス・インスツルメンツ株式会社 マイクロ・エレクトロ・メカニカル・システム
US6531767B2 (en) * 2001-04-09 2003-03-11 Analog Devices Inc. Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture
US6958123B2 (en) * 2001-06-15 2005-10-25 Reflectivity, Inc Method for removing a sacrificial material with a compressed fluid
JP2003005101A (ja) * 2001-06-26 2003-01-08 Seiko Epson Corp 光変調装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08318210A (ja) * 1995-05-29 1996-12-03 Olympus Optical Co Ltd 微量液塗布方法
JPH09159937A (ja) * 1995-12-01 1997-06-20 Seiko Epson Corp 光変調装置及びその製造方法並びにその光変調装置を用いた電子機器
JPH09179043A (ja) * 1995-12-25 1997-07-11 Hitachi Electron Eng Co Ltd 位置合せ光学系の可変減光方法
JPH1050887A (ja) * 1996-05-28 1998-02-20 Harris Corp 半導体パッケージング装置及び方法
JPH11211999A (ja) * 1998-01-28 1999-08-06 Teijin Ltd 光変調素子および表示装置
JPH11288929A (ja) * 1998-03-31 1999-10-19 Toyota Central Res & Dev Lab Inc 被処理構造体の表面処理方法
WO2000017695A1 (en) * 1998-09-24 2000-03-30 Reflectivity, Inc. A double substrate reflective spatial light modulator with self-limiting micro-mechanical elements
JP2002040353A (ja) * 2000-07-25 2002-02-06 Miyota Kk ガルバノ装置の製造方法及びガルバノ装置
WO2002012925A2 (en) * 2000-08-03 2002-02-14 Reflectivity, Inc. Micromirror elements, package for the micromirror elements, and protection system therefor

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091849A (ja) * 2004-09-27 2006-04-06 Idc Llc Ｍｅｍｓデバイスを実装するための方法及びシステム
JP2007184426A (ja) * 2006-01-06 2007-07-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2010512548A (ja) * 2006-12-12 2010-04-22 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ 封入能力を有するマイクロミラーアクチュエータ及びその製造方法
JP2008246663A (ja) * 2006-12-13 2008-10-16 Honeywell Internatl Inc Ｚオフセットｍｅｍｓ装置および方法
JP2010517064A (ja) * 2007-01-18 2010-05-20 フラウンホーファー−ゲゼルシャフト ツル フェルデルング デル アンゲヴァンテン フォルシュング エー ファウ モバイル使用事例において使用されるマイクロマシニング型のかつ光マイクロマシニング型の構成素子に用いられるパッケージ
US8597460B2 (en) 2007-05-30 2013-12-03 Empire Technology Development Llc Adhesion method, and biochemical chip and optical component made by the same
US8366867B2 (en) 2007-06-25 2013-02-05 Empire Technology Development Llc Bonded structure, sealed structure, electronic component including the same, bonding method, and sealing method
JP2011138048A (ja) * 2009-12-28 2011-07-14 Nikon Corp 空間光変調器、露光装置およびそれらの製造方法
JP2011091436A (ja) * 2011-01-11 2011-05-06 Fujitsu Ltd パッケージドデバイス
JP2013157545A (ja) * 2012-01-31 2013-08-15 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014063157A (ja) * 2012-09-20 2014-04-10 Palo Alto Research Center Inc 携帯用機器に関する操作可能な照射光源
JP2015070267A (ja) * 2014-09-03 2015-04-13 三星ダイヤモンド工業株式会社 イメージセンサ用ウエハ積層体のスクライブライン形成方法並びにスクライブライン形成装置

Also Published As

Publication number Publication date
AU2003263744A1 (en) 2003-12-22
WO2003105198A1 (en) 2003-12-18
CN1659684A (zh) 2005-08-24
EP1766663A4 (en) 2012-03-21
US7307775B2 (en) 2007-12-11
US20050074919A1 (en) 2005-04-07
EP1766663A1 (en) 2007-03-28
US20080096313A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
JP2005534048A (ja) 超小型電子機械装置をウェハ基板上に堆積、切り離し、及びパッケージングする方法
US6995040B2 (en) Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6844959B2 (en) Spatial light modulators with light absorbing areas
US6958846B2 (en) Spatial light modulators with light absorbing areas
US7405860B2 (en) Spatial light modulators with light blocking/absorbing areas
US6906847B2 (en) Spatial light modulators with light blocking/absorbing areas
US6952301B2 (en) Spatial light modulators with light blocking and absorbing areas
US6995034B2 (en) Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
KR20050016540A (ko) 웨이퍼 기판 상에 마이크로-전기기계식 장치를 적층,현출, 및 패키지하는 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100128