JP2005532180A - 半導体表面上に形成された金属製ナノオブジェクトならびにそのようなナノオブジェクトの製造方法 - Google Patents

半導体表面上に形成された金属製ナノオブジェクトならびにそのようなナノオブジェクトの製造方法 Download PDF

Info

Publication number
JP2005532180A
JP2005532180A JP2004518880A JP2004518880A JP2005532180A JP 2005532180 A JP2005532180 A JP 2005532180A JP 2004518880 A JP2004518880 A JP 2004518880A JP 2004518880 A JP2004518880 A JP 2004518880A JP 2005532180 A JP2005532180 A JP 2005532180A
Authority
JP
Japan
Prior art keywords
metal
single crystal
nano
forming
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004518880A
Other languages
English (en)
Inventor
マリー・ダンジェロ
ヴィクトル・アリストフ
パトリック・スキアシアン
Original Assignee
コミツサリア タ レネルジー アトミーク
ユニヴェルシテ・パリ・シュド・オンズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク, ユニヴェルシテ・パリ・シュド・オンズ filed Critical コミツサリア タ レネルジー アトミーク
Publication of JP2005532180A publication Critical patent/JP2005532180A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605Products containing multiple oriented crystallites, e.g. columnar crystallites
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Manufacture Of Alloys Or Alloy Compounds (AREA)

Abstract

本発明は、半導体表面上に形成された金属製ナノオブジェクト、ならびに、そのようなナノオブジェクトの製造方法に関するものである。本発明は、ナノエレクトロニクスに対して応用することができる。例えば、本発明においては、形成された立方晶SiC表面(2)上に金属を成膜することによって、ナノオブジェクト(4)を得ることができる。ナノオブジェクトは、例えば、金属からなる原子糸や一次元ナノ構造や量子ドットといったようなものとすることができる。

Description

本発明は、半導体の表面上に形成された金属製ナノオブジェクトに関するものである。より詳細には、本発明は、大きなバンドギャップを有した半導体すなわち大きな禁止帯幅を有した半導体の表面上に形成された金属製ナノオブジェクトに関するものである。本発明は、さらに、そのようなナノオブジェクトの製造方法に関するものである。
より詳細には、特にシリコンカーバイド表面上に形成されたような、例えば原子糸や一次元ナノ構造や金属製量子ドットといった金属製ナノオブジェクトに関するものである。本発明は、さらに、そのようなナノオブジェクトの製造方法に関するものである。
本発明は、特に、ナノエレクトロニクス分野に応用することができる。
ナノオブジェクトは、特に通常は原子の移動を阻止し得るよう(液体窒素や液体ヘリウムを使用して)低温下で行われるような近距離音場顕微鏡によってといったような原子の個別的操作を要することなく、特に室温においてあるいは室温以上の温度において、自動的組織化によって、製造される(以下の参考文献[7]〜[9]を参照されたい)。
表面処理(特に、半導体表面)や、ナノ構造の製造や、特に一次元ナノ構造の製造、に関するさらなる情報は、以下の参考文献[1]〜[9]によって得ることができる。
“Nitridation of silicon and other semiconductors using alkalimetal catalysts”, P. Soukiassian, US 4 735 921 A(参考文献[3]) “Process of depositing an alkali metal layer onto the surfaceof an oxide superconductor”, P. Soukiassian and R.V. Kasowski, US 4 900 710 A(参考文献[4]) “Fils atomiques de grande longueur et de grande stabilite,procede de fabrication de ces fils, application en nanoelectronique”,G. Dujardin, A. Mayne, F. Semond, and P. Soukiassian, French patent applicationNo. 96 15435, December 16 1996 (US 6 274 234 A)(参考文献[5]) “Couche monoatomique de grande taille, en carbon de typediamant, et procede de fabrication de cette couche”, V. Derycke, G. Dujardin,A. Mayne, and P. Soukiassian, French patent application No. 98 15218, December 2 1998(参考文献[6]) "Electronic promotion of silicon nitridation by alkalimetals", P. Soukiassian, H.M. Bakshi, H.I. Starnberg, Z. Hurych, T. Gentle, andK.P. Schuette, Physical Review Letters 59, 1488 (1987)(参考文献[1]) "CH3CI adsorption on a Si(100)2×1 surface modified by analkali metal over layer studied by photoemission using synchrotron radiation",T.M. Gentle, P. Soukiassian, K.P. Schuette, M.H. Bakshi, and Z. Hurych, SurfaceScience Letters 202, L 568 (1988)(参考文献[2]) L.J. Whitman, J.A. Stroscio, R.A. Dragoset and R.J. Celotta,Science 251, 1206 (1991)(参考文献[7]) T.C. Shen, C. Wang, G.C. Abaln, J.R. Tacker, J.W. Lyding,Ph. Avouris, and R.E. Walkup, Science 268, 1590 (1995)(参考文献[8]) M.F. Crommie, C.P. Lutz, D.M. Eigler, and E.J. Heller, Surf.Rev. Lett. 2, 127 (1995)(参考文献[9]) "SiO2-Si interface formation by catalytic oxidation usingalkali metals and removal of the catalyast", P. Soukiassian, T.M. Gentle,M.H. Bakshi, and Z. Hurych, Journal of Applied Physics 60, 4339 (1986)(参考文献[10]) "Exceptionally large enhancement of InP(110) oxidation rateby cesium catalyast", P. Soukiassian, M.H. Bakshi, and Z. Hurych, Journal ofApplied Physics 61, 2679 (1987)(参考文献[11]) "Catalytic oxidation of semiconductors by alkali metals", P. Soukiassian, T.M. Gentle, M.H. Bakshi, A.S. Bommannavar, and Z. Hurych,Physica Scripta (Sweden), 35, 757 (1987)(参考文献[12]) "Electronic promotors and semiconductor oxidation: alkalimetals on a Si(111)2×1 surface", A. Franciosi, P. Soukiassian, P. Philip,S. Chang, A. Wall, A. Raisanen, and N. Troullier, Physical Review B 35, RapidCommunication, 910 (1987)(参考文献[13]) "Si3N4-Si interface formation by catalytic nitridationusing alkali metals and removal of the catalyast: N2/Na/Si(100)2×1",P. Soukiassian, T.M. Gentle, K.P. Schuette, M.H. Bakshi, and Z. Hurych, Applied Physics Letters 51, 346 (1987)(参考文献[14]) "Electronic properties of O2 on Cs or Na overlayersadsorped on Si(100)2×1 from room temperature to 650℃", P. Soukiassian,M.H. Bakshi, Z. Hurych, and T.M. Gentle, Physical Review B 35, RapidCommunication, 4176 (1987)(参考文献[15]) "Thermal growth of SiO2-Si interfaces on a Si(111)7×7surface modified be cesium", H.I. Starnberg, P. Soukiassian, M.H. Bakshi, andZ. Hurych, Physical Review B 37, 1315 (1988)(参考文献[16]) "Alkali metal promoted oxidation of the Si(100)2×1surface: coverage dependence and non-locality", H.I. Starnberg, P. Soukiassian,and Z. Hurych, Physical Review B 39, 12775 (1989)(参考文献[17]) "Alkali metals and semiconductor surfaces: electronic,structural and catalytic properties", P. Soukiassian and H.I. Starnberg (GuestArticle) in Physics and Chemistry of Alkali Metal Adsorption, Elsevier SciencePublishers B.V., Amsterdam, Netherland, Meterials Science Monographs 57, 449(1989)(参考文献[18]) "Catalytic nitridation of a III-V semiconductor usingalkali metal", P. Soukiassian, T. Kendelewicz, H.I. Starnberg, M.H. Bakshi, andZ. Hurych, Europhysics Letters 12, 87 (1990)(参考文献[19]) "Room temperature nitridation of gallium arsenide usingalkali metal and molecular nitrogen", P. Soukiassian, H.I. Starnberg,T. Kendelewicz, and Z.D. Hurych, Physical Review B 42, Rapid Communication, 3769(1990)(参考文献[20]) "Rb and K promoted nitridation of cleaved GaAs and InPsurfaces at room temperature", P. Soukiassian, H.I. Starnberg, andT. Kendelewicz, Applied Surface Science 56, 772 (1992)(参考文献[21]) "Al2O3+x/Al interface formation by promoted oxidationusing an alkali metal and removal of the catalyast", Y. Huttel, E. Bourdie,P. Soukiassian, P.S. Mangat, and Z. Hurych, Applied Physics Letters 62, 2437(1993)(参考文献[22]) "Direct and Rb-promoted SiOx/β-SiC(100) interfaceformation, M. Riehl-Chudoba, P. Soukiassian, C. Jaussaud and S. Dupont, PhysicalReview B 51, 14300 (1995)(参考文献[23])
本発明は、ナノエレクトロニクスやオプトエレクトロニクスという分野において非常に有効であるような、例えば原子糸や一次元ナノ構造や金属製量子ドットといったような金属製ナノオブジェクトを提供する。
本発明は、また、特にシリコンカーバイドといったような大きなバンドギャップを有した半導体の表面上にそのようなナノオブジェクトを製造するという場合の問題点を解決する。
本発明における解決手法は、そのような表面上における自動的組織化という製造手法である。
そのような組織化に際して有望な基板は、例えば温度や機械的応力等といったようなパラメータの関数として表面拡散障壁が異方的であるような基板である。
ナノオブジェクトは、吸着物と吸着物との間の相互作用と、吸着物と基板との間の相互作用と、の間にわたっての非常に繊細なバランスを制御することによって、および、金属原子拡散障壁を制御することによって、形成される。
ある格別の有利な実施形態においては、本発明を使用することによって、シリコンカーバイド基板の表面上に前もって形成されたシリコンからなる原子線または原子糸の方向に対して垂直な方向に沿って、特に銀といったような金属からなる原子糸やナノ構造を得ることができる。
より詳細には、本発明は、まず最初に、特に原子糸や一次元ナノ構造や量子ドットといったような、一組をなす複数のナノオブジェクトに関するものであって、ナノオブジェクトが、金属から形成されているとともに、単結晶半導体材料製の基板の表面上に形成されていることを特徴としている。
単結晶半導体材料は、単結晶シリコンカーバイドと、単結晶ダイヤモンドと、共有結合型単結晶半導体と、複合型単結晶半導体と、からなるグループの中から選択されたものとすることができる。
基板は、立方晶のシリコンカーバイドからなる単結晶基板とすることができる。
本発明による一組をなす複数のナノオブジェクトのある特別の実施形態においては、表面は、立方晶シリコンカーバイド表面であるとともに、シリコンがリッチなβ−SiC(100)3×2とされる。
その場合、ナノオブジェクトは、表面上に形成された金属製の三次元クラスターとすることができる。
本発明のある有利な実施形態においては、クラスターは、表面上において秩序だった態様で分散配置されており、これにより、複数の金属ドットからなるラティスを形成する。
他の特別の実施形態においては、表面は、立方晶シリコンカーバイド表面でありかつSiによって終端したβ−SiC(100)c(4×2)とされ、ナノオブジェクトは、金属からなるとともに互いに平行であるような複数の原子糸あるいは互いに平行であるような一次元ナノメートル的ストリップとされる。
表面は、Siからなる互いに平行な複数の原子糸を備えることができ、金属からなる原子糸あるいは一次元ナノメートル的ストリップは、Siからなる原子糸に対して、垂直なものとすることができる。
表面は、保護領域と、非保護領域と、を備えることができ、ナノオブジェクトは、表面の非保護領域上に形成される。
本発明は、また、一組をなす複数のナノオブジェクトを形成するための方法に関するものであって、単結晶半導体材料製の基板の表面を準備し、この表面上に金属を成膜する。
単結晶半導体材料は、単結晶シリコンカーバイドと、単結晶ダイヤモンドと、共有結合型単結晶半導体と、単結晶複合型半導体と、からなるグループの中から選択することができる。
基板は、立方晶のシリコンカーバイドからなる単結晶基板とすることができる。
金属は、室温で成膜するあるいは室温以上の温度で成膜することができる。
本発明による方法の第1の特別の実施形態においては、立方晶シリコンカーバイド表面でありかつシリコンがリッチなβ−SiC(100)3×2を準備し、この表面上に金属を成膜する。
本発明による方法の第2の特別の実施形態においては、表面は、立方晶シリコンカーバイド表面でありかつSiによって終端したβ−SiC(100)c(4×2)として準備される。金属は、この表面上に室温で成膜され、表面c(4×2)のSi−Si二量体からなる線に沿って、表面上において金属原子を移動させ、これにより、金属からなる原子糸が、Si−Si二量体からなる線に対して平行なものとして得られる。
その後、金属がすべて脱離してしまう温度よりも低い温度でもって、基板を熱アニールすることができる。
これにより、表面上には、金属からなるとともに互いに平行であるような複数の原子糸あるいは互いに平行であるような一次元ナノメートル的ストリップが得られる。ここで、金属製の原子糸および一次元ナノメートル的ストリップは、高温で形成された場合には、Siからなる原子糸に対して垂直なものとなる。
金属は、真空下におけるまたは不活性雰囲気下における蒸着によって成膜することができる。
表面上には、保護領域を形成することができ、その後、表面の非保護領域上に、金属を成膜することができる。
本発明においては、金属は、dバンドが充填されている金属と、ジェリウムタイプの金属と、アルカリ金属(特に、ナトリウム、カリウム)と、遷移金属と、からなるグループの中から選択することができる。
熱アニールを使用することに代えて、レーザーを使用することができる。これにより、このレーザーから放射されたビームを、金属により覆われた表面上に対して熱的に相互作用させることにより、金属を脱離させることができる。あるいは、レーザーを使用することによって、電子的遷移を誘起することにより金属を脱離させることができる(DIET)。
本発明による方法においては、表面は、spタイプのCによって終端した表面とすることができ、とりわけ、β−SiC(100)c(2×2)表面とすることができる。
表面は、sp3タイプのCからなる複数の原子線を有したものとすることができる。
本発明においては、Cの原子線に対して平行であるようにまたは垂直であるように、金属製の原子糸を形成することができる。
本発明のある特別の実施形態においては、金属製ドットからなるラティスが、単結晶半導体材料からなる基板の表面上に形成され、基板をなす材料のうちの、ドットの直下に位置した材料部分が、局所的に変換され、金属製ドットからなるラティスが、除去され、これにより、変換済み材料からなるドットにより構成されたスーパーラティスを得ることができる。
好ましくは、基板材料の局所的変換は、酸化と、窒化と、酸窒化と、からなるグループの中から選択され、これにより、材料の酸化物または材料の窒化物または材料の酸窒化物からなるドットにより構成されたスーパーラティスを得ることができる。
本発明の他の目的や特徴点や利点は、添付図面を参照しつつ、本発明を何ら限定するものではなく単なる例示としての好ましい実施形態に関する以下の詳細な説明を読むことにより、明瞭となるであろう。
さて、銀クラスターを製造するために使用されるような、本発明による方法の第1の例について、説明する。
まず最初に、シリコンリッチな立方晶シリコンカーバイド表面β−SiC(100)3×2を形成する。言い換えれば、β−SiC(100)立方晶相において、シリコンリッチであるとともに3×2という表面再構成を有したシリコンカーバイド(SiC)からなる平坦表面を形成する。
このタイプの形成手法は、上述した様々な文献に記載されている。特に、参考文献[5]を参照することができる。
真空蒸着法によって、Siリッチでありかつ3×2構造を有したその表面上に、少量の銀を成膜する。この真空蒸着においては、例えば、銀蒸発源をその表面に対向させて配置するとともに、タングステンフィラメントによって加熱する。
STMすなわち走査型トンネル顕微鏡によって表面の像を形成することにより、銀が表面を濡らしていない(つまり、覆っていない)ことを観測しながら、0.9nm〜3nmというサイズを有した三次元クラスターを形成する。これにより、量子ドットを形成することができる。
これらクラスターまたはアイランドの数やサイズや間隔は、成膜する銀の量やアニール温度の関数として変更することができる。この成長モードにおいては、銀原子どうしの間の相互作用が支配的である。
図1は、上面上にクラスター(4)が形成された表面(2)を概略的に示す平面図である。
本発明を一切限定することなく例示するならば、銀の成膜は、2×10−8Pa以下という内部圧力とされたチャンバ内において例えば6×10−9Paという内部圧力とされたチャンバ内において行われ;表面と銀蒸発源との間の距離は、約15cmとされ;成膜時に銀蒸発源を流れる電流は、4Aとされ;成膜時間は、2分間〜8分間とされ(8分間が、銀の単一層にほぼ対応する);成膜は、SiC試料を室温(約20℃)とした状態で行われる。必要なアニール操作は、約500℃で行われる。アニール温度を変更することによって、金属原子の移動速度を調節し得る(移動速度は、温度が上がれば増大する)とともに、吸着する金属の量を調節することができる(吸着量は、温度が上がれば増大する)。これにより、クラスターのサイズおよび間隔を変更することができる。
銀が、約700℃における数十秒間にわたっての短時間アニールによって、完全に蒸発することに注意されたい。
次に、銀製の一次元的ストリップすなわち銀糸を製造し得るような、本発明による方法の第2の例について、説明する。
まず最初に、Siによって終端している立方晶シリコンカーバイド表面β−SiC(100)c(4×2)を形成する。言い換えれば、β−SiC(100)立方晶相において、Siによって終端しているとともにc(4×2)という表面再構成を有したSiC表面を形成する。
さらに、互いに平行な自動的に組織化された複数のシリコン原子線を、この表面上に形成する。これら原子線は、Si−Si二量体からなる原子線を形成する。
参考文献[5]を参照されたい。参考文献[5]には、β−SiC(100)立方晶相とされたSiC単結晶基板の表面であるとともに3×2でもって終端するように変換されさらにその後適切にアニールされた表面上に、Si−Si二量体からなる複数の直線(複数の原子線)を形成する手法が記載されている。
よって、この3×2の対称表面は、1100℃における熱アニールによって、c(4×2)という対称性を有した原子スケールでの組織化(再構成)が行われるまで、変換される。
上記の第1の例の場合と同じ条件下で、β−SiC(100)c(4×2)Si表面上に、銀を成膜する。
室温においては、銀原子が、表面上において、二量体からなる線に沿って、ゆっくりと拡散することがわかった。これにより、二量体からなる線に対して平行な金属製原子糸を得ることができる。
図2は、表面(6)を概略的に示す平面図である。この表面(6)は、Si−Si二量体からなる複数の平行線(8)と、これら平行線に対して平行とされた複数の金属製原子糸(9)と、を支持している。
表面が銀によって被覆されている場合には、アニールは、すべての銀が脱離してしまう温度(700℃)以下の温度で行われる。
銀層を選択的に脱離させ、表面上に残っている原子を組織化させる。これにより、銀からなる一次元的な複数のナノメートル的平行ストリップが形成される、あるいは、銀からなる複数の平行原子糸が形成される。原子糸や一次元ストリップの向きは、二量体線に対して垂直である。
図3は、表面(6)を概略的に示す平面図である。この表面(6)は、Si−Si二量体からなる複数の平行線(8)と、銀からなる複数の原子糸(10)と、銀からなる一次元的な複数のナノメートル的ストリップ(12)と、を支持している。
本発明を一切限定することなく例示するならば、第2の例においては、銀の成膜は、2.1×10−9Paという内部圧力とされたチャンバ内において行われ;銀は、銀蒸発源に対して4Aという電流を流しつつ、8分間にわたって成膜され;試料は、銀成膜時には室温とされ;成膜後には、試料は、5分間にわたって0.5Aという電流を流すことによって、アニールされる。
この結果、Siの複数の原子糸に対して垂直なものとして、銀からなる複数の原子糸を形成することができる(参考文献[5]を参照されたい)。
このことは、ナノエレクトロニクスにおいて非常に有効であり得るようなサブナノメートル的スケールの人工的ラティスを形成するに際して、極めて重要である。
銀を、例えば金や銅といったようなdバンドが充填されている他の金属によって、あるいは、例えばアルミニウムといったようなジェリウムタイプの金属によって、置き換えることができる。
ジェリウムタイプの金属とは、電子ガスがかなり一様であるとともに、金属の全容積内にわたって正イオン電荷が広範に分布していて正のかつ一様なバックグラウンドを形成しているような金属であることを、思い起こされたい。
また、銀を、例えば、Mo、W、Ta、Nb、Co、Fe、Mn、Cr、Ti、といったような、遷移金属によって置き換えることもできる。
金属が磁気特性を有していれば、例えばスピンエレクトロニクスにおいて魅力的であるような磁気特性を有していれば、本発明を適用することによって、ナノ構造に対してドーピングを行ったり、あるいは、ナノ構造を形成したり、することができる。
また、銀を、例えばアルカリ金属といったような、有機分子や無機分子との表面反応に関する顕著な触媒効果を有した他の金属によって置き換えることもできる(参考文献[1][2]を参照されたい)。
したがって、原子スケールでの反応を誘起することができ、また、例えば酸化や窒化や酸窒化といったような手法によって非常に局所的な保護(パッシベーション)を行うことができ、また、原子スケールや分子スケールでのシリコーンの形成を行うことができる。
また、アルカリ金属は、電子の仕事関数をかなり低減させこれにより負の電子親和状態に到達するという顕著な特性を有している。言い換えれば、天然の電子エミッタを形成するするという顕著な特性を有している。本発明においては、アルカリ金属(例えば、Cs、Rb、K、あるいは、Na)からなるナノ構造を使用することによって、そのような電子放出を引き起こすことができる。
金属の成膜に際し、真空蒸着を使用することに代えて、不活性雰囲気(希ガス等)内でかつ高圧で、蒸着を行うこともできる。
第2の例に関し、本発明による方法を使用することによって、温度を調節することにより、移動を選択的に制御したり、また、金属(例えば、銀)原子の脱離を選択的に制御したり、することができる。温度の変更は、SiC上におけるSi−Si二量体の移動に作用したり、あるいは、この移動を誘起したり、する。
第2の例の変形例においては、Siで終端したβ−SiC(100)c(4×2)という立方晶SiC表面を、シリコンの原子線を使用することなく、形成し、金属を成膜し、さらに、すべての金属が脱離する温度よりも低い温度で、アニールを行う。
上記の場合と同様に、これにより、金属からなる複数の原子糸、および/または、この金属からなる一次元的な複数のナノメートル的ストリップ、が得られる。このような原子糸および一次元ストリップは、互いに平行なものであって、Si−Si二量体が設けられている場合にはSi−Si二量体がなす複数の平行線に対して垂直である。
本発明による方法の他の例においては、立方晶SiC試料の表面を、水素を使用して局所的に保護するとともに、非保護領域に、金属製の原子糸および/または一次元ストリップを形成する。
図4は、局所的に保護された表面(14)を概略的に示す平面図である。この表面(14)は、例えば領域(15)といったような保護領域と、非保護領域(16,18)と、を備えている。非保護領域(16,18)内に存在する、シリコンの平行原子線は、符号(20)によって示されている。金属からなる複数の原子糸(22)、および、この金属からなる複数の一次元的ストリップ(24)も、図示されている。それら原子糸および一次元ストリップは、非保護領域内において、原子線(20)に対して垂直なものとされている。
表面を局所的に保護するに際しては、非保護領域とすべき領域を、フォトレジスト層によって被覆し、その後、露出された領域に対して保護(パッシベーション)を施し、さらにその後、フォトレジスト層を除去する。
Si−Si二量体の方向が予め既知である場合には、非保護矩形領域を、Si−Si二量体の方向に対して平行な両側辺のうちの一方を有したものとして、形成することができる。
水素を使用して立方晶SiCの保護を行う場合には、表面を、原子スケールでもってc(4×2)対称性を有しつつ組織化されたものとして、形成する。その後、この表面を、飽和するまで水素分子に対して曝す。水素分子に対して曝す際には、SiCを室温に維持する。
例えば、立方晶SiCは、内圧が5×10−10 hPa以下に維持された処理チャンバ内に配置され、このSiC基板内に直接的に電流を流すことによって加熱される。基板は、数時間にわたって650℃にまで加熱され、その後、数回程度、1分間にわたって1100℃にまで加熱される。
銀蒸発源を1300℃にまで加熱することにより、立方晶SiCの(100)表面上に、複数のシリコン単一層を成膜する。
1000℃でもって熱アニールすることによって、成膜されたシリコンのいくらかは、制御された態様でもって蒸発する。これにより、表面は、3×2という対称性を有しつつ原子スケールでもって組織化されることとなる(再構成)。この表面対称性は、電子回折によって制御することができる。
1100℃における熱アニールを適用することにより、3×2という対称性を有した表面を変換することができる。これにより、表面は、c(4×2)という対称性を有しつつ原子スケールでもって組織化されることとなる(再構成)。
その後、この表面を、低圧(10−8hPa)下において、超高純度の水素分子に対して曝す。
水素分子に対して曝す際には、表面を、室温に維持する。
SiC表面は、飽和するまで、曝される(50L以上)。
この飽和は、走査型トンネル顕微鏡によって、あるいは、価電子帯発光技術によって、制御することができる。
Siによって終端した表面を使用することに代えて、上記すべてのプロセスを、spタイプのCによって終端された表面を使用して行うことができる。β−SiC(100)c(2×2)表面自体は、sp3タイプのCの原子線を有することができる(参考文献[6]を参照されたい)。
本発明においては、カーボンの原子線に対して平行であるようなまたは垂直であるような、金属製の原子糸を使用することができる。
以下においては、本発明の他の例について説明する。特に、以下の事項について説明する。
−半導体基板の表面上において、特に立方晶シリコンカーバイドからなる単結晶基板の表面上において、ナトリウムクラスターを形成すること。
−より詳細には、基板表面上において秩序だった態様で分散した上記タイプのクラスターを形成すること。これにより、複数のナトリウムドットからなるスーパーラティスを形成することができる。クラスターは、図1に示すタイプの一連のクラスターとすることができ、この場合、複数のクラスターの配置は、実質的に規則的なものとされる。
−基板上において複数のシリカドットからなるスーパーラティスを形成すること(アルカリ金属を使用した局所的保護に関し、本発明による複数の例に関して上述したことを思い起こされたい)。
立方晶シリコンカーバイドのSiリッチ表面とされたようなβ−SiC(100)3×2上のナトリウム成膜体について、研究した。Siによって終端したβ−SiC(100)c(4×2)表面の場合には、この表面上には、Naや他のアルカリ金属が、原子のサイズにほぼ等しいような厚さの金属フィルムという形態で吸着される。このような状況とは異なり、立方晶シリコンカーバイドのSiリッチ表面の場合には、Naは、球形状の金属クラスターという形態で吸着される。このようなクラスター形状は、半導体の表面上のアルカリ金属としては、前例のないことである。この現象は、シリコンや従来のIII−V複合半導体の対応表面上では起こらない(III−V窒化物は、従来のIII−V複合半導体の範疇ではない)。このことは、このSiリッチ表面上における吸着物と吸着物との間の相互作用が、吸着物と基板との間の相互作用よりも重要であることを意味している。この振舞いは、同じ表面上における銀の振舞い(上述)と比較されるべきである。
Naクラスターは、球状Naクラスターのエッジに対して厳密に対応する3.1eVのプラズモンによって、確認される。この結果は、また、ナトリウムクラスターどうしが規則的に離間して配置されていること、および、ナトリウムクラスターによる被覆率が増加するにつれてナトリウムクラスターのサイズが減少する傾向があること、を示唆する。実際に、最も厚い成膜体(ほぼ単原子層から2〜3重の原子層)に関しては、350℃までの漸次的アニール後には、遅い電子回折の像のコントラストが、非常に強くなる。これにより、Naクラスターが十分に組織化され、β−SiC(100)3×2表面上において規則的に配置されていることが示される。LEEDによってすなわち低エネルギー電子回折法によって、β−SiC(100)3×2上のナトリウムクラスターの写真を撮影した。複数の写真は、Naクラスターが、十分に秩序だっておりかつそれぞれの規則的間隔で配置されていることを示している。それぞれの規則的間隔は、表面被覆率の関数として決定される。図7の写真を参照されたい。
よって、温度を制御することによりおよび成膜金属量を制御することにより、吸着物と吸着物との間の相互作用と、吸着物と基板との間の相互作用と、の間の平衡関係を制御することによって、Naからなる量子ドットの自動的組織化を形成する。この結果は、非常に重要であり、例えばナトリウムといったようなアルカリ金属の本来的性質に基づく他の量子ドットとは決定的に相違している。
一方においては、これらドットは、史上初めて、半導体の表面上に形成される。さらには、バンドギャップの大きな半導体の表面上に形成される。
他方においては、Naといったようなアルカリ金属は、非常に小さな電子親和性せいしか有していない。アルカリ金属は、数eVという分だけ、表面の仕事関数をかなり低減させる。これにより、負の電子親和性状態を得ることができる。言い換えれば、天然の電子エミッタを得ることができる(表面のみが酸素に曝されている)、あるいは、システムが光に対して露出されている場合には光電子エミッタを形成する。同様の現象を使用することにより、Csおよび酸素によって被覆されたガリウムヒ素表面を出発材料として、暗視装置における光増幅器を形成することができる。
上述した結果(Na製の複数の量子ドットからなるラティスが得られること)の重要性は、Naドット(クラスター)(26)からなるラティスが、ナノメートル的またはナノメートル的サイズと一緒に利用可能なことである(図5参照)。Naドット(クラスター)(26)は、大きなバンドギャップを有した半導体材料からなる基板(28)の表面上に規則的に分散している。そして、Naドット(クラスター)(26)の間には、SiC表面が露出している。
したがって、これらドットは、電圧バイアスの効果によって、あるいは、光の影響によって、電子を放出することができる。これにより、動的マトリクスを形成することができ、フラットスクリーンを形成することができる。
特にナトリウムといったようなアルカリ金属の他の重要な特性は、酸化や窒化や酸窒化に対しての触媒としてまた有機分子に対する反応に対しての触媒として、格別の性質を有していることである。
このような性質は、シリコンや、III−V半導体や、例えばアルミニウムといったような金属や、SiCに関する研究において、既に示されている。これについては、参考文献[10]〜[23]および参考文献[3][4]を参照されたい。
このことは、『ナノリソグラフィー』や『ナノ形成』と称され得るような応用範囲の非常に大きな新規な分野を開拓する。このようなNaドットのため、酸素(または、窒素)に対する露出によって、SiC基板(28)の一部において局所的な酸化(または窒化)が起こる(図6参照)。すなわち、各クラスター(26)の直下に位置した部分において局所的な酸化(または窒化)が起こる。その後、低温(約650℃)における熱脱離によって、各クラスター(26)を除去することができる。これにより、ナノメートル的スケールでもって、SiO ドット(または、Siドット)からなるスーパーラティスが得られる。
同様に、複数のNaクラスターが配置されている表面を、NOまたはNO に対して曝すことによって(典型的には数ラングミュアの程度といったように、少量だけ曝す)、SiC基板のこの部分を局所的に酸窒化することができる。その後、対象をなす基板をNa脱離温度とすることによって、各クラスターを除去することができる。
同様に、例えばCHCl 分子といったような有機分子を使用すれば、ナノメートル的シリコーンドットを形成することができる。他の分子を使用した場合には、例えばポリマードットや有機金属ドットといったような他のドットを形成することができる。表面を分子に対して曝すことにより、ナトリウムドットの直下に、シリコーンドットやポリマードットや有機金属ドットを得ることができる。その後、ナトリウムドットを除去することができる。
上述したポリマードット(または、有機金属ドット)は、また、表面上において、それらドットを形成するために使用する分子のためのアンカー止めポイントとして使用することができる。
最後に、Na−Na相互作用は、Naドットを有した表面を、少量(およそ、1ラングミュアの程度)の無機分子または有機分子(例えば、水素や、酸素や、他の任意の分子、あるいは、Naまたはアルカリ金属と相互作用し得る元素として当業者に公知であるような元素)に対して曝すことによって、制御することができる/最適化することができる。これにより、より大きなNaクラスターを形成することができる。
次に、ナトリウムからなる量子ドットの形成方法について説明する。
β−SiC(100)3×2という表面を有した試料の形成に関しては、特に、参考文献[5]を参照することができる。
このようにして形成した試料を、その後、真空チャンバ内に配置する。真空チャンバの内部圧力を、約10−9Paとする。続いて、SAES Getters Company社から市販されているタイプのゼオライト蒸発源を使用し、なおかつ、この蒸発源の脱ガスを完全に行った後に、チャンバ内の圧力が3×10−9Paを超えないようにしながら、試料上にナトリウムを成膜する。これにより、表面上に、複数のナトリウムクラスターが得られる。
成膜は、室温(約25℃)で行い、ナトリウム蒸発源は、試料から10cm以内のところに配置され、好ましくは、試料からおよそ3〜5cmのところに配置され、最適には、試料からおよそ3cmのところに配置される。
次なるステップにおいては、ナトリウムクラスターでもって覆われたβ−SiC(100)3×2表面を、アニールする(例えば350℃といったような数百℃という温度、数秒間〜数分間)。このアニールにより、クラスターの数やサイズや位置を最適化することができる。アニールは、SiC試料を通して電流を流すことによって、ジュール効果を使用して行うことができる。その際、例えばパイロメーターや熱電対を使用することによって、温度を制御することができる。
上記の例においては、ナトリウムを使用することによって、クラスターを形成した。しかしながら、ナトリウムを、特にカリウムやCsやRbといったような他のアルカリ金属によって代替することができる。また、例えばMgやCaやBaといったようなアルカリ土類金属によって代替することができる。
また、上記の例においては、本発明の例示として、立方晶タイプまたは六方晶タイプであって、Siおよび/またはCがリッチであるような、SiC基板を使用した。しかしながら、基板は、ダイヤモンド基板によって、あるいは、例えばSiやGeといったような共有結合型の半導体材料からなる基板や、あるいは、III−V複合半導体材料(例えば、GaAs、InP、GaSb、GaP、あるいは、InAs)からなる基板や、II−VI複合半導体材料(例えば、CdTe、ZnO、あるいは、ZnTe)からなる基板、によって、代替することができる。
また、上述したような低温脱離は、室温(約25℃)から、想定している基板上においての脱離対象金属の脱離温度までという範囲内の、温度とすることができる。
本発明によって得られた三次元的金属クラスターを概略的に示す図である。 本発明によって得られた金属製原子糸を概略的に示す平面図であり、原子糸は、Siの原子線に対して平行なものとされている。 本発明によって得られた金属製原子糸と一次元的ストリップとを概略的に示す平面図であり、原子糸およびストリップは、Siの原子線に対して垂直なものとされている。 シリコンカーバイド表面の非保護領域上において、本発明によって得られた金属製原子糸と一次元的ストリップとを概略的に示す平面図である。 SiC基板上において、本発明によって得られた、ナトリウムクラスターからなるラティスを概略的に示す図である。 この基板を概略的に示す断面図であって、本発明による方法によって得られた、シリカドットからなるスーパーラティスを有している。 図7Aは、β−SiC(100)3×2の清浄表面を示すLEED写真であり、図7Bは、Naクラスターによって被覆されるとともに3×1のラティスへと組織化された図7Aの表面を示すLEED写真であり、図7Cは、Naクラスターによって被覆されるとともに3×2のラティスへと組織化された図7Aの表面を示すLEED写真である。
符号の説明
2 表面
4 クラスター(ナノオブジェクト)
6 表面
8 原子糸
10 原子糸(ナノオブジェクト)
12 一次元ナノメートル的ストリップ(ナノオブジェクト)
14 表面
15 保護領域
16 非保護領域
18 非保護領域
20 原子糸
22 原子糸(ナノオブジェクト)
24 一次元ナノメートル的ストリップ(ナノオブジェクト)

Claims (29)

  1. 特に原子糸や一次元ナノ構造や量子ドットといったような、一組をなす複数のナノオブジェクト(4,10,12,22,24)であって、
    前記ナノオブジェクトが、金属から形成されているとともに、単結晶半導体材料製の基板の表面(2,6,14)上に形成されていることを特徴とする一組をなす複数のナノオブジェクト。
  2. 請求項1記載の一組をなす複数のナノオブジェクトにおいて、
    前記単結晶半導体材料が、単結晶シリコンカーバイドと、単結晶ダイヤモンドと、共有結合型単結晶半導体と、複合型単結晶半導体と、からなるグループの中から選択されたものであることを特徴とする一組をなす複数のナノオブジェクト。
  3. 請求項2記載の一組をなす複数のナノオブジェクトにおいて、
    前記基板が、立方晶のシリコンカーバイドからなる単結晶基板であることを特徴とする一組をなす複数のナノオブジェクト。
  4. 請求項3記載の一組をなす複数のナノオブジェクトにおいて、
    前記表面(2)が、立方晶シリコンカーバイド表面であるとともに、シリコンがリッチなβ−SiC(100)3×2であることを特徴とする一組をなす複数のナノオブジェクト。
  5. 請求項1〜4のいずれか1項に記載の一組をなす複数のナノオブジェクトにおいて、
    前記ナノオブジェクトが、前記表面上に形成された金属製の三次元クラスター(4)であることを特徴とする一組をなす複数のナノオブジェクト。
  6. 請求項5記載の一組をなす複数のナノオブジェクトにおいて、
    前記クラスターが、前記表面上において秩序だった態様で分散配置されており、これにより、複数の金属ドットからなるラティスを形成していることを特徴とする一組をなす複数のナノオブジェクト。
  7. 請求項3記載の一組をなす複数のナノオブジェクトにおいて、
    前記表面(6,14)が、立方晶シリコンカーバイド表面でありかつSiによって終端したβ−SiC(100)c(4×2)であり、
    前記ナノオブジェクトが、前記金属からなるとともに互いに平行であるような複数の原子糸(10,22)あるいは互いに平行であるような一次元ナノメートル的ストリップ(12,24)であることを特徴とする一組をなす複数のナノオブジェクト。
  8. 請求項7記載の一組をなす複数のナノオブジェクトにおいて、
    前記表面(6,14)が、Siからなる互いに平行な複数の原子糸(8,20)を備え、
    前記金属からなる前記原子糸(10,22)あるいは前記一次元ナノメートル的ストリップが、Siからなる前記原子糸に対して、垂直であることを特徴とする一組をなす複数のナノオブジェクト。
  9. 請求項1〜8のいずれか1項に記載の一組をなす複数のナノオブジェクトにおいて、
    前記表面が、保護領域(15)と、非保護領域(16,18)と、を備え、
    前記ナノオブジェクトが、前記表面の前記非保護領域上に形成されていることを特徴とする一組をなす複数のナノオブジェクト。
  10. 請求項1〜9のいずれか1項に記載の一組をなす複数のナノオブジェクトにおいて、
    前記金属が、dバンドが充填されている金属と、ジェリウムタイプの金属と、アルカリ金属と、遷移金属と、からなるグループの中から選択されたものであることを特徴とする一組をなす複数のナノオブジェクト。
  11. 請求項10記載の一組をなす複数のナノオブジェクトにおいて、
    前記金属が、ナトリウムとカリウムとからなるグループの中から選択されたものであることを特徴とする一組をなす複数のナノオブジェクト。
  12. 一組をなす複数のナノオブジェクトを形成するための方法であって、
    単結晶半導体材料製の基板の表面(2,6,14)を準備し、
    この表面上に金属を成膜することを特徴とする方法。
  13. 請求項12記載の方法において、
    前記単結晶半導体材料を、単結晶シリコンカーバイドと、単結晶ダイヤモンドと、共有結合型単結晶半導体と、単結晶複合型半導体と、からなるグループの中から選択することを特徴とする方法。
  14. 請求項13記載の方法において、
    前記基板を、立方晶のシリコンカーバイドからなる単結晶基板とすることを特徴とする方法。
  15. 請求項12〜14のいずれか1項に記載の方法において、
    前記金属を、室温で成膜するあるいは室温以上の温度で成膜することを特徴とする方法。
  16. 請求項14記載の方法において、
    立方晶シリコンカーバイド表面でありかつシリコンがリッチなβ−SiC(100)3×2を準備し、
    この表面上に金属を成膜することを特徴とする方法。
  17. 請求項14記載の方法において、
    前記表面(6,14)を、立方晶シリコンカーバイド表面でありかつSiによって終端したβ−SiC(100)c(4×2)を準備し、
    前記金属を、この表面上に室温で成膜し、
    表面c(4×2)のSi−Si二量体からなる線に沿って、前記表面上において金属原子を移動させ、
    前記金属からなる原子糸を、Si−Si二量体からなる前記線に対して平行なものとして形成することを特徴とする方法。
  18. 請求項17記載の方法において、
    前記金属がすべて脱離してしまう温度よりも低い温度でもって、前記基板を熱アニールすることを特徴とする方法。
  19. 請求項12〜18のいずれか1項に記載の方法において、
    前記金属を、真空蒸着によって成膜することを特徴とする方法。
  20. 請求項12〜18のいずれか1項に記載の方法において、
    前記金属を、不活性雰囲気下で成膜することを特徴とする方法。
  21. 請求項12〜20のいずれか1項に記載の方法において、
    前記表面上に、保護領域(15)を形成し、
    その後、前記表面の非保護領域(16,18)上に、前記金属を成膜することを特徴とする方法。
  22. 請求項12〜21のいずれか1項に記載の方法において、
    前記金属を、dバンドが充填されている金属と、ジェリウムタイプの金属と、アルカリ金属と、遷移金属と、からなるグループの中から選択することを特徴とする方法。
  23. 請求項22記載の方法において、
    前記金属を、ナトリウムとカリウムとからなるグループの中から選択することを特徴とする方法。
  24. 請求項17記載の方法において、
    レーザーを使用することによって、このレーザーから放射されたビームを、前記金属により覆われた前記表面上に対して熱的に相互作用させることにより、前記金属を脱離させる、あるいは、レーザーを使用することによって、電子的遷移を誘起することにより前記金属を脱離させることを特徴とする方法。
  25. 請求項14記載の方法において、
    前記表面を、spタイプのCによって終端した表面とし、とりわけ、β−SiC(100)c(2×2)表面とすることを特徴とする方法。
  26. 請求項25記載の方法において、
    前記表面を、sp3タイプのCからなる複数の原子線を有したものとするとともに、
    これらCの原子線に対して平行であるようにまたは垂直であるように、金属製の原子糸を形成することを特徴とする方法。
  27. 請求項12記載の方法において、
    前記金属製ドットからなるラティスを、単結晶半導体材料からなる基板の表面上に形成し、
    前記基板をなす材料のうちの、前記ドットの直下に位置した材料部分を、局所的に変換し、
    前記金属製ドットからなるラティスを除去し、これにより、変換済み材料からなるドットにより構成されたスーパーラティスを得ることを特徴とする方法。
  28. 請求項27記載の方法において、
    前記基板材料の前記局所的変換を、酸化と、窒化と、酸窒化と、からなるグループの中から選択し、これにより、材料の酸化物または材料の窒化物または材料の酸窒化物からなるドットにより構成されたスーパーラティスを得ることを特徴とする方法。
  29. ドットにより構成されたスーパーラティスであって、
    請求項28に記載された方法を使用して形成されたものであるとともに、
    前記ドットが、単結晶半導体材料の酸化物または窒化物または酸窒化物から形成され、前記材料の表面に形成されていることを特徴とするスーパーラティス。
JP2004518880A 2002-07-05 2003-07-04 半導体表面上に形成された金属製ナノオブジェクトならびにそのようなナノオブジェクトの製造方法 Pending JP2005532180A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0208457A FR2841892B1 (fr) 2002-07-05 2002-07-05 Nano-objets metalliques, formes sur des surfaces de carbure de silicium, et procede de fabrication de ces nano-objets
PCT/FR2003/002093 WO2004005593A2 (fr) 2002-07-05 2003-07-04 Nano-objets metalliques, formes sur des surfaces de semiconducteurs, et procede de fabrication de ces nano-objets

Publications (1)

Publication Number Publication Date
JP2005532180A true JP2005532180A (ja) 2005-10-27

Family

ID=29725200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004518880A Pending JP2005532180A (ja) 2002-07-05 2003-07-04 半導体表面上に形成された金属製ナノオブジェクトならびにそのようなナノオブジェクトの製造方法

Country Status (7)

Country Link
US (1) US20050211970A1 (ja)
EP (2) EP2233615A3 (ja)
JP (1) JP2005532180A (ja)
AU (1) AU2003260663A1 (ja)
CA (1) CA2491514A1 (ja)
FR (1) FR2841892B1 (ja)
WO (1) WO2004005593A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706507B1 (ko) * 2005-06-02 2007-04-11 엘지전자 주식회사 디지털 비디오 녹화 및 재생 장치에서의 복수의 타이틀복사 방법
US20100123140A1 (en) * 2008-11-20 2010-05-20 General Electric Company SiC SUBSTRATES, SEMICONDUCTOR DEVICES BASED UPON THE SAME AND METHODS FOR THEIR MANUFACTURE
CN111360280B (zh) * 2020-04-09 2022-09-06 大连海事大学 一种拉曼增强材料及其快速制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3998662A (en) * 1975-12-31 1976-12-21 General Electric Company Migration of fine lines for bodies of semiconductor materials having a (100) planar orientation of a major surface
US4735921A (en) 1987-05-29 1988-04-05 Patrick Soukiassian Nitridation of silicon and other semiconductors using alkali metal catalysts
US4900710A (en) 1988-11-03 1990-02-13 E. I. Dupont De Nemours And Company Process of depositing an alkali metal layer onto the surface of an oxide superconductor
US5352330A (en) * 1992-09-30 1994-10-04 Texas Instruments Incorporated Process for producing nanometer-size structures on surfaces using electron beam induced chemistry through electron stimulated desorption
FR2757183B1 (fr) * 1996-12-16 1999-02-05 Commissariat Energie Atomique Fils atomiques de grande longueur et de grande stabilite, procede de fabrication de ces fils, application en nano-electronique
FR2786794B1 (fr) * 1998-12-02 2001-03-02 Commissariat Energie Atomique Couche monoatomique et monocristalline de grande taille, en carbone de type diamant, et procede de fabrication de cette couche
FR2801723B1 (fr) * 1999-11-25 2003-09-05 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
US6913713B2 (en) * 2002-01-25 2005-07-05 Konarka Technologies, Inc. Photovoltaic fibers
EP1325517A2 (en) * 2000-09-19 2003-07-09 Nanopierce Technologies Inc. Method for assembling components and antennae in radio frequency identification devices
FR2823739B1 (fr) * 2001-04-19 2003-05-16 Commissariat Energie Atomique Procede de fabrication de nanostructures unidimensionnelles et nanostructures obtenues par ce procede
US6978070B1 (en) * 2001-08-14 2005-12-20 The Programmable Matter Corporation Fiber incorporating quantum dots as programmable dopants
JP2003178419A (ja) * 2001-12-12 2003-06-27 Fuji Photo Film Co Ltd 記録媒体
KR100491051B1 (ko) * 2002-08-31 2005-05-24 한국전자통신연구원 이중 구조의 나노점을 갖는 광전소자 및 그 제조방법

Also Published As

Publication number Publication date
AU2003260663A1 (en) 2004-01-23
FR2841892B1 (fr) 2005-05-06
FR2841892A1 (fr) 2004-01-09
US20050211970A1 (en) 2005-09-29
EP2233615A2 (fr) 2010-09-29
EP1656473A2 (fr) 2006-05-17
CA2491514A1 (fr) 2004-01-15
WO2004005593A2 (fr) 2004-01-15
AU2003260663A8 (en) 2004-01-23
WO2004005593A3 (fr) 2004-04-08
EP2233615A3 (fr) 2010-10-06

Similar Documents

Publication Publication Date Title
JP3884070B2 (ja) 炭化ケイ素表面に電気接触部を形成する方法
EP2351706B1 (en) Method for producing graphene/sic composite material and graphene/sic composite material obtained by same
US20100227058A1 (en) Method for fabricating carbon nanotube array
JP2006225258A (ja) シリコンナノワイヤおよびその製造方法
JP2008533732A (ja) ナノ構造pn接合を含む発光ダイオードの製造方法及び当該方法によって得られるダイオード
EP0944916A1 (fr) Fils atomiques de grande longueur et de gande stabilite et procede de fabrication de ces fils
US20100065810A1 (en) Method Of Synthesizing Semiconductor Nanostructures And Nanostructures Synthesized By The Method
JP2015091756A (ja) 結晶表面構造およびその製造方法
JP4382748B2 (ja) 半導体結晶成長方法
JP2002234799A (ja) SiC膜の製造方法、及びSiC多層膜構造の製造方法
JP6062887B2 (ja) エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP4880156B2 (ja) 高酸素感受性シリコン層及びその製造方法
JP2005532180A (ja) 半導体表面上に形成された金属製ナノオブジェクトならびにそのようなナノオブジェクトの製造方法
US9761669B1 (en) Seed-mediated growth of patterned graphene nanoribbon arrays
Shklyaev et al. Photoluminescence of Ge∕ Si structures grown on oxidized Si surfaces
JPH11340449A (ja) 半導体量子ドットの作製方法
JP3551106B2 (ja) 単結晶SiCの製造方法
KR101934162B1 (ko) 단결정 SiC 나노와이어 제조방법
US7745330B1 (en) Method of carbon nanotube modification
Li et al. Growth and characterisation of Ge Nanowires by chemical vapour deposition
JP4854180B2 (ja) InSbナノ細線構造の作製方法
WO2023037490A1 (ja) ナノワイヤおよびその製造方法
Li et al. Position-controllable Ge nanowires growth on patterned Au catalyst substrate
JP2000150384A (ja) 半導体微粒子集合体の製造方法およびそれを適用した半導体微粒子集合体
Tsai Characteristics of Silicon Nanowire Field Electron Emission

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090820

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209