JP2005524241A - 仮支持部材除去を伴う基板の製造方法並びにそのための基板 - Google Patents
仮支持部材除去を伴う基板の製造方法並びにそのための基板 Download PDFInfo
- Publication number
- JP2005524241A JP2005524241A JP2004502345A JP2004502345A JP2005524241A JP 2005524241 A JP2005524241 A JP 2005524241A JP 2004502345 A JP2004502345 A JP 2004502345A JP 2004502345 A JP2004502345 A JP 2004502345A JP 2005524241 A JP2005524241 A JP 2005524241A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- support member
- temporary support
- cavities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000005693 optoelectronics Effects 0.000 claims abstract description 11
- 238000004377 microelectronic Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 62
- 239000000463 material Substances 0.000 claims description 30
- 239000012530 fluid Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000010453 quartz Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000010008 shearing Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 108
- 229910002601 GaN Inorganic materials 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000032798 delamination Effects 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000010070 molecular adhesion Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000003313 weakening effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004831 Hot glue Substances 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004830 Super Glue Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- FGBJXOREULPLGL-UHFFFAOYSA-N ethyl cyanoacrylate Chemical compound CCOC(=O)C(=C)C#N FGBJXOREULPLGL-UHFFFAOYSA-N 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
- Micromachines (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Laminated Bodies (AREA)
Abstract
以下の工程を備えた基板の製造方法：仮支持部材（１０）上に、第一の層と仮支持部材との間の界面近傍で脆弱な結合状態（１２）を生じさせて、第一の層の少なくとも一部（２０）を形成し、実質的に少なくとも上記脆弱な結合のレベルで第一の層（２０，３０）を選択的にそして部分的にエッチングし、エッチングされた領域が基板上全面に一つ又はそれ以上の実質的に閉ざされた空洞（Ｃ）を形成するように、エッチングされた領域を覆う第二の層（４０）を仮支持部材（１０）上に形成された前記第一の層（２０，３０）上に結合させ、上記脆弱な結合において仮支持部材（１０）から第一の層（２０，３０）を分離するための強制力に上記結果の構造全体を晒す。マイクロエレクトロニクス、光電子工学又は光工学における素子を作るための基板への応用。
Description
この発明は、一般的に、電子工学、光電子工学又は光工学の分野における基板の製造に関する。
そのような基板の製造においては、比較的厚い層を一つの支持部材から他の部材へ転送する技術が益々頻繁に用いられてきている。
従って、マイクロエレクトロニクスの分野における多くの場面において、第一の基板（ドナー基板）表面上に存在する薄い半導体層を第二の基板（ターゲット基板）に転送することができる。通常、この薄い層はエピタキシーで形成された層で、素子製造のための少なくとも何工程かは転送前に行うことができる。
例えば、この薄い層は窒化ガリウムＧａＮで作られ、第一の基板の中央に重要な破断工程のための脆弱な界面を形成する。第一の基板により露わにされたこの薄い層の露出面に第二の基板の面を接触させ、接触した面同士を適度に接着させ、上記脆弱な界面上で第一の基板から薄い層を剥離させることにより転送が行われる。
脆弱な結合状態を形成する一般的な様々な方法が知られている。
第一の技術は、イオンを含むガス状の種を注入し、注入された領域を熱且つ又は機械的処理、又は他のエネルギ源により破断点まで持っていくものであり、例えば、ＦＲ−Ａ−２，６８１，４７２に記載されている。
他の技術は、酸化物が埋め込まれた層を形成し、この層をエッチングするものであり、例えば、ＵＳ−Ａ−６，０２７，９８５に記載されている。
他の手法としては、多孔性層を形成することにより脆弱な界面を得るもので、例えば、ＥＰ−Ａ−０，８４９，７８８に記載されており、さらに、この層にガス状の種を注入して所望の程度に脆弱化させるものである。
脆弱な面に沿って破断させる別の方法としては、例えば、ＷＯ−Ａ−９９２５０１９に記載されている、機械化学的な方法により第一の基板を除去する方法が知られているが、主な欠点としては材料のロスが大きいことである。
さらに、異なる二つの材料間の界面により脆弱な面を規定し、特定の処理を施す技術が知られている。これによれば、サファイア（Ａｌ２Ｏ３）で作られた第一の基板上に窒化ガリウムＧａＮの薄い層を備えた構造の場合には、この薄い層を英語で“ｌａｓｅｒ ｌｉｆｔ−ｏｆｆ”と呼ばれる技術で転送することができ、これは、レーザをＧａＮ/サファイア界面に照射してこの界面を分解し、従って、所望の程度に脆弱化させ、そして破断させるものである（特に、ＵＳ−Ａ−６，０７１，７９５参照）。
この薄い層の未処理面とターゲット基板との接着は多くの公知の方法で行うことができ、例えば、デューロプラスティック（ｄｕｒｏｐｌａｓｔｉｃ）又は光学的処理が可能な接着剤、陽極シーリング、共晶接合、金属溶融等がある。
ドナー基板とこの薄い層との間の脆弱な界面を破断するには、部分的には、通常、牽引且つ又は剪断且つ又は屈曲という機械的強制力を、特に、ブレードを用いて加え（特に、Ｈ．Ｐ．Ｍａｓｚａｒａ，Ｇ Ｇｏｅｔｚ，Ａ．Ｃａｖｉｇｌｉａ，Ｊ．Ｂ．Ｍｃｋｉｔｅｒｒｉｃｋ，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．６４，ｐ．４９６３，１９８８参照）又は特許ＦＲ−Ａ−２，７９６，４９１に記載されているように流動体噴射を行う。
ところが、これらの異なる公知の方法はすべて次のような欠点がある。第一に、脆弱な界面において剥離が起きないように効果的な結合力を与える技術を身につけることが不可能ではないにしても難しい。
そのため、機械的な力が加わると剥離が起きることは必至で、基板が劣化、破損するリスクを伴う。これらの力が又はその一部が人手によって道具を持って加えられた場合は、このリスクはさらに高まる。
この発明の目的は、これらの公知技術の制限を取り除き、そして、人手が介入することなく、中間基板の二つの部分間の剥離が簡単にそして効率的に行える基板の製造方法を提供するものである。
この発明の他の目的は、基板全体又はその一部において剥離を起こしやすい力の大きさの配分を調整するものである。
この趣旨の、第一のアスペクトにおいて、この発明は、マイクロエレクトロニクス、光電子工学又は光工学における素子を作るための基板、即ち、第一の層を備えた基板の製造方法を提供し、この方法は、
仮支持部材上に、前記第一の層と前記仮支持部材との間の界面近傍で脆弱な結合状態を生じさせて、前記第一の層の少なくとも一部を形成し、
実質的に少なくとも前記脆弱な結合のレベルで前記第一の層を選択的にそして部分的にエッチングし、
前記エッチングされた領域が前記基板上全面に一つ又はそれ以上の実質的に閉ざされた空洞を形成するように、前記エッチングされた領域を覆う第二の層を前記仮支持部材上に形成された前記第一の層上に結合させ、
前記脆弱な結合において前記仮支持部材から前記第一の層を分離するための強制力に前記結果の構造全体を晒すことを特徴とする。
仮支持部材上に、前記第一の層と前記仮支持部材との間の界面近傍で脆弱な結合状態を生じさせて、前記第一の層の少なくとも一部を形成し、
実質的に少なくとも前記脆弱な結合のレベルで前記第一の層を選択的にそして部分的にエッチングし、
前記エッチングされた領域が前記基板上全面に一つ又はそれ以上の実質的に閉ざされた空洞を形成するように、前記エッチングされた領域を覆う第二の層を前記仮支持部材上に形成された前記第一の層上に結合させ、
前記脆弱な結合において前記仮支持部材から前記第一の層を分離するための強制力に前記結果の構造全体を晒すことを特徴とする。
この発明の、これらには限定されないが、好ましいアスペクトは以下の通りである。
前記強制力は、少なくとも部分的には、前記空洞又は前記複数の空洞に含まれる流体の圧力を上昇させることから生じる。
前記流体の圧力上昇は前記基板上全面でほぼ均一である。
前記流体の圧力上昇は前記基板上全面で不均一である。
前記流体の圧力上昇は前記基板の一端部近傍で大きい。
前記流体はガスである。
前記圧力上昇は前記ガスの温度を上げることにより行われる。
細長い複数の空洞の集合体が形成される。
前記複数の空洞は均等に分布される。
前記複数の空洞は前記基板上全面で均等に分布される。
素子が形成される基板の有効領域を分離する中間領域内に前記複数の空洞が形成される。
前記複数の空洞は互いに分離される。
少なくともある複数の空洞は互いに繋がり合うチャネルを形成する。
少なくとも部分的に堆積により仮支持部材上に前記第一の層が形成される。
前記脆弱な結合状態を前記仮支持部材と、該仮支持部材に固定され、前記堆積による薄く成長した層との間に生じさせ、前記第一の層が前記薄く成長した層と前記堆積による層とにより成る。
ドナー基板からの層転送により前記薄く成長した層が前記仮支持部材に固定される。
前記転送された薄い層と前記仮支持部材との間の接着エネルギを抑制することにより前記脆弱な結合状態を生じさせる。
前記第二の層は前記第一の層のための機械的な支持部材を成し、そして前記基板の一部である。
前記第一の層の材料とその近傍の前記仮支持部材の材料とは温度上昇のために互いに充分に異なる熱膨張係数を有し、前記仮支持部材と前記第二の層とに固定された前記第一の層を備える集合体が前記温度上昇に晒され、前記第一の層と前記仮支持部材との間の界面レベルで剪断強制力を生じさせる。
前記第二の層近傍の前記第一の層の材料と前記第二の層の材料とは、これら材料間の接着にいかなる欠陥をも生じさせないように、前記温度上昇のために充分に近い熱膨張係数を有する。
シーリングにより前記第二の層が前記第一の層上に結合される。
前記第二の層は石英で形成される。
前記第二の層近傍の前記第一の層の材料はモノ又はポリ金属窒化物で形成される。
第二のアスペクトによれば、この発明は、マイクロエレクトロニクス、光電子工学又は光工学における素子を作るための基板を提供し、この発明によれば、この基板は、
第一の層と、
前記第一の層が上部に固定され、前記第一の層との間の界面に脆弱な結合状態が生じている仮支持部材と、
前記第一の層の材料内に部分的に、実質的に前記脆弱な結合のレベルに形成され、そして、前記第一の層の未処理面側の外側に開放されている一つ又はそれ以上の空洞とを備え、
前記エッチングされた領域を覆う第二の層を前記仮支持部材上に形成された前記第一の層上に接着し、前記脆弱な結合のレベルで前記仮支持部材から前記第一の層を分離させようとする圧力が前記形成された密封空洞内に生じる。
第一の層と、
前記第一の層が上部に固定され、前記第一の層との間の界面に脆弱な結合状態が生じている仮支持部材と、
前記第一の層の材料内に部分的に、実質的に前記脆弱な結合のレベルに形成され、そして、前記第一の層の未処理面側の外側に開放されている一つ又はそれ以上の空洞とを備え、
前記エッチングされた領域を覆う第二の層を前記仮支持部材上に形成された前記第一の層上に接着し、前記脆弱な結合のレベルで前記仮支持部材から前記第一の層を分離させようとする圧力が前記形成された密封空洞内に生じる。
この発明の、これらには限定されないが、好ましいアスペクトは以下の通りである。
前記複数の空洞は細長い形状である。
前記複数の空洞は均等に分布されている。
前記複数の空洞は前記基板上全面で均等に分布されている。
素子が形成される基板の有効領域を分離する中間領域内に前記複数の空洞が形成されている。
前記複数の空洞は互いに分離されている。
少なくともある複数の空洞は互いに繋がり合うチャネルを形成している。
前記脆弱な結合状態が前記仮支持部材と堆積による薄く成長した層との間に生じており、前記基板が前記薄く成長した層と前記堆積による層とを備えている。
前記第一の層の材料とその近傍の前記仮支持部材の材料とは温度上昇のために互いに充分に異なる熱膨張係数を有し、前記仮支持部材と前記第二の層とに固定された前記第一の層を備える集合体が前記温度上昇に晒され、前記第一の層と前記仮支持部材との間の界面レベルで剪断強制力が生じる。
前記未処理面近傍の前記第一の層の材料はモノ又はポリ金属窒化物で成る。
この発明のさらなるアスペクト、目的そして効果は、添付図面を参照して、これには限定されないが、例を用いた好ましい実施形態の詳細な説明により明らかとなる。
以下に、この発明のプロセスを、剥離可能として知られているシリコン・オン・インシュレータ（ＳＯＴ）で作られた基板による第一の基板と石英による第二の基板とを基にした例について説明する。
各図を参照するにあたって、図１Ａは第一に剥離可能な第一の基板を示しており、ここでは、結晶方位[１００]の単結晶シリコンで形成された、通常、比較的厚く（少なくとも数百μｍ）、そして仮支持部材となる層１０と、結晶方位[１１１]の単結晶シリコンで形成され、１２で示されている分子付着を介した脆弱な結合力により層１０に固定されている、通常、やや薄い層２０とを備えている。好ましくは、この脆弱な結合力は、直接シリコンのレベルまでではなく、好ましくは熱酸化により層１０，２０上に形成された酸化物ＳｉＯ２の二つの層１１，２１のレベルまで形成される。
結合１２の脆弱性は例えば分子付着による接着によるもので、これは、接着すべき表面に適切な処理を施し、且つ又は、加えられる熱エネルギを制限し、且つ又は、接触表面を比較的荒くして、付着界面での結合エネルギを制限するものである。通常、このエネルギは１Ｊｏｕｌｅ/ｍ２未満に制限される。
脆弱な結合１２を生じさせる他の技術をも導入できる。一例としては、特許ＦＲ−Ａ−２，８０９，８６７に記載されている脆化因子を注入する技術がある。
窒化ガリウムＧａＮの層３０の堆積は層２０の未処理面上でのエピタキシャル成長により行われる。
必要であれば、以下に示されるように、他の表面との確固な接着が得られるような程度に層３０の未処理面を研磨し荒い表面とする。
この任意の研磨の後、チャネルの集合体が、この点まで形成された層３０と２０より成る集合体の上部に分布されるように、後者の集合体が、以下に詳細に開示されるようなエッチングユニットにより領域的に選択的にエッチングされる。
材料の性質並びにプロセスに関わる制約により必要であれば、このエッチングは乾式又は湿式により行われる。
塩素化合物を基にした乾式エッチングの例では、このエッチングは、最初に、（ＧａＮに対する選択比が０．７：１乃至０．９：１程度の）感光性樹脂により形成されたマスクを、又は、（選択比が８：１乃至１０：１程度の）シリコン酸化物の堆積物として形成されたマスクを、又は、（選択比が３０：１程度の）ニッケルの堆積物として形成されたマスクをＧａＮの層３０上に適用して行われる。
エッチングの後、適切な技術により、通常はＯ２プラズマにより、又は、感光性樹脂の場合は溶剤により、又は、ＳｉＯ２の堆積物の場合は反応性モニック（ｍｏｎｉｃ）エッチングにより、又は、ニッケルの場合は（濃度比が３：１に近い）Ｈ２ＳＯ４/Ｈ２Ｏ2の化学溶液によりマスクが除去される。
一旦層３０が完全にエッチング領域までエッチングされると、今度は層２０に、例えば、フッ化水素酸ＨＦと硝酸ＨＮＯ３の混合物による湿式プロセス、又は、硫黄六フッ化物ＳＦ６による乾式プロセスが施される。
次に、今度はＳｉＯ２の薄い層がエッチング剤に晒されてエッチングされ、エッチング剤の濃度並びに、さらに一般的には、他のエッチング条件が決定されて、大凡、付着界面領域で止まるように酸化物層２１の破断が開始される。
エッチングされる材料の性質によりどのように適切なエッチング剤を選択するかは専門家なら知り得ることが理解されるところである。下記の表にシリコン、シリコン炭化物、シリコン窒化物、シリコン酸化物のいくつかの例が示されている。
上記結果の構造が図１Ｃに描かれており、エッチングの結果として所定数の空洞Ｃが示されている。
効果としてのアスペクトによれば、そして、図５に示されているように、エッチング剤が、エッチングの主方向において横に層２０をエッチングし、即ち、脆弱な結合１２に沿って二次的な空洞Ｃ‘を形成し、後述するように、これが脆弱な結合１２のレベルでの破断を助長する。
次の工程は、図１Ｃに示す構造を参照番号４０で示された石英で作られた最終支持部材に固定するもので、この結合はそこにあるＧａＮ層３０側で行われる。
この結合は、特に、重合可能な接着剤（シアノアクリレート接着剤、エポキシ樹脂等）、ホットメルト接着剤、樹脂等の接着剤によりシールするか、又は、分子付着による接着、又は、金属接着、さらには、陽極シーリングにより、ＧａＮ層３０の現存する領域の接着面と石英板４０との間に確固な結合力を生み出すことにより行われる。
確固な結合力とは、上述のような、接着界面１２レベルで形成された脆弱な結合力より実質的に強い結合力を意味することが理解されるものである。
この結果の全体構造が図１Ｄに示され、空気又はガス状媒体を含み、その中で石英板４０との結合が行われる空洞Ｃが外界から隔離されていることに注意されたい。
次の工程では空洞内のガス圧を高めるためにこの集合体を加熱する。図１Ｅに矢印で示されているように、この圧力は空洞のすべての壁に対して均等に加えられ、そして、特に、当初、仮支持部材１０に属していた酸化物層１１に加えられる。
この圧力が適度であれば、接着界面のいずれかの側の材料を分離させようとする力が、この結合時に一番大きな接着力を上回ることになり、その結果、図１Ｆに示されるように、石英板４０、ＧａＮ層３０の現存する領域、シリコン層２０の現存する領域、そして薄い酸化物層２１の現存する領域より成る全体が剥離されることになる。もし必要であれば、図５に示されているような横方向の空洞Ｃ‘により脆弱化を促進して、少ないガス圧で剥離させることもできる。
次に、必要であれば、機械的且つ又は化学的処理により層２１，２０を除去することができ、ＧａＮ領域が（特に、エレクトロルミネセント・ダイオード、レーザ・ダイオード等）の素子を作るのに有効な領域を形成する。
層の現存する領域にこれらの素子を作る技術的な工程は上述のある工程間に入れることができることに注意されたい。特に、そのような工程は、ＧａＮ層成長後、又は、空洞Ｃを形成するためのエッチングのすべて又は一部の後に行うことができる。
空洞Ｃを形成することができる異なる態様が以下に詳細に説明される。
この点に関し、図２が、平面図で、直径が２乃至１２インチの通常円形の輪郭を示し、上述の各プロセス間に各種の層を形成し、接着が始まる前の集合体を参照符号Ｗで示している。
この処理により作られた基板の表面上に一様に分散された一連の素子領域ＺＣ内に公知の方法で電子素子が形成される。
形成しうる素子に関し、基板の有効なキャパシティが減少しないように、素子領域ＺＣを分ける中間領域ＺＩ内に空洞Ｃが略細長い空洞として形成される。
図２の実施形態では、これら空洞は長楕円形で隣り合う素子領域ＳＣの間の二つの直交する方向に延在している。
この場合、非常に多くの独立した空洞が形成され、この利点は、剥離が始まると、又は、空洞に挟まれた部分の破断した端部方向において周辺の空洞に小孔が生じることもあるが、他の空洞は十分に圧力が加えられて剥離又は剥離の継続を助長する。
図３に示されるように、直角な網の目のように空洞を形成でき、隣り合う素子の二領域間に必ず一つの空洞が配され、すべての空洞が繋がり合って一つの独特な空洞を形成する。この場合の利点としては、この空洞に集中する圧力は均等となり、それは、剥離の開始時点で空洞に挟まれた部分の厚み方向でこれら空洞のいずれかの側に加わる力が均等になる。
これら空洞は他の如何なる態様でもよい。特に、図２、３に示されたものについては、空洞は表面密度が大きくても小さくてもよい。これら空洞は細長い形状である必要は無く、円形、卵形、多角形等とすることができ、その形状はエッチングマスク上に設けられたマスキングユニットから簡単に形成できる。
この発明はある特定の材料へ適用するものとして記載されたが、それは数多くの他の材料にも適用されるものである。
特に、プロセス開始時の基板はシリコン層１０上に単結晶ＳｉＣ層２０、又は、多結晶ＳｉＣ層１０上に単結晶ＳｉＣ層２０、さらには、多結晶ＳｉＣ層１０上に単又は多結晶Ｓｉ層２０を備えてもよく、ＳｉＯ２の層１１，２１が常に脆弱な界面レベルにあればよい。脆弱な結合のレベルにＳｉ３Ｎ４等で作られた界面層を設けてもよい。
図４はこの発明の他の例を示しており、支持部材４０はシリコンで形成され、層３０はＧａＮで形成され、層２０はＳｉＣで形成され、層１１，２１はＳｉＯ２で形成され、層２０はＳｉＣで形成されている。
この発明は上記のように記載され図示された実施形態のみに限定されるものではないことが理解されるところであり、また、専門家であれば様々な変形、変更が可能であろう。
特に、上記のような支持部材４０は基板のための最終支持部材、又は、もはや支持部材とはならず、少なくとも空洞を加圧する間に空洞を完全にシールするための単なる保護材であってもよい。この場合、層４０は形成すべき基板の全面を覆うような大きさにする必要はないが、少なくとも空洞を密封するように覆う必要がある。必要に応じて、この層の一部を又は完全に除去してもよい。
さらには、空洞内のガスを不均等に加圧するために加熱するような態様とすることもでき、この圧力により生じた力は対象となる部位によって異なる。特に、これにより、対象となる空洞に挟まれた部分の端部レベルで多少加熱することにより、これら部分の端部領域内において所望の剥離が行われる。
さらには、素子製造業者に、層２０，３０（又は如何なる単層又は複層の変形）と、中間支持部材と、エッチングされた空洞とを備え、しかし、層４０は無く、従って、この段階では空洞が露出されている中間製品を提供することができる。
この場合は、製造業者自らが空洞を密封するように層４０を取り付け、空洞内のガス又は他の流体を加圧する。
この処理のさらなる改良においては、仮支持部材に対する層２０，３０，４０の剥離は、空洞Ｃ内の圧力に起因する力と、層２０の材料と仮支持部材１０の材料とが異なる熱膨張係数を有する場合に生じる内部強制力に起因する他の力との融合により行う態様とすることができる。
例えば、仮支持部材と層２０とが（熱膨張係数が２．５ｘ１０―６の）シリコンで形成されている場合、そして層４０が（熱膨張係数が０．５ｘ１０―６の）石英で形成されている場合、剪断強制力が脆弱な界面の領域に生じ、これが空洞内のガス圧により生じる牽引強制力と融合して仮支持部材１０の剥離を助長する。
この現象を助長し、熱膨張係数が大きく異なるさらなる材料の例として以下のようなものがある。
層３０、４０間の取り付けに際し、これら二層の熱膨張係数が異なっていても、特に、空洞内のガスを加圧するための加熱が、この取り付けの段階で（脆弱化、歪み等の）望ましくない欠陥を生じさせることはない。
Claims (33)
- マイクロエレクトロニクス、光電子工学又は光工学における素子を作るための基板の製造方法であって、前記基板は第一の層を備え、
仮支持部材上に、前記第一の層と前記仮支持部材との間の界面近傍で脆弱な結合状態を生じさせて、前記第一の層の少なくとも一部を形成し、
実質的に少なくとも前記脆弱な結合のレベルで前記第一の層を選択的にそして部分的にエッチングし、
前記エッチングされた領域が前記基板上全面に一つ又はそれ以上の実質的に閉ざされた空洞を形成するように、前記エッチングされた領域を覆う第二の層を前記仮支持部材上に形成された前記第一の層上に結合させ、
前記脆弱な結合において前記仮支持部材から前記第一の層を分離するための強制力に前記結果の構造全体を晒す工程を備えたことを特徴とする方法。 - 前記強制力は、少なくとも部分的には、前記空洞又は前記複数の空洞に含まれる流体の圧力を上昇させることから生じることを特徴とする請求項１に記載の方法。
- 前記流体の圧力上昇は前記基板上全面でほぼ均一であることを特徴とする請求項２に記載の方法。
- 前記流体の圧力上昇は前記基板上全面で不均一であることを特徴とする請求項２に記載の方法。
- 前記流体の圧力上昇は前記基板の一端部近傍で大きいことを特徴とする請求項４に記載の方法。
- 前記流体はガスであることを特徴とする請求項２乃至６いずれかに記載の方法。
- 前記圧力上昇は前記ガスの温度を上げることにより行われることを特徴とする請求項６に記載の方法。
- 細長い複数の空洞の集合体が形成されることを特徴とする請求項１乃至７いずれかに記載の方法。
- 前記複数の空洞は均等に分布されることを特徴とする請求項８に記載の方法。
- 前記複数の空洞は前記基板上全面で均等に分布されることを特徴とする請求項９に記載の方法。
- 素子が形成される基板の有効領域を分離する中間領域内に前記複数の空洞が形成されることを特徴とする請求項１０に記載の方法。
- 前記複数の空洞は互いに分離されることを特徴とする請求項１乃至１１いずれかに記載の方法。
- 少なくともある複数の空洞は互いに繋がり合うチャネルを形成することを特徴とする請求項１１に記載の方法。
- 少なくとも部分的に堆積により仮支持部材上に前記第一の層が形成されることを特徴とする請求項１乃至１３いずれかに記載の方法。
- 前記脆弱な結合状態を前記仮支持部材と、該仮支持部材に固定され、前記堆積による薄く成長した層との間に生じさせ、前記第一の層が前記薄く成長した層と前記堆積による層とにより成ることを特徴とする請求項１４に記載の方法。
- ドナー基板からの層転送により前記薄く成長した層が前記仮支持部材に固定されることを特徴とする請求項１５に記載の方法。
- 前記転送された薄い層と前記仮支持部材との間の接着エネルギを抑制することにより前記脆弱な結合状態を生じさせることを特徴とする請求項１６に記載の方法。
- 前記第二の層は前記第一の層のための機械的な支持部材を成し、そして前記基板の一部であることを特徴とする請求項１乃至１７いずれかに記載の方法。
- 前記第一の層の材料とその近傍の前記仮支持部材の材料とは温度上昇のために互いに充分に異なる熱膨張係数を有し、前記仮支持部材と前記第二の層とに固定された前記第一の層を備える集合体が前記温度上昇に晒され、前記第一の層と前記仮支持部材との間の界面レベルで剪断強制力を生じさせることを特徴とする請求項１乃至１８いずれかに記載の方法。
- 前記第二の層近傍の前記第一の層の材料と前記第二の層の材料とは、これら材料間の接着にいかなる欠陥をも生じさせないように、前記温度上昇のために充分に近い熱膨張係数を有することを特徴とする請求項１９に記載の方法。
- シーリングにより前記第二の層が前記第一の層上に結合されることを特徴とする請求項１乃至２０いずれかに記載の方法。
- 前記第二の層は石英で形成されることを特徴とする記載の方法。
- 前記第二の層近傍の前記第一の層の材料はモノ又はポリ金属窒化物で形成されることを特徴とする請求項２２に記載の方法。
- マイクロエレクトロニクス、光電子工学又は光工学における素子を作るための基板であって、
第一の層と、
前記第一の層が上部に固定され、前記第一の層との間の界面に脆弱な結合状態が生じている仮支持部材と、
前記第一の層の材料内に部分的に、実質的に前記脆弱な結合のレベルに形成され、そして、前記第一の層の未処理面側の外側に開放されている一つ又はそれ以上の空洞とを備え、
前記エッチングされた領域を覆う第二の層を前記仮支持部材上に形成された前記第一の層上に接着し、前記脆弱な結合のレベルで前記仮支持部材から前記第一の層を分離させようとする圧力が前記形成された密封空洞内に生じることを特徴とする基板。 - 前記複数の空洞は細長い形状であることを特徴とする請求項２４に記載の基板。
- 前記複数の空洞は均等に分布されていることを特徴とする請求項２５に記載の基板。
- 前記複数の空洞は前記基板上全面で均等に分布されていることを特徴とする請求項２６に記載の基板。
- 素子が形成される基板の有効領域を分離する中間領域内に前記複数の空洞が形成されていることを特徴とする請求項２７に記載の基板。
- 前記複数の空洞は互いに分離されていることを特徴とする請求項２４乃至２８いずれかに記載の基板。
- 少なくともある複数の空洞は互いに繋がり合うチャネルを形成していることを特徴とする請求項２４乃至２９いずれかに記載の基板。
- 前記脆弱な結合状態が前記仮支持部材と堆積による薄く成長した層との間に生じており、前記基板が前記薄く成長した層と前記堆積による層とを備えていることを特徴とする請求項２４乃至３０いずれかに記載の基板。
- 前記第一の層の材料とその近傍の前記仮支持部材の材料とは温度上昇のために互いに充分に異なる熱膨張係数を有し、前記仮支持部材と前記第二の層とに固定された前記第一の層を備える集合体が前記温度上昇に晒され、前記第一の層と前記仮支持部材との間の界面レベルで剪断強制力が生じることを特徴とする請求項２４乃至３１いずれかに記載の基板。
- 前記未処理面近傍の前記第一の層の材料はモノ又はポリ金属窒化物で成ることを特徴とする請求項２４乃至３２いずれかに記載の基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR02/05423 | 2002-04-30 | ||
| FR0205423A FR2839199B1 (fr) | 2002-04-30 | 2002-04-30 | Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe |
| PCT/IB2003/002431 WO2003094224A1 (en) | 2002-04-30 | 2003-04-30 | Process for manufacturing substrates with detachment of a temporary support, and associated substrate |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005524241A true JP2005524241A (ja) | 2005-08-11 |
| JP2005524241A5 JP2005524241A5 (ja) | 2006-06-15 |
| JP4854958B2 JP4854958B2 (ja) | 2012-01-18 |
Family
ID=28800064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004502345A Expired - Lifetime JP4854958B2 (ja) | 2002-04-30 | 2003-04-30 | 仮支持部材除去を伴う基板の製造方法並びにそのための基板 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7041577B2 (ja) |
| EP (1) | EP1502298A1 (ja) |
| JP (1) | JP4854958B2 (ja) |
| KR (1) | KR100917941B1 (ja) |
| AU (1) | AU2003232414A1 (ja) |
| FR (1) | FR2839199B1 (ja) |
| WO (1) | WO2003094224A1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2866982B1 (fr) * | 2004-02-27 | 2008-05-09 | Soitec Silicon On Insulator | Procede de fabrication de composants electroniques |
| EP1569263B1 (de) * | 2004-02-27 | 2011-11-23 | OSRAM Opto Semiconductors GmbH | Verfahren zum Verbinden zweier Wafer |
| US7329588B2 (en) * | 2004-11-16 | 2008-02-12 | Intel Corporation | Forming a reticle for extreme ultraviolet radiation and structures formed thereby |
| FR2873235A1 (fr) * | 2004-12-31 | 2006-01-20 | Soitec Silicon On Insulator | Procede d'obtention d'un substrat demontable a energie de collage controlee |
| KR101047762B1 (ko) * | 2005-02-21 | 2011-07-07 | 엘지이노텍 주식회사 | 질화갈륨 박막으로부터 기판을 분리하는 방법 |
| TWI256082B (en) * | 2005-06-01 | 2006-06-01 | Touch Micro System Tech | Method of segmenting a wafer |
| JP2007134388A (ja) * | 2005-11-08 | 2007-05-31 | Sharp Corp | 窒化物系半導体素子とその製造方法 |
| US8133803B2 (en) * | 2009-06-23 | 2012-03-13 | Academia Sinica | Method for fabricating semiconductor substrates and semiconductor devices |
| KR101162084B1 (ko) * | 2010-05-06 | 2012-07-03 | 광주과학기술원 | 수직형 발광 다이오드의 제조방법 및 막질들의 분리방법 |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| DE102011113642B4 (de) * | 2011-09-16 | 2013-06-06 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Halbleiterbauelementes unter Verwendung eines Hilfsträgers |
| FR2980917B1 (fr) * | 2011-09-30 | 2013-09-27 | St Microelectronics Crolles 2 | Procede de realisation d'une liaison traversante electriquement conductrice |
| EP2747130B1 (en) | 2012-12-21 | 2017-10-11 | ams AG | Method of producing a removable wafer connection and a wafer-carrier assembly |
| CN103474529B (zh) * | 2013-10-11 | 2016-05-11 | 聚灿光电科技股份有限公司 | 一种垂直led芯片的制作方法以及垂直led芯片 |
| FR3019374A1 (fr) * | 2014-03-28 | 2015-10-02 | Soitec Silicon On Insulator | Procede de separation et de transfert de couches |
| FR3041364B1 (fr) * | 2015-09-18 | 2017-10-06 | Soitec Silicon On Insulator | Procede de transfert de paves monocristallins |
| FR3079659B1 (fr) * | 2018-03-29 | 2020-03-13 | Soitec | Procede de fabrication d'un substrat donneur pour la realisation d'une structure integree en trois dimensions et procede de fabrication d'une telle structure integree |
| US10832933B1 (en) * | 2018-04-02 | 2020-11-10 | Facebook Technologies, Llc | Dry-etching of carrier substrate for microLED microassembly |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145862A (ja) * | 1997-07-24 | 1999-02-16 | Denso Corp | 半導体基板の製造方法 |
| WO2001093325A1 (fr) * | 2000-05-30 | 2001-12-06 | Commissariat A L'energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US6027958A (en) | 1996-07-11 | 2000-02-22 | Kopin Corporation | Transferred flexible integrated circuit |
| DE69728022T2 (de) * | 1996-12-18 | 2004-08-12 | Canon K.K. | Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht |
| JP2001523046A (ja) | 1997-11-11 | 2001-11-20 | アービン・センサーズ・コーポレイション | 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ |
| US6071795A (en) * | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| JP3525061B2 (ja) * | 1998-09-25 | 2004-05-10 | 株式会社東芝 | 半導体発光素子の製造方法 |
| US6177359B1 (en) * | 1999-06-07 | 2001-01-23 | Agilent Technologies, Inc. | Method for detaching an epitaxial layer from one substrate and transferring it to another substrate |
| FR2796491B1 (fr) * | 1999-07-12 | 2001-08-31 | Commissariat Energie Atomique | Procede de decollement de deux elements et dispositif pour sa mise en oeuvre |
| US6806171B1 (en) * | 2001-08-24 | 2004-10-19 | Silicon Wafer Technologies, Inc. | Method of producing a thin layer of crystalline material |
-
2002
- 2002-04-30 FR FR0205423A patent/FR2839199B1/fr not_active Expired - Lifetime
-
2003
- 2003-04-30 EP EP03747530A patent/EP1502298A1/en not_active Withdrawn
- 2003-04-30 WO PCT/IB2003/002431 patent/WO2003094224A1/en active Application Filing
- 2003-04-30 AU AU2003232414A patent/AU2003232414A1/en not_active Abandoned
- 2003-04-30 KR KR1020047017490A patent/KR100917941B1/ko active IP Right Grant
- 2003-04-30 JP JP2004502345A patent/JP4854958B2/ja not_active Expired - Lifetime
-
2004
- 2004-10-22 US US10/972,158 patent/US7041577B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145862A (ja) * | 1997-07-24 | 1999-02-16 | Denso Corp | 半導体基板の製造方法 |
| WO2001093325A1 (fr) * | 2000-05-30 | 2001-12-06 | Commissariat A L'energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2839199B1 (fr) | 2005-06-24 |
| AU2003232414A1 (en) | 2003-11-17 |
| US20050112885A1 (en) | 2005-05-26 |
| KR100917941B1 (ko) | 2009-09-21 |
| WO2003094224A8 (en) | 2004-01-15 |
| WO2003094224B1 (en) | 2004-02-26 |
| US7041577B2 (en) | 2006-05-09 |
| EP1502298A1 (en) | 2005-02-02 |
| FR2839199A1 (fr) | 2003-10-31 |
| WO2003094224A1 (en) | 2003-11-13 |
| KR20040102197A (ko) | 2004-12-03 |
| JP4854958B2 (ja) | 2012-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4854958B2 (ja) | 仮支持部材除去を伴う基板の製造方法並びにそのための基板 | |
| JP4540933B2 (ja) | 薄層形成方法 | |
| US8093687B2 (en) | Methods for forming an assembly for transfer of a useful layer using a peripheral recess area to facilitate transfer | |
| EP1378004B1 (fr) | Procede de realisation d'un substrat demontable a tenue mecanique controlee | |
| KR101174594B1 (ko) | 공-이온주입에 의한 기판의 취약한 영역의 형성 방법 | |
| JP5111713B2 (ja) | 材料ブロックを切り取るための方法ならびに薄膜の形成方法 | |
| US8754505B2 (en) | Method of producing a heterostructure with local adaptation of the thermal expansion coefficient | |
| KR20010034396A (ko) | ＳｉＣＯＩ 같은 ＳＯＩ 구조를 제조하는 방법 | |
| KR101526245B1 (ko) | 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법 | |
| US7176554B2 (en) | Methods for producing a semiconductor entity | |
| US7439160B2 (en) | Methods for producing a semiconductor entity | |
| JP4672648B2 (ja) | 有用層の転写を含む、マイクロ電子、光電子、もしくは光学用の基板又は基板上の部品を製造する方法 | |
| US6913971B2 (en) | Layer transfer methods | |
| KR100751619B1 (ko) | 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법 | |
| US20230120346A1 (en) | Method for producing a stacked structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4854958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |