JP2005522872A - バイアをエッチングするための改良された方法 - Google Patents

バイアをエッチングするための改良された方法 Download PDF

Info

Publication number
JP2005522872A
JP2005522872A JP2003585148A JP2003585148A JP2005522872A JP 2005522872 A JP2005522872 A JP 2005522872A JP 2003585148 A JP2003585148 A JP 2003585148A JP 2003585148 A JP2003585148 A JP 2003585148A JP 2005522872 A JP2005522872 A JP 2005522872A
Authority
JP
Japan
Prior art keywords
substrate
etching
etching process
processing apparatus
inductively coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003585148A
Other languages
English (en)
Other versions
JP4584592B2 (ja
Inventor
ウェスターマン、ラッセル
ジョンソン、デーヴィッド、ジェイ.
Original Assignee
ウナクシス ユーエスエイ、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウナクシス ユーエスエイ、インコーポレイテッド filed Critical ウナクシス ユーエスエイ、インコーポレイテッド
Publication of JP2005522872A publication Critical patent/JP2005522872A/ja
Application granted granted Critical
Publication of JP4584592B2 publication Critical patent/JP4584592B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32697Electrostatic control
    • H01J37/32706Polarising the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/935Gas flow control

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明により、ピラーの形成を減少させる、改良された基板のエッチング方法が提供される。本方法により、処理において使用されるエッチング・ガスの滞留時間が少なくなり、エッチング・ガスを解離するために使用される誘導結合プラズマ源の電力が増加する。低バイアスRF電圧が、エッチング処理の間に提供される。RFバイアス電圧は、エッチング処理の間に使用される異なるバイアス・レベル間でランプされる。誘導結合プラズマ閉じ込めリングは、誘導結合プラズマ源において生成された反応種を基板の表面上に押しやるために使用される。これらの工程により、エッチング処理の間のピラーの形成は減少あるいは排除される。

Description

(関連する出願への相互参照)
本出願は、所有者同一の、2002年4月9日出願の米国仮特許出願第60/371,056、題名:バイアをエッチングするための改良された方法、からの優先権を主張し、この出願に関連するものである。この仮特許出願は参照によりここに取り入れられる。
(発明の背景)
(発明の分野)
本発明は一般に、基板のプラズマ処理に関する。特に本発明は、プラズマ処理チャンバ内のガリウムヒ素基板の裏側においてバイアをエッチングするための改良された方法に関する。
(背景技術の説明)
ガリウムヒ素(GaAs)素子は、無線通信産業において非常によく使用されている。この産業において、ガリウムヒ素はその高電子移動度により、高周波、低雑音、高利得応用に非常に適している。ガリウムヒ素は、非常に優れた電気的特性を有する反面比較的質の劣る熱伝導体であり、このことにより電力素子から熱を効率的に除去することが難しくなっている。この問題に対する一般的に使用される解決法は、ウェハの裏側から表側回路へバイアを形成することである。このようなバイアは、RF(ラジオ周波数)素子に対する低インピーダンス接地接続と同様に、熱除去のための適切な熱経路を提供する。
表側処理の完了後、ウェハはキャリア・ウェハの上に素子面を下にして取付けられ、約100ミクロンの厚さに機械的に薄くされる。ウェハの裏側はそれからフォトレジストを使用してパターン形成され、バイアは薄くされた基板を通してプラズマ・エッチングされ、表側金属上で止まる。レジスト除去の後バイアは、熱シンク/接地接続として機能するように、通常金シード層のスパッタリングおよびそれに続く金メッキ工程によって金属処理される。
裏側のエッチング処理によって、なだらかに傾斜した壁を有するバイアが形成される結果となることが理想的である。しかし実際には、多くのバイアにおいてしばしばピラー(グラスとしても知られる)が形成される。図1は、典型的なピラー形成2を示している。これらのピラー形成2は、基板6においてエッチングされたバイア4の信頼できる金属処理に対して害となる可能性がある。ピラー形成は、多くの原因から生じる可能性がある。例えば、薄くする処理からの残余物、あるいは、エッチングに先立つあるいはエッチングの間に露出された基板における不純物のようなエッチングされた表面上の汚染が、マイクロマスクとして働くかもしれない。加えて、このマイクロマスクの作用は、サンプル・ローディングの間の水の導入、不揮発性マスク材料のスパッタリングおよび再付着、反応室構成要素からのスパッタリングおよび再付着、および、低揮発性エッチング生成物(GaCl2対GaCl3)の形成、に起因する場合もある。
ナムその他は、最近の雑誌記事においてピラー形成について言及している。このグループは、ピラー形成は、研磨処理後のウェハの表面状態によると結論付けている。加えてこのグループは、以下に示される物理的条件が満たされた場合にピラーはより容易に形成されることを発見した。
より低いバイアス電力 <100W
より低いICP電力 <700W
より高い圧力 >13mtorr
より低いBCl3構成 <66% BCl3
彼らの観察に基づき、ナムその他のグループは、以下の処理条件を推薦している。
BCl3 40sccm
Cl2 20sccm
圧力 8mtorr
RFバイアス電力 50W
ICP電力 700W
加えて、ナムその他のグループは、研磨処理からのどんな残余物も物理的に除去するために、Arスパッタリング・プレエッチングを推薦した。それにもかかわらず、本発明の発明者による実験により、提案された処理条件に従った場合においても、ピラー形成は起こりうることが示された。加えて、ナムその他により提案された処理条件は、ガリウムヒ素に対する比較的遅いエッチング速度(毎分3ミクロン未満)となる結果となり、このことにより、通常の100ミクロンの深さのバイアに対して30分より長い処理時間がかかる結果となる。この問題は、ナムその他によって使用された3インチの基板と比較して、150mmの基板に対してはより厳しいものとなると予想される。
従来技術に関する上記の問題を鑑みて、必要とされているのは、傾斜したバイア・プロファイルという結果となり、ピラーを形成しない、高速のガリウムヒ素バイア・エッチング処理である。さらに、処理に対する操作パラメタは、処理が製造価値のある処理として実行することができるように特定されなければならない。
(発明の概要)
本発明の好ましい実施例は、イオン援用エッチング処理の間に基板内にバイア・ホールを形成するための改良された方法に関する。本方法は、基板上にマスク層を形成することから開始する。基板はそれから、誘導結合プラズマ閉じ込めリングを有する誘導結合プラズマ処理装置内に置かれる。高Cl2流が処理装置内に導入され、プラズマが低RFバイアス・エッチングを使用して発生される。誘導結合プラズマ処理装置の電力レベルは、高Cl2流をより完全に解離するために上げられる。RFプラズマは、高速でエッチングし、エッチング処理の間のピラー形成を排除するために、段階的にランプされる。RFプラズマのランピングは、アナログRFバイアス設定値と一致するRC回路を置くことによって達成することができる。あるいは、RFプラズマのランピングは、エッチング処理を制御するために使用される操作ソフトウェア内に組み込んでもよい。エッチング処理が完了すると、基板はプラズマ処理装置から取り除かれ、マスク層は基板から剥離される。マスクは、傾斜のついたプロファイルを有するバイアを形成するために腐食されてもよい。
本発明の上記の実施態様は、従来技術に対して多くの利点を提供する。例えば、閉じ込めリングを備えることにより、生成された反応種が基板の表面上に押しやられる。このことは、高エッチング速度を達成しピラーの形成を妨げるために基板の表面に十分な反応種が存在することを保証する。加えて、反応性ガスの速められた流速度および誘導結合プラズマの高められた電力レベルが、ガスがより完全に解離されることを保証し、基板の表面における過剰なエッチング・ガスを提供する。その結果、本発明は、エッチング処理の間のピラー形成を実質的に減少させる。
本発明の他の実施例は、誘導結合プラズマ源を使用する、ガリウムヒ素基板内にバイア・ホールを形成するための改良された方法に関する。本方法は、ピラーの形成を防ぐためにエッチング処理の間に使用されるエッチング・ガスの滞留時間を減少させ、より完全にエッチング・ガスを反応種に解離するために誘導結合プラズマ源の電力を増加することを中心とする。エッチング処理は、低RFバイアス電圧で開始する。RFバイアス電圧は、エッチング処理における異なる工程の間に使用される異なるRFバイアス電圧レベル間でランプされる。ガスの滞留時間は、ガス分子が吸い出される前に反応室内に残っている平均時間である。滞留時間は、以下の公式により計算することができる。
t=pV/Q
ここで、tは秒単位の滞留時間であり、pはトル単位の圧力であり、Vはリットル単位のチャンバ容積であり、そしてQはトル・リットル/秒で測定されるガス流速度である。固定容積を有する反応室に対して、滞留時間は、処理圧力を減少させることあるいはガス流速度を増加させることによって、減少させることができる。エッチング・ガスの滞留時間は、エッチング処理の間に高Cl2流をより低い圧力において導入し過剰な反応性Clを提供することによって、(好ましくは1秒未満に)減少される。誘導結合プラズマ源において生成された反応性Clを基板の表面上に押しやるために、誘導結合プラズマ源と基板表面との間に開口が置かれる。
上記のように、エッチング・ガスの滞留時間を減少させ、誘導結合プラズマ源の電力を増加させることにより、ピラー形成が実質的に制限される。加えて、RFバイアス電圧を異なるレベル間でステッピングではなくランプすることによっても、バイアス電圧における急な変化によって生じる電圧スパイクによるピラー形成を排除することができる。従って、本発明は、従来技術に対する実質的な改良を提示する。
(発明の詳細な説明)
本発明の好ましい実施例は、高Cl2流(短い滞留時間)、高誘導結合プラズマ(ICP)電力、ICP閉じ込めリング、低RFバイアス・エッチング開始およびRFランピングのうちの少なくとも1つを使用する、ガリウムヒ素バイアのエッチング方法に関する。以下により詳細に説明されるように、これらの処理変更により、ピラーを形成しない、高速の(>毎分6μm)バイア・エッチング処理が達成される。加えて、傾斜のあるフォトレジスト・マスクの腐食を通して、傾斜のあるバイア・プロファイルを実現することができる。
ガリウムヒ素バイアのドライ・エッチングは、金属エッチング止め(通常金である)で終わる、薄くされたガリウムヒ素基板の中への比較的深い(100μmまで)形状特徴をエッチングすることを必要とする。ドライ・エッチング処理は、表1に示されるようなエッチング生成物の比較的高い揮発性により、通常塩素に基づく(つまり、BCl3/Cl2、Ar/Cl2、SiCl4/Cl2、等)。フッ素プラズマはガリウムヒ素を化学的にはエッチングしないけれども、少量のフッ素を含む前駆物質(CF4、等)を、プロファイル制御を支援するために処理に加えてもよい。
Figure 2005522872
塩素に基づく化学における異方性ガリウムヒ素エッチングは、イオン援用化学エッチング方法に従う。純粋に化学的なエッチング処理において、反応性エッチング生成物は、表面から自発的に脱着するのに十分な揮発性を有する。イオン援用処理においては、エッチング生成物の脱着はイオン衝撃によって支援される。イオン援用化学エッチング処理は、不揮発性エッチング生成物の形成および除去を含むかも知れず、このことは、エッチングが進むにつれ表面形態を荒くするかもしれない。
Cl2プラズマが容易にガリウムヒ素をエッチングするのに対し、Cl2のみのプラズマはしばしば何らかのもともとの酸化物をエッチングするのに問題があり、その結果表面が荒くなってしまう。(BCl3あるいはSiCl4のような)酸素捕捉剤は、何らかのもともとの酸化物を除去するために、しばしば処理ガス混合物に加えられる。
塩素に基づくプラズマにおいてガリウムヒ素をエッチングするための提案される方法は、以下に説明されるようないくつかの工程から成ることが望ましい。
イオン化
e+Cl2=Cl2 +2e
エッチング用試薬形成
e+Cl2=2Cl+e
エッチング用試薬の基板上への吸着
Cl=GaAssurf−nCl
エッチング生成物の形成
GaAs−nCl=GaClx(ads)+AsCly(ads)
蒸発による生成物の脱着
GaClx(ads)=GaClx(gas)
AsCly(ads)=AsCly(gas)
イオン援用脱着による生成物の脱着
ions
GaClx(ads) = GaClx(gas)
ions
AsCly(ads) = AsCly(gas)
ガリウムヒ素エッチングの間のピラー形成の1つの可能性のある機構は、亜塩化物(GaCl2、GaCl、AsCl2あるいはAsCl)の形成を通してである。より低い揮発性の亜塩化物(つまり、GaCl2−沸騰点535℃)は一旦形成されると、ピラー形成を開始するエッチング・マスクとして作用するかもしれない。亜塩化物形成は、塩素欠乏処理状況においては好ましい。このように亜塩化物形成、従ってピラー形成は、Cl過剰環境においては減少される。ウェハ表面において過剰な反応性Clを供給するために、多様な処理変更を以下により詳細に説明されるように実行することができる。
所定の反応室容積および処理圧力に対して、処理ガス流全体を増加させるとガス滞留時間は減少する。滞留時間を減少させると塩素の効率的な使用が減少され、ウェハ表面において反応性塩素が過剰になるという結果となる。図2は、ガリウムヒ素バイア・エッチング処理に対するCl2使用効率10対処理ガス滞留時間12を示している。図2に見られるように、より短いガス滞留時間12はより低いCl2効率10、および挿入14および16に示されるようにピラー密度が低くなるという結果となる。従って、本発明の好ましい実施態様は、ピラー形成を最少にするために短いガス滞留時間を使用する。
反応室内により高い処理ガス流を導入することにより滞留時間が減少するが、このことは、全ての状況においてガリウムヒ素エッチングの間のピラー形成を最少にするために要求される反応Cl種のより高い集中という結果とはならないかも知れない。従って、より高いCl2流28と共に、比較的より高いICP電力26が、比較的より多い量のCl2を反応Cl種に効果的に解離するために使用されることが望ましい。このことは、より高いCl2流28(短滞留時間)においてさえ、より大きいICP電力26がない場合ピラー形成24はまだ起こり得ると示す実験において確認されている。例えば、図3(a)および3(b)は、ピラー24密度は、500sccmを超過する流28においてさえ、より低いICP電力26において増加することを示している。従って、より大きいICP電力26が、エッチング・ガスを完全に解離しピラー形成を防ぐために、本発明の好ましい実施態様と共に使用される。
ICPにおいて生成された反応種をウェハの表面上に押しやるために、ICPとウェハ表面との間に開口を置くことによっても、ピラー密度は減少する。このことは図4に示され、図4は、形状特徴34および36を形成するために7インチの開口および形状特徴38および40を形成するために8インチの開口を使用する処理に対する、閉じ込めリングを持たない処理において構築された形状特徴30および32上のピラー42密度における相違を示している。最も多いピラー42は、開口を持たない基板上に構築された形状特徴30において形成される。反対に、最も少ないピラーは、8インチの開口が使用された場合に基板上に構築された形状特徴40において形成される。従って図4に示されるように、閉じ込めリングは、ピラー42の形成をさらに減少させるために使用することができる。
上記のようにより高い処理ガス流およびより大きいICP電力を使用することに加えて、本発明者は、エッチング開始の間に低RFバイアス電圧を使用することも、ガリウムヒ素バイア・エッチングの間のピラーの密度を減少させることを発見した。ガリウムヒ素バイア・エッチング処理に入る前に、基板は堅いキャリア(通常サファイア)に取り付けられ、100ミクロンまで薄くされる。薄くする操作の間に、ガリウムヒ素の表面は劣化する(例えば、研磨材料を埋め込まれる、結晶構造において損傷を受ける、等)。エッチングされた表面上の汚染を克服する1つの方法は、揮発性および不揮発性双方のエッチング生成物を除去することができる物理的エッチングを使用して、エッチングを開始することである。ナムその他は、この目的のためにArスパッタ・エッチングを推薦している。
設計された実験を通して、我々は、より化学的に駆動されたエッチング開始(高Cl2流、高ICP電力、低RFバイアス)はより低いピラー密度という結果となることを発見した。このことは図5に示され、図5は、異なるレベルの最初の反応性イオン・エッチング電力52に対して形成されたピラー50の数の曲線である。最初のバイアス電力52が増加するにつれ、ピラー形成50の量もまた増加する。従って、本発明の方法の好ましい実施態様は、低い最初の反応性イオン・エッチング・バイアス・レベルを使用する。
通常のガリウムヒ素バイア・エッチング処理は、複数の工程から成っている(例えば、エッチング開始、主エッチング、オーバ・エッチング、その他)。これらの異なる工程は、しばしば異なるRFバイアス電力を必要とする。異なるRFバイアス電力を使用する2つの処理工程の間を移行する間、整合ネットワークが応答するのに必要な時間のために、しばしばRFバイアス電力において一時的な減少が起こる。このRFバイアスの減少は、RFバイアス反射電力における対応する“スパイク”を伴う。実験により、これらのRFバイアスの減少によりピラー密度が増加する場合があることが示されている。処理工程間のRFバイアスの変化は通常工程の作用である(ディジタル変化)。従って、これらのRFバイアスの減少(および付随する反射電力スパイク)は、工程間でRFバイアスをランプすることにより排除することができ、これにより、整合ネットワークが変化についてくる時間を与えることができる。あるいはRFインピーダンス整合の応答時間は、機械的RFインピーダンス整合ネットワークの代わりに可変RF周波数(つまり、周波数整合)を使用することによって改良することができる。
上記の反射電力スパイクは、図6および7に示されている。これらの図は、同一の処理に対するRFバイアス反射電力60対時間62を示している。図6において、第1の処理はディジタルRFバイアス電力変化(50W−170W)を使用し、RFバイアス電力が50Wから170Wに変化する場合の、RFバイアス反射電力における一時的スパイク64を示している。このことは、プラズマが発生した時(66)およびプラズマが終了した時(68)発生するより小さいスパイク66および68に加えてである。しかし、主に望ましくないピラーを生成するのは、電力における移行の間のスパイク64である。
図6に示される設定値における工程変化は、アナログRFバイアス設定値に一致するRC回路を置くことによってランプすることができる。図7に示されるように、この第2の処理はランプされたRFバイアス電力変化(2秒時間定数を伴う50W−170W)を使用し、RFバイアス反射電力におけるかなりより小さいスパイク64を示す。あるいは、アナログ設定値ラインにおけるRC回路を使用する代わりに、設定値ランピングは、操作ソフトウェア内に実現することができる。いずれの方法においても、概念は、RFバイアス電圧における急な変化を排除することによりピラー形成を最少にすることを含む。
図8は、プラズマ処理チャンバ72内の閉じ込めリング70を示している。閉じ込めリング70は、基板74の上に置かれている。本実施態様において、基板74はICP源78内の電極76の上に置かれているように示されている。
図9は、本発明の好ましい実施態様の1例である。方法はブロック80において、基板上にマスク層を形成することにより開始する。基板はそれから、ブロック82に説明されるように誘導結合プラズマ処理装置内に置かれる。ブロック84において、処理装置における誘導結合プラズマ源と基板の表面との間に開口が置かれる。先に説明したように、プラズマ源と基板の表面との間に開口を置くことは、ICPチャンバにおいて生成された反応種をウェハの表面上に押しやり、それにより基板上のピラーの形成を抑制する。加えて、ブロック86において、高Cl2流が処理装置内に導入される。この高Cl2流は、処理チャンバにおける反応剤の量を増加させ、さらにピラーの形成を減少させる。ブロック88において、プラズマが低バイアス・エッチング電圧を使用して発生される。このバイアス電圧は、ブロック90において説明されるように、移行の間に発生するかもしれない電圧スパイクを防ぐために異なるレベルの間でランプされる。ブロック92において、ガリウムヒ素は、高ICP電力を使用して要求される深さまでエッチングされる。最後にブロック94において、基板は処理装置から取り除かれ、マスク層がピラーの無いエッチングされた構造を現すために基板から剥離される。
上記の好ましい方法を使用して、ウェハ表面の15%を含むパターンの一部として40ミクロンの直径のバイアの列を伴いパターン形成された150mmのガリウムヒ素ウェハが、以下に詳細に示される処理条件を使用してエッチングされた。
工程1(エッチング開始)
BCl3 25sccm
Cl2 500sccm
圧力 12ミリトル
ICP電力 1800ワット
RFバイアス 70ワット
工程2(最終的な深さにエッチングする)
BCl3 25sccm
Cl2 500sccm
圧力 12ミリトル
ICP電力 1200ワット
RFバイアス 170ワット
ウェハは、毎分9ミクロンのエッチング速度で、13:1より大きいフォトレジストに対する選択率をもってエッチングされ、ウェハ表面全体にわたってピラーを実質的に有しない。
ここに図示され説明される本発明の特定の実施態様は単に例示であることが理解されるであろう。多くの変化、変更、置換えおよび同等のものが、本発明の本質および範囲から逸脱することなく、この分野の技術者には思いつくであろう。従って、ここに説明され付随する図面に示される全ての主題は、単に例示として見なされ限定的意味ではなく、本発明の範囲は付随する請求項によってのみ決定されるよう意図されている。
エッチングされたバイアにおけるピラー形成の写真画像である。 ガリウムヒ素バイア・エッチング処理に対するCl2使用効率対ガス滞留時間を示す図である。 操作パラメタの所定の組に対するピラー密度対ICP電力を図表的に示した図である。 操作パラメタの所定の組に対するピラー密度対ICP電力を図表的に示した図である。 閉じ込めリングの異なる大きさに対するピラー密度の相違を示す図である。 反応性イオン・エッチング(RIE)電力の作用としてのピラー形成を示す図である。 ディジタルRFバイアス電力変化(50W−170W)を使用する処理に対するRFバイアス反射電力対時間を示す図である。 ランプされたRFバイアス電力変化(2秒RC時間定数がディジタルRFバイアス電力変化に適用された50W−170W)を使用する処理に対するRFバイアス反射電力対時間を示す図である。 プラズマ処理チャンバ内の閉じ込めリングを示す図である。 本発明の実施例によるピラー形成を誘発しない、好ましい基板のエッチング方法を示す図である。

Claims (25)

  1. 基板内にバイア・ホールを形成するための改良された方法であって、
    上記基板上にマスク層を形成するステップと、
    上記基板を誘導結合プラズマ処理装置内に置くステップと、
    高Cl2流を上記処理装置内に導入するステップと、
    上記高Cl流をより完全に解離するために、上記誘導結合プラズマ処理装置の電力レベルを上げることによって、上記基板にバイア・ホールをエッチングするステップと、
    上記基板を上記プラズマ処理装置から取り除くステップと、
    上記基板から上記マスク層を剥離するステップ、
    を含む、上記方法。
  2. 上記処理装置は誘導結合プラズマ閉じ込めリングを有する、請求項1に記載の方法。
  3. さらに、低RFバイアス電力を使用して上記エッチングを開始するステップを含む、請求項1に記載の方法。
  4. さらに、ピラーの形成を防ぐために、エッチング処理の間に使用されるエッチング・ガスの滞留時間を減少させるステップを含む、請求項1に記載の方法。
  5. 上記エッチング処理の間のピラー形成を排除するために、処理ステップ間の異なるレベル間で上記RF電力をランプするステップを含む、請求項1に記載の方法。
  6. 上記エッチング処理はさらにイオン援用エッチング処理を含む、請求項1に記載の方法。
  7. 誘導結合プラズマ源を使用するガリウムヒ素(GaAs)基板内にバイア・ホールを形成するための改良された方法であって、
    上記ガリウムヒ素基板上にマスク層を形成するステップと、
    上記ガリウムヒ素基板を誘導結合プラズマ処理装置内に置くステップと、
    低RFバイアス電力を使用して上記エッチングを開始することにより上記ガリウムヒ素基板にバイア・ホールをエッチングするステップと、
    上記ガリウムヒ素基板を上記プラズマ処理装置から取り除くステップと、
    上記ガリウムヒ素基板から上記マスク層を剥離するステップ、
    を含む、上記方法。
  8. 上記処理装置は誘導結合プラズマ閉じ込めリングを有する、請求項7に記載の方法。
  9. さらに高Cl2流を上記処理装置内に導入するステップを含む、請求項7に記載の方法。
  10. さらに、上記高Cl2流をより完全に解離するために、上記誘導結合プラズマ処理装置の電力レベルを上げるステップを含む、請求項9に記載の方法。
  11. さらに、ピラーの形成を防ぐために、エッチング処理の間に使用されるエッチング・ガスの滞留時間を減少させるステップを含む、請求項7に記載の方法。
  12. 上記エッチング処理の間のピラー形成を排除するために、処理ステップ間の異なるレベル間で上記RF電力をランプするステップを含む、請求項7に記載の方法。
  13. 上記エッチング処理はさらにイオン援用エッチング処理を含む、請求項7に記載の方法。
  14. 基板内にバイア・ホールを形成するための改良された方法であって、
    上記基板上にマスク層を形成するステップと、
    上記基板を誘導結合プラズマ処理装置内に置くステップと、
    ピラーの形成を防ぐために、エッチング処理の間に使用されるエッチング・ガスの滞留時間を減少させるステップと、
    上記エッチング・ガスをより完全に解離するために、上記誘導結合プラズマ処理装置の電力レベルを上げることによって、上記基板にバイア・ホールをエッチングするステップと、
    上記基板を上記プラズマ処理装置から取り除くステップと、
    上記基板から上記マスク層を剥離するステップ、
    を含む、上記方法。
  15. 上記処理装置は誘導結合プラズマ閉じ込めリングを有する、請求項14に記載の方法。
  16. さらに、高Cl2流を上記処理装置内に導入するステップを含む、請求項14に記載の方法。
  17. さらに、低RFバイアス電力を使用して上記エッチングを開始するステップを含む、請求項14に記載の方法。
  18. 上記エッチング処理の間のピラー形成を排除するために、処理ステップ間の異なるレベル間で上記RF電力をランプするステップを含む、請求項14に記載の方法。
  19. 上記エッチング処理はさらにイオン援用エッチング処理を含む、請求項14に記載の方法。
  20. 基板内にバイア・ホールを形成するための改良された方法であって、
    上記基板上にマスク層を形成するステップと、
    上記基板を誘導結合プラズマ処理装置内に置くステップと、
    低RFバイアス電力を使用してエッチングを開始するステップと、
    上記エッチング処理の間のピラー形成を排除するために、処理ステップ間の異なるレベル間で上記RF電力をランプすることによって、上記基板にバイア・ホールをエッチングするステップと、
    上記基板を上記プラズマ処理装置から取り除くステップと、
    上記基板から上記マスク層を剥離するステップ、
    を含む、上記方法。
  21. 上記処理装置は誘導結合プラズマ閉じ込めリングを有する、請求項20に記載の方法。
  22. さらに、高Cl2流を上記処理装置内に導入するステップを含む、請求項20に記載の方法。
  23. さらに、上記高Cl2流をより完全に解離するために、上記誘導結合プラズマ処理装置の電力レベルを上げるステップを含む、請求項22に記載の方法。
  24. さらに、ピラーの形成を防ぐために、エッチング処理の間に使用されるエッチング・ガスの滞留時間を減少させるステップを含む、請求項20に記載の方法。
  25. 上記エッチング処理はさらにイオン援用エッチング処理を含む、請求項20に記載の方法。
JP2003585148A 2002-04-09 2003-04-07 バイアをエッチングするための改良された方法 Expired - Lifetime JP4584592B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37105602P 2002-04-09 2002-04-09
US10/407,831 US6846747B2 (en) 2002-04-09 2003-04-04 Method for etching vias
PCT/US2003/010588 WO2003088313A2 (en) 2002-04-09 2003-04-07 Improved method for etching vias

Publications (2)

Publication Number Publication Date
JP2005522872A true JP2005522872A (ja) 2005-07-28
JP4584592B2 JP4584592B2 (ja) 2010-11-24

Family

ID=29254434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003585148A Expired - Lifetime JP4584592B2 (ja) 2002-04-09 2003-04-07 バイアをエッチングするための改良された方法

Country Status (6)

Country Link
US (1) US6846747B2 (ja)
EP (1) EP1493177A4 (ja)
JP (1) JP4584592B2 (ja)
CN (1) CN100345259C (ja)
AU (1) AU2003262125A1 (ja)
WO (1) WO2003088313A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071981A (ja) * 2006-09-15 2008-03-27 Hitachi High-Technologies Corp プラズマ処理方法および装置
CN101937175B (zh) * 2009-07-03 2012-08-22 中芯国际集成电路制造(上海)有限公司 光刻方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879184B2 (en) * 2006-06-20 2011-02-01 Lam Research Corporation Apparatuses, systems and methods for rapid cleaning of plasma confinement rings with minimal erosion of other chamber parts
US7754394B2 (en) * 2006-11-14 2010-07-13 International Business Machines Corporation Method to etch chrome for photomask fabrication
US20090286397A1 (en) * 2008-05-15 2009-11-19 Lam Research Corporation Selective inductive double patterning
EP2224469A3 (en) * 2009-02-25 2015-03-25 Imec Method for etching 3d structures in a semiconductor substrate, including surface preparation
CN102623336B (zh) * 2011-01-27 2014-09-17 中国科学院微电子研究所 一种砷化镓基微波单片集成电路功率器件的制作方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
CN105870007A (zh) * 2016-04-22 2016-08-17 杭州立昂东芯微电子有限公司 一种电感耦合等离子体干法刻蚀砷化镓背孔工艺
GB201608926D0 (en) * 2016-05-20 2016-07-06 Spts Technologies Ltd Method for plasma etching a workpiece
GB201615114D0 (en) * 2016-09-06 2016-10-19 Spts Technologies Ltd A Method and system of monitoring and controlling deformation of a wafer substrate
US11721525B2 (en) 2021-11-08 2023-08-08 Applied Materials, Inc. Sensorless RF impedance matching network

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04298036A (ja) * 1991-03-26 1992-10-21 Mitsubishi Electric Corp 半導体装置の製造方法
JPH08139077A (ja) * 1994-11-04 1996-05-31 Hitachi Ltd 表面処理方法および表面処理装置
JPH11111677A (ja) * 1997-09-30 1999-04-23 Fujitsu Ltd 半導体装置の製造方法
JPH11260797A (ja) * 1998-12-22 1999-09-24 Hitachi Ltd プラズマ処理方法及び半導体装置の製造方法
JPH11284080A (ja) * 1998-03-27 1999-10-15 Sony Corp 半導体装置の製造方法
WO2000036631A1 (en) * 1998-12-11 2000-06-22 Surface Technology Systems Limited Plasma processing apparatus
JP2002043424A (ja) * 2000-07-24 2002-02-08 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169487A (en) 1990-08-27 1992-12-08 Micron Technology, Inc. Anisotropic etch method
US6008133A (en) 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
JP3502651B2 (ja) 1993-02-08 2004-03-02 トリクイント セミコンダクター テキサス、エルピー 電極形成法
US5456796A (en) 1993-06-02 1995-10-10 Applied Materials, Inc. Control of particle generation within a reaction chamber
JPH07331460A (ja) 1994-06-02 1995-12-19 Nippon Telegr & Teleph Corp <Ntt> ドライエッチング方法
US5744049A (en) * 1994-07-18 1998-04-28 Applied Materials, Inc. Plasma reactor with enhanced plasma uniformity by gas addition, and method of using same
US5441596A (en) 1994-07-27 1995-08-15 Cypress Semiconductor Corporation Method for forming a stable plasma
US5624529A (en) 1995-05-10 1997-04-29 Sandia Corporation Dry etching method for compound semiconductors
US5902494A (en) 1996-02-09 1999-05-11 Applied Materials, Inc. Method and apparatus for reducing particle generation by limiting DC bias spike
US5968845A (en) * 1996-02-13 1999-10-19 Matsushita Electric Industrial Co., Ltd. Method for etching a compound semiconductor, a semi-conductor laser device and method for producing the same
US6254746B1 (en) 1996-05-09 2001-07-03 Applied Materials, Inc. Recessed coil for generating a plasma
US5637189A (en) * 1996-06-25 1997-06-10 Xerox Corporation Dry etch process control using electrically biased stop junctions
DE19706682C2 (de) 1997-02-20 1999-01-14 Bosch Gmbh Robert Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium
US6008130A (en) 1997-08-14 1999-12-28 Vlsi Technology, Inc. Polymer adhesive plasma confinement ring
US5849639A (en) 1997-11-26 1998-12-15 Lucent Technologies Inc. Method for removing etching residues and contaminants
JP3003998B2 (ja) 1998-03-18 2000-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション ドライエッチング方法およびその方法を用いたtftの製造方法
US5948703A (en) 1998-06-08 1999-09-07 Advanced Micro Devices, Inc. Method of soft-landing gate etching to prevent gate oxide damage
US6057244A (en) 1998-07-31 2000-05-02 Applied Materials, Inc. Method for improved sputter etch processing
US6492277B1 (en) 1999-09-10 2002-12-10 Hitachi, Ltd. Specimen surface processing method and apparatus
US6139679A (en) 1998-10-15 2000-10-31 Applied Materials, Inc. Coil and coil feedthrough
US6255221B1 (en) 1998-12-17 2001-07-03 Lam Research Corporation Methods for running a high density plasma etcher to achieve reduced transistor device damage
US6178919B1 (en) 1998-12-28 2001-01-30 Lam Research Corporation Perforated plasma confinement ring in plasma reactors
US6261406B1 (en) * 1999-01-11 2001-07-17 Lsi Logic Corporation Confinement device for use in dry etching of substrate surface and method of dry etching a wafer surface
US6214720B1 (en) 1999-04-19 2001-04-10 Tokyo Electron Limited Plasma process enhancement through reduction of gaseous contaminants
JP3287408B2 (ja) * 1999-06-16 2002-06-04 日本電気株式会社 半導体装置および半導体基板貫通導体の形成方法
US6399515B1 (en) 1999-06-21 2002-06-04 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity
US6415198B1 (en) 1999-06-25 2002-07-02 Applied Materials, Inc. Plasma etching of silicon using a chlorine chemistry augmented with sulfur dioxide
US6287974B1 (en) * 1999-06-30 2001-09-11 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
JP2001023955A (ja) 1999-07-07 2001-01-26 Mitsubishi Electric Corp プラズマ処理装置
US6451157B1 (en) 1999-09-23 2002-09-17 Lam Research Corporation Gas distribution apparatus for semiconductor processing
US6410451B2 (en) 1999-09-27 2002-06-25 Lam Research Corporation Techniques for improving etching in a plasma processing chamber
US6326307B1 (en) 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6433484B1 (en) 2000-08-11 2002-08-13 Lam Research Corporation Wafer area pressure control
US6391787B1 (en) 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity
TW582071B (en) 2001-03-20 2004-04-01 Macronix Int Co Ltd Method for etching metal in a semiconductor
TW552678B (en) * 2001-05-29 2003-09-11 Sharp Kk Semiconductor apparatus and process for producing the same, and process for making via hole
TW546819B (en) * 2001-05-30 2003-08-11 Sharp Kk Semiconductor device, manufacturing method thereof, and monolithic microwave integrated circuit
JP3834589B2 (ja) * 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04298036A (ja) * 1991-03-26 1992-10-21 Mitsubishi Electric Corp 半導体装置の製造方法
JPH08139077A (ja) * 1994-11-04 1996-05-31 Hitachi Ltd 表面処理方法および表面処理装置
JPH11111677A (ja) * 1997-09-30 1999-04-23 Fujitsu Ltd 半導体装置の製造方法
JPH11284080A (ja) * 1998-03-27 1999-10-15 Sony Corp 半導体装置の製造方法
WO2000036631A1 (en) * 1998-12-11 2000-06-22 Surface Technology Systems Limited Plasma processing apparatus
JPH11260797A (ja) * 1998-12-22 1999-09-24 Hitachi Ltd プラズマ処理方法及び半導体装置の製造方法
JP2002043424A (ja) * 2000-07-24 2002-02-08 Hitachi Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071981A (ja) * 2006-09-15 2008-03-27 Hitachi High-Technologies Corp プラズマ処理方法および装置
CN101937175B (zh) * 2009-07-03 2012-08-22 中芯国际集成电路制造(上海)有限公司 光刻方法

Also Published As

Publication number Publication date
EP1493177A4 (en) 2009-03-11
CN100345259C (zh) 2007-10-24
EP1493177A2 (en) 2005-01-05
AU2003262125A8 (en) 2003-10-27
JP4584592B2 (ja) 2010-11-24
WO2003088313A2 (en) 2003-10-23
US6846747B2 (en) 2005-01-25
AU2003262125A1 (en) 2003-10-27
CN1647254A (zh) 2005-07-27
US20030216034A1 (en) 2003-11-20
WO2003088313A3 (en) 2004-04-08

Similar Documents

Publication Publication Date Title
US5780359A (en) Polymer removal from top surfaces and sidewalls of a semiconductor wafer
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
KR101226297B1 (ko) 포토레지스트 및 에칭 찌꺼기를 저압 제거하는 애싱 방법
US6114250A (en) Techniques for etching a low capacitance dielectric layer on a substrate
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
JP3271359B2 (ja) ドライエッチング方法
US6489248B2 (en) Method and apparatus for etch passivating and etching a substrate
JP4584592B2 (ja) バイアをエッチングするための改良された方法
JPH0982687A (ja) 半導体装置の製造方法
JP2008526024A (ja) プラズマ処理装置用のシリコン電極及び炭化珪素電極の表面から黒色シリコン及び黒色炭化珪素を除去する方法
US20010046779A1 (en) Plasma etching methods
KR20080093392A (ko) 제어된 임계 치수 수축의 에칭 처리
JP2020520554A (ja) 超伝導体相互接続のための予洗浄および堆積の方法
JP2000036492A (ja) エッチング方法
EP4300544A1 (en) Post-processing of indium-containing compound semiconductors
US6010967A (en) Plasma etching methods
US6955177B1 (en) Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss
US20040129674A1 (en) Method and system to enhance the removal of high-k dielectric materials
JPH10150019A (ja) フォトレジスト選択性を向上し重合体密着性を改善するためのプラズマ反応処理法
JP3044728B2 (ja) 埋め込みプラグの製造方法
JPH0697127A (ja) 配線形成方法
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
US6660642B2 (en) Toxic residual gas removal by non-reactive ion sputtering
JP3362093B2 (ja) エッチングダメージの除去方法
JPH053178A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060317

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100616

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100813

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100902

R150 Certificate of patent or registration of utility model

Ref document number: 4584592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term