JP2005521088A - ディスプレイドライバ、及びディスプレイドライバに伝達されるデータの量を削減する駆動方法 - Google Patents
ディスプレイドライバ、及びディスプレイドライバに伝達されるデータの量を削減する駆動方法 Download PDFInfo
- Publication number
- JP2005521088A JP2005521088A JP2003577239A JP2003577239A JP2005521088A JP 2005521088 A JP2005521088 A JP 2005521088A JP 2003577239 A JP2003577239 A JP 2003577239A JP 2003577239 A JP2003577239 A JP 2003577239A JP 2005521088 A JP2005521088 A JP 2005521088A
- Authority
- JP
- Japan
- Prior art keywords
- data
- column
- basis function
- row
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
Abstract
列ドライバ(16)は、その列ドライバ(16)の内部に基底関数発生器(32)、及び基底関数発生器の出力を入力部(28)に入力されるコード化された変換画像データデータと結合するための結合ユニット(34)を含む。アキュムレータ(36)はデコード化された画像データを累積し、ドライバ回路(22)、(24)、(26)はディスプレイの列を駆動する。
Description
本発明は、ディスプレイに関し、特に、マトリックス型ディスプレイ及び対応するディスプレイの駆動方法に関する。
マトリックス型ディスプレイ(例えば液晶ディスプレイ)又は発光ダイオード(例えばOLED又はPLED)のアレイが、様々な用途に使用される。これらは、特に、携帯電話、電子ブック及びバッテリーによって電力供給されるラップトップのようなポータブルアプリケーションを含む。
図1は、行6及び列8として配される複数の画素4を伴なうアクティブマトリックスプレート2を有する従来のディスプレイを示す。行ライン10は画素の行に沿って走り、列ライン12は画素の列に沿って走る。行ライン10は行ドライバ14に接続され、列ライン12は列ドライバ16に接続されている。
列ドライバ16はシフトレジスタ18を含み、それはデータレジスタ20、ラッチ22、DA変換器24及びバッファ26に接続されている。データは、以下に記載されるように、データレジスタから縦の列ライン12に、並列に流れる。シフトレジスタ18はクロックに同期し、データは入力部28からシフトレジスタの出力によって規定されるデータレジスタに供給される。通常、一列につき1つのデータレジスタが存在する。
ディスプレイの行のうちの1つの行における全ての列のためにデータレジスタへの書込みが行われると、ラッチ22は、データレジスタに記憶されたデータがDA変換器24に並列に出力されるように、同期して読み出す。DA変換器は、データレジスタに記憶されたデジタル列信号を、ディスプレイの列を実際に駆動する電圧バッファ26を通過するアナログ電圧に変換する。行ドライバ14は、バッファの出力を表示するために、行6のうちの1つを、対応する行ライン10を駆動することによって選択する。この手続きは、完全な画像を作るために、行ドライバ14によって選択される他の行6に対しても繰り返される。後に述べるように、どのフレームも行及び列ごとに各画素用のデータが必要であるので、データレジスタ20に運ばれる必要があるデータ量は非常に大きい。
ディスプレイの解像度が増加するにつれて、ディスプレイに伝達される必要があるデータのレートが増加する。これは大きな電力を消費し、電磁干渉問題を引き起こす。増加する電力消費は全ての装置の問題であるが、これはバッテリー電源式装置にとって特に重要である。
従って、増加するデータレートをディスプレイに送る問題に対処する必要がある。
熟練者は、圧縮された画像データをコード化及びデコード化するための先行技術を熟知している。例えば、グループ3ファクシミリ伝送のためのCCITT(国際電信電話諮問委員会)のファクシミリ電送規格は、圧縮されたデータを使用する。データ圧縮の一般に使用される1つの技術は、データを、変換係数の多くがゼロ又はゼロに近くなる変換領域(例えばフーリエ領域)に変換することである。多くの圧縮規格は、JPEG規格及びMPEG規格を含めて、8x8のデータブロックに基づいたこのような変換に依存している。
しかし、出願人が認識するデータを復元するための先行技術の手法は、先ず(例えばコンピュータを使って)データを復元し、次にディスプレイを駆動するためにデータを伝送することを含む。加えて、復元されたデータは、データをディスプレイに伝送する前に、フレーム記憶部に記憶される場合があり、大きなディスプレイでは十分な記憶量が必要である。したがって、これらの上のデータ圧縮技術は、列ドライバに供給されるデータ量を削減するものではない。
本明細書において、用語「行」は入力データのラインがアドレス指定されるマトリックスディスプレイ上の方向を表すために使用され、用語「列」はディスプレイの如何なる特別な配列又は向きも示さず、デコーダによって並列に駆動されるラインの方向を表すことに注意すべきである。
本発明によれば、ディスプレイの対応する行への出力のため画像データの行でディスプレイの複数の列を駆動するための列ドライバであって、上記列ドライバは、基底関数値の集合を発生し、対応する列のための基底関数値の選択された集合を並列に出力するための基底関数発生器、コード化された変換画像データの行であって、各々が少なくとも1つのコード化された変換データの項目を含むコード化された変換画像データの行を受け取るための入力部、対応する列のために発生した基底関数値の集合を、コード化された変換データの対応する入力項目と結合するために作動する複数の結合ユニット、上記列の各々に関連するアキュムレータであって、対応する列のためのデコード化されたデータを累積するために、コード化された変換画像データの各行に対して、コード化された変換データの各項目のため対応する結合部によって結合されたデータを累積するためのアキュームレータ、及びディスプレイの列を駆動するために、対応する列のためのデコード化され累積されたデータでディスプレイの列ラインを駆動するためのドライバ回路を有する列ドライバが提供される。
言い換えると、本発明による列ドライバは、列に対して並列に基底関数値を出力する基底関数発生器を含む。これは、変換領域でコード化されたデータが列ドライバ自体の中で並列にデコード化されることを可能にする。これは、列ドライバに伝達される必要があるデータのレートを削減し、これによって、駆動ラインからの電力が削減できる。
本発明は、多数の異なる形式のコード化されたデータに使用することができる。例えば、列ドライバは、変換(例えば、デジタルフーリエ変換及びコサイン又はサイン変換)によってコード化されたデータに使用することができる。結合ユニットは、基底関数値をコード化された変換データで乗算するための乗算器とすることができる。乗算器は、乗算を並列に行うことができるようにするため各列に対して備えることができる。
本発明の実施例は、ディスプレイにおいて優れた結果を与えるために決定されたコサイン変換を用いてコード化されたデータをデコード化できる。
あるいは、列ドライバは、ウォルシュ変換又はハール変換のような基底関数値が2値のみを取る変換を用いて、コード化されたデータをデコードすることができる。この場合、乗算器は必要ではなく、結合ユニットは基底関数値が2値のうちの一方の値を取るときに、又は基底関数値が2値のうちの他方の値を取るときは反転した後に、変換データを直に渡すことができる。
実施例では、各列に対して、ちょうど1つのアキュムレータ及び1つの結合ユニットを備えることができる。これは単純な構成を提供する。アキュムレータ及び結合ユニットの一方又は両方を、幾つかの隣接するラインに結合することも可能である。例えば、64ビットのアキュムレータは、8列に対応して、8ビットデータ値を8個包含することができる。この場合、1つの列ラインを表すために使用されるビットから別の列ラインを表すために使用されるデータに渡ってデータを桁上げすることを避けるように、アキュムレータを設計することが有益である。あるいは又は加えて、異なる列ラインに対応するデータを分けるためにダミービット又はガードビットを備えることができる。
基底関数発生器はメモリ及びカウンタを含むことができる。別の実施例では、基底関数発生器は、列の各々に関連する論理回路を含むことができ、論理回路は、共通データレールに供給されるデータに基づいて各列に対する基底関数値を出力するために、共通データレールに接続される。論理回路の各々は2つの入力部及び1つの出力部を有することができる。各論理回路の入力部の1つは、各列のための異なる定数部に配線することができる。各論理回路の他方の入力部は、必要な基底関数を示す信号を受け取るための共通データレールに並列に接続することができる。その信号入力はカウンタに接続することができる。
本発明は、斯かる列ドライバを有するディスプレイ(例えば、液晶ディスプレイ、エレクトロルミネセントディスプレイ、電気泳動ディスプレイ、プラズマディスプレイ、又は行及び列の画素を有する他の如何なる型式のディスプレイ)にも関する。
本発明は、対応する複数の列ラインに関連する複数のアキュームレータを用いて、各行が少なくとも1つのデータの項目によって表されるディスプレイの列をコード化された変換データで駆動する方法であって、上記方法が、上記アキュームレータをクリヤするステップ、対応する列のための第1の基底データ値の集合を発生するステップ、上記複数の列に対して、上記コード化された変換データの第1の集合を上記第1の項目と並列に結合するステップ、上記結合されたデータを上記対応するアキュムレータで並列に累積するステップ、上記アキュムレータにデコード化されたデータを累積するために、上記行の各連続する項目に対して、上記入力するステップ、上記発生するステップ、上記結合するステップ、及び上記累積するステップを繰り返すステップ、及び上記ディスプレイの列ラインを上記デコード化されたデータで駆動するステップを有する方法にも関する。
デジタルデータをコード化するために用いることができる幾つかの変換、例えばデジタルフーリエ変換、ウォルシュ/アダマール変換、ハール変換又はコサイン/サイン変換がある。
これらの変換は、相関している画像データを変換領域においてより少ない数の無相関のデータ要素で表すことを可能にする。従って、画像は、元の変換されていないデータよりも少ない変換データ要素によって表すことができる。
これらの変換の一般的な数式は、以下のように記載することができる。
ここで、B(u,n)は行列であり、その行は変換基底関数である。式(1)は、基底関数Bを用いた画像f(n)の変換データF(u)への変換を表す。式(2)は、逆基底関数B−1を用いた変換データF(u)の画像データf(n)への逆変換を表す。変換基底関数と逆変換基底関数との間の区別はある程度任意であり、大部分の変換はどちらの方向でも行うことができる。従って、以下では、逆基底関数と基底関数との両方を基底関数と称する。熟練者は、どのような特別な場合でもどちらを使用すべきかを容易に理解する。特に、元の変換が基底関数を用いて実行されるとすると、デコードのためには一般に逆基底関数が必要である。上に列挙された変換に対しては、B−1を見つけることが容易であり、例えば、ウォルシュ変換はB−1=Bである。
図2は、M=8、即ち8列に簡略化された例に対するコサイン変換及びウォルシュ変換の基底関数の例を示す。図2aはコサイン変換に対する基底関数の例を示し、図2bはウォルシュ変換に対するものである。コサイン変換の値は任意の実数値を取ることができるが、ウォルシュ変換基底関数は2値、即ち、0又は1の値を有する。二値の別の表現も可能であり、例えば、ウォルシュ変換は、+1又は−1の値のシーケンスとして表すことができる。
変数nは列番号であり、変数uは変換係数番号である。f(n)は元のデータであり、F(u)は変換データである。
256列、それ故に一行につき256個の異なる値を伴なう元のデータf(n)の例を考える。この場合M=256である。データに依存して、ゼロ以外のF(u)値が十分に少なく(例えば16個)、残りの240個の値が実質的に又はちょうどゼロである状況を見つける場合がある。従って、元のデータは16個のF(u)値のみによって表すことができ、256/16(即ち16)のデータ削減係数となる。
このようにしてディスプレイのライン又はラインの大部分をコード化することは、データ次第で、非常に大きなデータ削減をもたらす。例えば、この文書を書くために使用される文書処理アプリケーションからの出力は、特定のライン(特に空白行)に対して損失の少ない50以上のデータ削減係数を有するだろう。しかし、データ削減はライン間でかなり変動する。
図3は、実数値の基底関数に対処することができる本発明の第1の実施例の列ドライバ30を示す。基底関数発生器32は、一連の乗算器34(各列8に対して1つの乗算器が存在する)に接続される。乗算器は、各列8に対して基底関数発生器により発生される値に、対応する各列8に対して入力部28を通じて入力されるデータ値を乗算する。これらの値は、メモリ38及び加算器40からなるアキュムレータ36に累積される。メモリ38の出力は、図1に示される通常の列ドライバ構成のように、ラッチ22、DA変換器24及びバッファ26を通じて、列ライン12に供給される。
使用中、列ライン12上に出力されるべき各行のデータは、次のように処理される。先ず、メモリブロック38をクリヤーする。次に、出力されるべき行のための第1の変換データの項目が入力部28に入力される。基底関数発生器32は、第1のデータの集合に対する基底関数の値を発生し、それらを並列に乗算器34に出力する。
次に、乗算器は、全ての列に共通の入力変換データに各列用の基底関数の値を乗算する。記載された実施例では、この乗算は各列ラインに対して個別に実行され、その結果が加算器40を通じてメモリ38に記憶される。
行に対する次の変換データの項目は入力部28から乗算器34に入力され、次の基底関数値の集合が基底関数発生器32により出力される。これらの値は乗算される。加算器40は、メモリ38の内容に乗算された値を加算する。これは、現在の行に対する変換データの集合の全てが入力され合計されるまで繰り返される。
このようにして、メモリ38及び加算器40によって形成されるアキュムレータ36は、各列8への出力のため、上の式(2)に従って、デコードされた値を累積する。
次に、ラッチ22は累積されたデータをDAC24に渡し、電圧バッファ26は列ライン12を駆動するように動作する。このとき、行ドライバ14は、対応する行ライン10を駆動することによって、バッファ26の出力によって駆動されるべきディスプレイの適切な行6を選択する。当業者は、当業者に良く知られているやり方でそれらの種々の素子の動作の同期を取るためにクロック回路を使用できることを理解するだろう。
各行のための変換データの項目数は、行の内容に依存して変化する場合がある。いくつかの行はわずか1つの項目によって規定することができる。これは、例えば空白行の場合である。より完全又は複雑なデータを伴なう他のラインは、多くの更なるデータ項目を必要とする場合がある。基底関数発生器が供給される変換データの項目のための適切な基底関数の集合を発生するように、回路又はソフトウェアを備えることができる。
列ドライバは、単一の集積回路として実現することができる。
上記の実施例の修正例では、複数の列ドライバを備えることができ、各々はディスプレイの列の幾つかを駆動する。データ入力部28に入力されるデータは、必要に応じて列ドライバの中で分配されることができる。異なる回路の同期を取るために、制御回路を備えることができる。図3に記載される装置は先に言及された変換技術のいずれも実現できるということがわかるだろう。基底関数発生器は、使用される変換に依存して異なる基底関数を発生する。コサイン変換は多くの型式の画像データに対して最も有効なデータコード化器であり、従って、これはいくつかのアプリケーションに対して好まれている。
しかし、他のアプリケーションでは、ウォルシュ変換が好まれる。ウォルシュ変換は方形波基底関数を有し、従ってテキストに非常に適している。これも容易に実現できる。
基底関数発生器32は、全ての基底関数発生器を記憶するメモリブロック44及びそのメモリブロックをアドレス指定するために用いられるカウンタ64を用いて、ルックアップテーブルとして実現される。M列のディスプレイは、M個の基底関数の各々に対してN個の出力を与える基底関数発生器を必要とし、メモリはMxMの領域を必要とする。M個の基底関数を発生させるために、カウンタは0からM−1まで動作する。カウンタの各値は、カウンタの値に対応するM個の基底関数の値を並列に発生させる。この方法は高速ででき、基底関数の自由な選択を可能にする。少ない数P個の変換データの項目のみが行に対して与えられる場合、カウンタは0からP−1まで動作することがわかるだろう。
別の実施例では、基底関数発生器32は、必要に応じてデータを計算することができる。これは必要なメモリが少ない。いくつかの変換に対しては、この方法は、多くの乗算器を必要とする。しかし、ウォルシュ変換が2値の基底関数を有するので、乗算は、以下に詳細に記載されるように、XORを用いて実現することができる。
+1又は−1の基底関数値の表現を用いることによって乗算器は+1又は−1を乗算することができるので、第1の実施例の装置は、実数値の基底関数と同様に2値を伴なう基底関数を処理することができることに注意すべきである。
図4は、2値を出力する基底関数に適した列ドライバの別の実施例を示す。回路は、図3に示されるものと大体同じである。しかし、図4の実施例は乗算器を全く含まない。その代わりに、入力部28に入力される変換データは、基底関数発生器により出力される2値に依存して、スイッチ42によって単にメモリ38の内容に加算又はメモリ38の内容から減算される。このようにして、列ドライバのために必要なシリコン領域をかなり削減することができる。
図5及び図6は、2値の基底関数、即ちウォルシュ基底関数のうちの1つのタイプを発生するための基底関数発生器を示す。論理回路50は各列に必要である。図5は4ビットの構成を示す。論理回路は第1の4ビット入力部52及び第2の4ビット入力部54を有し、これらは4つのANDゲート56に接続され、3つのXORゲート58を通じて出力部60に接続される。当業者は、論理回路をさらに多くの数の列に対して適合させる方法が容易にわかるだろう。
図6に基底関数発生器32が示されている。各列8に対して論理回路50が繰り返し備えられる。各列は定数ブロック62によってICの電源ライン及びグランドラインに配線された第1の入力部52を有し、定数ブロックは各列に対して範囲[0,M−1]の中で異なる整数定数を発生する。第2の入力部54は、一連の値を共通データレール66に出力するカウンタ64により駆動される。共通データレール66は、論理回路の各々の第2の入力部54に並列に接続される。カウンタは、ラインパルス(LP)信号によって制御される位相同期ループ(PLL)により同期が取られ、又は別に提供される外部信号によって同期が取られる。M個の出力部Oは、図4の基底関数発生器32の出力部である。
第1及び第2の実施例の構成は、列ドライバに供給するのに必要なデータフローレートをかなり削減することができる。これは、非常に高いデータレートによって生じる電磁干渉を低減することを試みるときに、かなりの利点である。データレートの低減はディスプレイラインではない部分における変換の使用によって実行されることに注意すべきである。この方法は、液晶ディスプレイ、アクティブマトリックスプログラマブル発光ダイオード、及び他の型式のディスプレイを含む全てのディスプレイの型に適用可能である。
各画素素子4は発光ダイオード素子を含むことができ、又はアクティブマトリックス液晶ディスプレイのアクティブ画素素子とすることができる。当業者にとっては、本発明が列ドライバを伴なう如何なる型式のディスプレイにも適用できることが理解されるだろう。
本開示を読むことにより、当業者にとっては、他の変形例及び修正例が明らかとなるであろう。斯かる変形例及び修正例は、ディスプレイの設計、製造及び使用において既知であり、且つ、上述した特徴に加えて又はそれらに代えて使用することが出来るような同等の及び他の特徴を含むことが出来る。
特に、必要に応じて、別個のアキュムレータ及び乗算器を結合し一体化することができる。列ドライバを単一の集積回路として備えることが便利である。あるいは、列ドライバは、複数の集積回路及びその複数の集積回路を接続し同期を取るための接続回路を含むことができる。
当業者にとっては、行及び列の名称はある程度任意であることが理解されるだろう。したがって、たとえ列ドライバが液晶ディスプレイの側に配されそれに応じていわゆる行データを発生していても、本発明は、上記のような列ドライバを含む。
Claims (10)
- ディスプレイの対応する行への出力のため画像データの行でディスプレイの複数の列を駆動するための列ドライバであって、
前記列ドライバは、
基底関数値の集合を発生し、対応する列のための基底関数値の選択された集合を並列に出力するための基底関数発生器、
コード化された変換画像データの行であって、各々が少なくとも1つのコード化された変換データの項目を含むコード化された変換画像データの行を受け取るための入力部、
対応する列のために発生した基底関数値の集合を、コード化された変換データの対応する入力項目と結合するために作動する複数の結合ユニット、
前記列の各々に関連するアキュムレータであって、対応する列のためのデコード化されたデータを累積するために、コード化された変換画像データの各行に対して、コード化された変換データの各項目のため対応する結合部によって結合されたデータを累積するためのアキュームレータ、及び
ディスプレイの列を駆動するために、対応する列のためのデコード化され累積されたデータでディスプレイの列ラインを駆動するためのドライバ回路、
を有する列ドライバ。 - 前記結合ユニットは、前記コード化された変換データの項目を対応する列のための前記基底関数値で乗算する乗算器である請求項1による列ドライバ。
- 前記基底関数発生器は、基底関数値を記憶し前記基底関数値の選択された集合を出力するためのメモリを含む請求項1又は2による列ドライバ。
- 前記基底関数発生器は2値の基底関数を発生し、各結合ユニットは、前記基底関数値が前記2値のうちの一方の値を取るときに、又は前記基底関数値が前記2値のうちの他方の値を取るときは反転した後に、前記変換データを対応するアキュムレータに直に渡すためのスイッチである請求項1による列ドライバ。
- 前記基底関数発生器が前記列の各々に関連する論理回路を含み、前記論理回路の各々が、共通データレールに接続される入力部、及び前記共通データレール上に供給されるデータに基づいた各列に対する前記基底関数値を出力するための出力部を有する請求項4による列ドライバ。
- 前記列ドライバは、前記アキュムレータの出力部に、前記デコード化されたデータの行をラッチするためのラッチユニット、前記ラッチユニットにより出力されたデジタルデータを、対応する列ラインを駆動するための複数のアナログ値に変換するためのデジタルアナログ変換器、及び対応する列ラインに接続され、前記デジタルアナログ変換器により出力された前記アナログ値に従って前記対応する列ラインを並列に駆動するための電圧バッファを含む請求項1乃至5のうちのいずれか1項に記載の列ドライバ。
- 請求項1乃至6のうちのいずれか1項に記載の列ドライバ、
行ドライバ、
複数の行及び列に配される複数の画素、
前記列ドライバに接続される複数の列ライン、及び
前記行ドライバに接続される複数の行ライン
を有するディスプレイ。 - 対応する複数の列ラインに関連する複数のアキュームレータを用いて、各行が少なくとも1つのデータの項目によって表されるディスプレイの列をコード化された変換データで駆動する方法であって、
前記方法が、
前記アキュームレータをクリヤするステップ、
対応する列のための第1の基底データ値の集合を発生するステップ、
前記複数の列に対して、前記コード化された変換データの第1の集合を前記第1の項目と並列に結合するステップ、
前記結合されたデータを前記対応するアキュムレータで並列に累積するステップ、
前記アキュムレータにデコード化されたデータを累積するために、前記行の各連続する項目に対して、前記入力するステップ、前記発生するステップ、前記結合するステップ、及び前記累積するステップを繰り返すステップ、及び
前記ディスプレイの列ラインを前記デコード化されたデータで駆動するステップ、
を有する方法。 - 前記結合するステップが、前記対応する列のための前記基底データの値を前記コード化された変換データの項目で乗算するステップからなる請求項8による方法。
- 前記基底関数データを発生するステップが、2値で構成される基底関数データの集合を発生するステップを含み、前記結合するステップが、前記2値が一方の値を取るとき前記コード化された変換データを前記アキュムレータにコピーし、前記2値が他方の値を取るときは反転し前記コード化され反転された変換データを前記アキュムレータにコピーするステップからなる請求項8による方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0206093.7A GB0206093D0 (en) | 2002-03-15 | 2002-03-15 | Display driver and driving method |
PCT/IB2003/000402 WO2003079320A1 (en) | 2002-03-15 | 2003-02-06 | Display driver and driving method reducing amount of data transferred to display driver |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005521088A true JP2005521088A (ja) | 2005-07-14 |
Family
ID=9933011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003577239A Pending JP2005521088A (ja) | 2002-03-15 | 2003-02-06 | ディスプレイドライバ、及びディスプレイドライバに伝達されるデータの量を削減する駆動方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US20060017684A1 (ja) |
EP (1) | EP1488405B1 (ja) |
JP (1) | JP2005521088A (ja) |
KR (1) | KR20040101307A (ja) |
AT (1) | ATE365959T1 (ja) |
AU (1) | AU2003202748A1 (ja) |
DE (1) | DE60314606T2 (ja) |
GB (1) | GB0206093D0 (ja) |
TW (1) | TW200305127A (ja) |
WO (1) | WO2003079320A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7515147B2 (en) * | 2004-08-27 | 2009-04-07 | Idc, Llc | Staggered column drive circuit systems and methods |
US8878825B2 (en) | 2004-09-27 | 2014-11-04 | Qualcomm Mems Technologies, Inc. | System and method for providing a variable refresh rate of an interferometric modulator display |
US7679627B2 (en) * | 2004-09-27 | 2010-03-16 | Qualcomm Mems Technologies, Inc. | Controller and driver features for bi-stable display |
JP5535546B2 (ja) * | 2009-08-10 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 表示装置及びドライバ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5485173A (en) * | 1991-04-01 | 1996-01-16 | In Focus Systems, Inc. | LCD addressing system and method |
EP0617397A1 (en) * | 1993-03-23 | 1994-09-28 | Sanyo Electric Co., Ltd. | Liquid crystal display apparatus |
DE69416441T2 (de) * | 1993-04-22 | 1999-10-07 | Matsushita Electric Ind Co Ltd | Ansteuervorrichtung für Flüssigkristall-Anzeige |
KR100203319B1 (ko) * | 1993-05-24 | 1999-06-15 | 모토로라, 인크 | 압축된데이타를저장하여액티브어드레싱되는디스플레이에표시하기위한방법및장치 |
US5430461A (en) * | 1993-08-26 | 1995-07-04 | Industrial Technology Research Institute | Transistor array for addressing display panel |
US5563623A (en) * | 1994-11-23 | 1996-10-08 | Motorola, Inc. | Method and apparatus for driving an active addressed display |
JP3808534B2 (ja) * | 1996-02-09 | 2006-08-16 | Tdk株式会社 | 画像表示装置 |
TW556144B (en) * | 2000-03-30 | 2003-10-01 | Seiko Epson Corp | Display device |
CN1251167C (zh) * | 2000-09-11 | 2006-04-12 | 皇家菲利浦电子有限公司 | 矩阵显示装置 |
AU2002231311A1 (en) * | 2000-12-20 | 2002-07-01 | Iljin Diamond Co., Ltd. | Digital light valve addressing methods and apparatus and light valves incorporating same |
US7023417B2 (en) * | 2001-03-30 | 2006-04-04 | Winbond Electronics Corporation | Switching circuit for column display driver |
US6897843B2 (en) * | 2001-07-14 | 2005-05-24 | Koninklijke Philips Electronics N.V. | Active matrix display devices |
GB0118183D0 (en) * | 2001-07-26 | 2001-09-19 | Koninkl Philips Electronics Nv | Device comprising of an array of pixels |
-
2002
- 2002-03-15 GB GBGB0206093.7A patent/GB0206093D0/en not_active Ceased
-
2003
- 2003-02-06 DE DE60314606T patent/DE60314606T2/de not_active Expired - Fee Related
- 2003-02-06 KR KR10-2004-7014433A patent/KR20040101307A/ko not_active Application Discontinuation
- 2003-02-06 WO PCT/IB2003/000402 patent/WO2003079320A1/en active IP Right Grant
- 2003-02-06 EP EP03701659A patent/EP1488405B1/en not_active Expired - Lifetime
- 2003-02-06 AT AT03701659T patent/ATE365959T1/de not_active IP Right Cessation
- 2003-02-06 US US10/507,948 patent/US20060017684A1/en not_active Abandoned
- 2003-02-06 AU AU2003202748A patent/AU2003202748A1/en not_active Abandoned
- 2003-02-06 JP JP2003577239A patent/JP2005521088A/ja active Pending
- 2003-03-12 TW TW092105332A patent/TW200305127A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
DE60314606T2 (de) | 2008-02-28 |
WO2003079320A1 (en) | 2003-09-25 |
KR20040101307A (ko) | 2004-12-02 |
AU2003202748A1 (en) | 2003-09-29 |
EP1488405B1 (en) | 2007-06-27 |
GB0206093D0 (en) | 2002-04-24 |
EP1488405A1 (en) | 2004-12-22 |
DE60314606D1 (de) | 2007-08-09 |
US20060017684A1 (en) | 2006-01-26 |
TW200305127A (en) | 2003-10-16 |
ATE365959T1 (de) | 2007-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1434195A1 (en) | Image processing apparatus, image transmission apparatus, image reception apparatus, and image processing method | |
JPH07120147B2 (ja) | 液晶ディスプレイにアドレスする装置及び方法 | |
JPH11501420A (ja) | Jpeg画像圧縮標準を実現するvlsi回路構造体 | |
Kwong et al. | W-matrices, nonorthogonal multiresolution analysis, and finite signals of arbitrary length | |
JP2005505803A (ja) | ディスプレイドライバ及び駆動方法 | |
US7580157B2 (en) | High-pass dither generator and method | |
JP2005532588A (ja) | 逆変換復号化を含むマトリックスディスプレイおよびマトリックスディスプレイの駆動方法 | |
JP2005521088A (ja) | ディスプレイドライバ、及びディスプレイドライバに伝達されるデータの量を削減する駆動方法 | |
Ulichney et al. | Pixel bit-depth increase by bit replication | |
EP3764251B1 (en) | Time domain discrete transform computation | |
JP5273767B2 (ja) | 表示パネルの駆動装置及びその駆動方法 | |
JP2005055825A (ja) | 画像表示装置、画像表示方法及び画像表示プログラム | |
WO2001008001A1 (en) | Integer discrete cosine transform using integer operations | |
US11418801B2 (en) | Image compression circuitry and image compression method | |
KR100236972B1 (ko) | 저전송율 압축/복원을 위한 이차원 이산여현 변환기 | |
US11924321B1 (en) | System and method for encrypting and compressing blocks of data | |
US20030053716A1 (en) | Raster image transformation circuit using micro-code and method | |
JPH0645949A (ja) | 直交変換装置及び逆直交変換装置 | |
JP2004206138A (ja) | 画像処理装置及び画像処理方法 | |
JPS62146073A (ja) | 圧縮デ−タの伸長装置 | |
KR100265944B1 (ko) | 풀 써치 벡터 양자화 방법 및 이를 수행하는데 적합한 회로 | |
GB2623144A (en) | Hardware implementation of image coding | |
Yu et al. | Lossless and lossy image secret sharing for data transmission | |
CN117174037A (zh) | 硅基液晶显示器的位深扩展电路、显示设备和驱动方法 | |
JPH07509824A (ja) | ソース表現を使用するデータ圧縮システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090917 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100318 |