JP2005510198A - 三相電源並列フィードフォワード補償型力率補正回路 - Google Patents

三相電源並列フィードフォワード補償型力率補正回路 Download PDF

Info

Publication number
JP2005510198A
JP2005510198A JP2003546464A JP2003546464A JP2005510198A JP 2005510198 A JP2005510198 A JP 2005510198A JP 2003546464 A JP2003546464 A JP 2003546464A JP 2003546464 A JP2003546464 A JP 2003546464A JP 2005510198 A JP2005510198 A JP 2005510198A
Authority
JP
Japan
Prior art keywords
phase
circuit
output
terminal
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003546464A
Other languages
English (en)
Other versions
JP2005510198A5 (ja
JP4019047B2 (ja
Inventor
玉富 王
Original Assignee
玉富 王
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 玉富 王 filed Critical 玉富 王
Publication of JP2005510198A publication Critical patent/JP2005510198A/ja
Publication of JP2005510198A5 publication Critical patent/JP2005510198A5/ja
Application granted granted Critical
Publication of JP4019047B2 publication Critical patent/JP4019047B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208Arrangements for improving power factor of AC input
    • H02M1/4216Arrangements for improving power factor of AC input operating from a three-phase input voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/10Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

三相電源並列フィードフォワード補償型力率補正回路であって、メイン整流回路Iとそれと並列接続されたフィードフォワード式補償回路IIとを含む。メイン整流回路Iは、三相ブリッジ及びフィルタキャパシタを含む。フィードフォワード式補償回路IIは、バイディレクショナルスイッチと、整流回路と、昇圧コンバータと、出力電流サンプリング部と、制御回路とを含む。フィードフォワード式補償回路IIは、対応する位相区間に、同一極性にある電圧絶対値大きい方の相を順に遮断して、他の2つの相をブリッジ型整流回路を通過させて整流を行い、昇圧コンバータが適した強制電流波形を出力する。それによって、小電力だけで、各相における電流波形を改善することができ、高調波歪みを抑制し電源効率を向上させることができる。

Description

本発明は、三相電源における力率補正の技術に関し、特に、並列フィードフォワード補償型の三相電源における力率補正回路に関する。
米国特許US006043997A(特許文献1)は、三相電源における並列フィードフォワード補償型の力率補正回路を開示している。当該回路は、メイン整流回路と昇圧スイッチを含み、三相電源の入力端子と三相昇圧インバータの出力端子との間に接続される。三相昇圧インバータにおいて、入力される電流の高調波の歪みを低減する方法として、補助回路が用いられる。当該補助回路は、第1、第2、第3と、合計3つの対となる、三相電源の入力端子とメイン整流回路との間に接続される補助昇圧インダクタを含み、更に、第1、第2、第3の補助昇圧インダクタを通過する電流の位相が一致するように、第1、第2、第3の三相整流ブリッジに後続される補助昇圧誘導コイルと出力との間に接続される補助昇圧スイッチを含む。それにより、三相昇圧インバータにおける入力電流の高調波分量を小さくすることができる。しかしながら、当該回路は、全電力状態にて動作し、電源の効率が低くて、コストが高い。
米国特許US006043997A
本発明は、電源における高調波分量を低減しながら、顕著な効率向上とコストの低減を可能とする、選択的に動作させることができる三相電源並列フィードフォワード補償型力率補正回路を提供することを目的とする。
前記の目的を実現するために、本発明においては、通常の三相電源におけるメイン整流回路Iに、補助するための補償回路IIを並列的に接続した。当該補償回路は、フィードフォワード式補償回路IIである。
メイン整流回路Iは、三相ブリッジ12とフィルタキャパシタ13とを含み、フィードフォワード式補償回路IIは、バイディレクショナルスイッチ15と、整流回路16と、昇圧コンバータ17と、出力電流サンプリング部18と、制御回路19とを含む。図2において、フィードフォワード式補償回路IIは、1つの完全な周期において12のステップで動作する。制御回路19は、バイディレクショナルスイッチ15を、図1におけるa−b間でC相を遮断するように、b−c間でA相を遮断するように、c−d間でB相を遮断するように、d−e間でC相を遮断するように、e−f間でA相を遮断するように、f−g間でB相を遮断するように、g−h間でC相を遮断するように…このように繰り返してそれぞれ制御する。すなわち、フィードフォワード式補償回路IIは、図1において三相電源のA相におけるa−b間とB相が、C相におけるb−c間とB相が、C相におけるc−d間とA相が、B相におけるd−e間とA相が、B相におけるe−f間とC相が、A相におけるf−g間とC相が、A相におけるg−h間とB相が…、フィードフォワード式補償回路IIのブリッジ型整流回路16を介して直流電圧をそれぞれ供給するように、対応する位相区間に同一極性にある電圧の絶対値の大きい方の相を遮断する。そして、昇圧コンバータ17によって電流波形を制御され元の三相ブリッジ型整流回路Iの出力端子14に出力される。言い換えれば、フィードフォワード式補償回路IIは、1つの完全な周期において12のステップで動作する。補償回路IIは、対応する位相区間において、制御回路19によって同一極性にある2つの相のうち電圧絶対値の大きい方の相をそれぞれ遮断するようにバイディレクショナルスイッチ15を順に制御する。絶対値の小さい相と異極性の相は、ブリッジ型整流回路16を介して直流を出力し、更に、昇圧コンバータ17によって電流波形を制御し、昇圧してから元の三相ブリッジ12の出力端子14に出力する。
前記の実施形態においては、メイン整流回路Iと並列接続されたフィードフォワード式補償回路IIを採用したため、回路における高調波分量を大きく抑制することができる。当該回路を使用する前においては、三相電源は、各相のゼロクロスの前後における±π/6の位相区間でオン状態ではないが、フィードフォワード式補償回路IIを使用した後においては、フィードフォワード式補償回路IIは、一の強制された電流波形(例えば、図3及び図4のいずれかに示された位相における正弦波の部分)を発生し、三相電源の各相のゼロクロスの前後における±π/6をオンに相当させる。フィードフォワード式補償回路による強制処理の後は、メイン回路の整流部分の電圧波形に対する影響はない。したがって、出力電圧と電流波形も変化しない。例えば、図1において、C相のb−c間では、フィードフォワード式補償回路II中で、当該位相区間にC相と同一極性であるA相を遮断する。C相及びB相は、整流回路16によって整流される。昇圧コンバータ17に強制された電流は、図3に示すとおりであり、出力電流に比例した5π/6〜π位相区間における正弦波形は、昇圧されて出力端子14に出力される。当該位相区間において、異極性のB相は、同じタイミングでメイン整流回路及び補助回路を通って、A相及びC相とそれぞれターンオンされる。そのため、B相における電流波形はフィードフォワード式補償回路IIを使用する前と同じく、C相にはメイン整流回路を介して流れる電流がなく、フィードフォワード式補償回路IIにより強制的に出力された電流波形が同一極性のA相に対応する位相区間の電流を減少させる。それ以外の11のステップの動作原理は上記に同じである。フィードフォワード式補償回路IIが±π/6位相区間における電流の損失を補償し、かつその時間帯内の同一極性の相における電流波形を改善したことから、結果的に、整流器の出力電圧電流波形及び異極性の相における電流波形は変化しなく、同一極性にある2つの相のうち電圧の絶対値が低い方の相に適した波形の電流を与えると同時に、電圧の絶対値が高いほうの相における電流を減少させるため、高調波歪みが大きく抑制され、回路動作の効率が向上する。
次に、図面と実施例に基づいて本発明を詳細に説明する。
図1は本発明における三相電源の電圧波形である。図2に示される回路概要ブロック図において、メイン整流回路Iとフィードフォワード式補償回路IIとは並列に接続される。メイン整流回路Iは、三相ブリッジ回路12とフィルタキャパシタ13を備える。三相電源11はメイン整流回路Iにある三相ブリッジ12の入力端子と接続され、三相ブリッジ12の出力端子はフィルタキャパシタ13と接続される。フィードフォワード式補償回路IIは、バイディレクショナルスイッチ15、整流回路16、昇圧コンバータ17、出力電流サンプリング部18、制御回路19からなる。フィードフォワード式補償回路IIにおけるバイディレクショナルスイッチ15の入力端子は、メイン整流回路Iにおける三相電源11と接続され、バイディレクショナルスイッチ15の出力端子は、整流回路16の入力端子と接続され、整流回路16の出力端子は、昇圧コンバータ17と接続され、制御回路19は、それぞれ三相電源11、出力電流サンプリング部18の一端子、バイディレクショナルスイッチ15、昇圧コンバータ17と接続され、出力電流サンプリング部18の他の端子は、出力端子14に接続される。当該回路が動作する時に、フィードフォワード式補償回路IIは、1つの完全な周期を12のステップに分けて、処理を行う。メイン整流回路Iの各オンでない相電源のゼロクロス前後の±π/6位相区間に対し、図2に示す制御回路19によって、バイディレクショナルスイッチ15を、図1におけるa−b間でC相を遮断するように、b−c間でA相を遮断するように、c−d間でB相を遮断するように、d−e間でC相を遮断するように、e−f間でA相を遮断するように、f−g間でB相を遮断するように、g−h間でC相を遮断するように…それぞれ動作する。すなわち、フィードフォワード式補償回路IIは、三相電源のA相におけるa−b間とB相が、C相におけるb−c間とB相が、C相におけるc−d間とA相が、B相におけるd−e間とA相が、B相におけるe−f間とC相が、A相におけるf−g間とC相が、A相におけるg−h間とB相が…、フィードフォワード式補償回路IIのブリッジ型整流回路16を介して直流電圧をそれぞれ供給するように、対応する位相区間に同一極性にある電圧の絶対値の大きい方の相をオフする。そして、昇圧コンバータ17によって電流波形を制御され元の三相ブリッジ型整流回路Iの出力端子14に出力される。それにより、例えば、図1におけるb−c間で、C相は無電流から適した波形の電流に変化し、A相は電流が減小させられ波形が改善され、B相は電流が変化しない。このような処理案は、必要な電力が少なく、電流波形が大きく改善され、高調波歪みが大きく低減される。
図5から図10までの電流波形の変化を見れば、フィードフォワード式補償回路IIの高調波に対する効果が分かる。具体的には、次の通りである。
三相電源が三相ブリッジに接続すると、その出力の代表的な電圧波形は図5(参考)のようになる。電力負荷が一定とすると、その出力電流波形は図6のようになる。
三相電源が三相ブリッジに接続され、フィードフォワード式補償回路が使われず、且つキャパシタが小さくて考えなくてもいい時には、その出力のうちいずれか1相の代表的な電流波形には、図7のように、高調波が存在する。
三相電源が三相ブリッジに接続され、フィードフォワード式補償回路IIが使用され、且つキャパシタが小さくて考えなくてもいい時には、その出力のうちいずれか1相の代表的な電流波形は、図8のように、電流中の高調波は明らかに減少する。
三相電源が三相ブリッジに接続され、フィードフォワード式補償回路が使われず、且つキャパシタが使用される時には、その出力のうちいずれか1相の代表的な電流波形は、図9のように、高調波が依然として回路に存在する。
三相電源が三相ブリッジに接続され、フィードフォワード式補償回路IIが使用され、且つキャパシタが使用される時に、その出力のうちいずれか1相の代表的な電流波形は、図10のように、電流における高調波も明らかに減少する。
前記の各図において、曲線Aは比較用の標準正弦波であり、電流波形の振幅は出力電力により正規化されたものである。
図11に示すように、本発明の第一の実施例は、メイン整流回路Iとフィードフォワード式補償回路IIとが並列接続される。メイン整流回路Iは通常の三相ブリッジ型整流回路であって、三相ブリッジ12とフィルタキャパシタ13とを含む。フィードフォワード式補償回路IIにおけるバイディレクショナルスイッチ15は二方向性サイリスタ21、22、23であり、整流回路は整流ブリッジ16である。昇圧コンバータ17は、昇圧インダクタ28、29と、高周波数整流ダイオード24、25と、スイッチとしてのスイッチングトランジスタ27とを含み、さらに出力電流サンプリング部18と制御回路19とを含む。三相電源11のAとBとCの三相は、メイン整流回路Iにおける三相ブリッジ12の入力端子にそれぞれ接続され、三相ブリッジ12の正負出力端子がフィルタキャパシタ13に並列接続された後、出力端子14に接続される。フィードフォワード式補償回路IIにおける二方向性サイリスタ23、22、21の3つの入力端子は、AとBとCの三相電源とそれぞれ接続され、二方向性サイリスタ23、22、21の3つの出力端子は、フィードフォワード式補償回路における整流ブリッジ16の入力端子に接続され、整流ブリッジ16の正負出力端子は、昇圧インダクタ28、29にそれぞれ接続される。昇圧インダクタ28、29の出力端子は、ダイオード25の正極と24の負極とにそれぞれ接続され、ダイオード25の負極は出力端子14の正極に、ダイオード24の正極は出力端子14の負極にそれぞれ接続されると同時に、昇圧インダクタ28、29の出力端子は、昇圧スイッチとして機能するスイッチングトランジスタ27のコレクタ及びエミッタにそれぞれ接続され、フィードフォワード式補償回路IIにおける制御回路19は、トリガ回路30と、3つの位相検出端子31、32、33と、3つのバイディレクショナルスイッチ制御端子34、35、36と、出力電流検出端子37とを含む。トリガ回路30は、スイッチングトランジスタ27のゲートに接続され、3つの位相検出端子31、32、33は、三相電源11のAとBとCの三相電源にそれぞれ接続され、3つのバイディレクショナルスイッチ制御端子34、35、36は、3つの二方向性サイリスタ21、22、23の3つの制御端子にそれぞれ接続され、電流検出端子37は、出力電流サンプリング部18の一端子に接続され、出力電流サンプリング部18の他の端子は、出力端子14の正極に接続される。制御回路19は、出力電流サンプリング部18によって、出力電流の振幅を得、それによって、昇圧コンバータ17の出力電流の振幅が決定される。
これによって、フィードフォワード式補償回路IIにおける制御回路19は、三相入力11から位相信号を受け、図1に示すa−b間ではC相を遮断するように二方向性サイリスタ21をオフする。A相とB相は、ブリッジ型整流回路16を介して昇圧コンバータ17に直流電圧を出力する。また、b−c間ではA相を遮断するように二方向性サイリスタ23をオフする。C相とB相は、ブリッジ型整流回路16を介して昇圧コンバータ17に直流電圧を出力する。また、c−d間ではB相を遮断するように二方向性サイリスタ22をオフする。C相とA相は、ブリッジ型整流回路16を介して昇圧コンバータ17に直流電圧を出力する。…図1において、l−m間ではB相を遮断するように二方向性サイリスタ22をオフする。A相とC相はブリッジ型整流回路16を介して昇圧コンバータ17に直流電圧を出力する。このように繰り返す。当該位相信号は、昇圧コンバータから出力される電流の位相を同時に決定する。すなわち、フィードフォワード式補償回路IIは、対応する位相区間で同一極性にある電圧の絶対値が大きい方の相を順に遮断して、残った他の二相に対しブリッジ型整流回路16によって整流を行い、昇圧コンバータ17に適した強制電流波形を出力される。
なお、任意の一ステップの位相区間において、インダクタ28及び29のうちいずれか一方のみが昇圧インダクタの状態にて動作し、他方の2端子間は電圧が略0になる。図1に示すa、c、e、g、i、k、mのところで、インダクタ28及び29の状態が転換され、ちょうど強制電流波形がそれらのところで0に戻る。一方、b、d、f、h、j、lのところで、インダクタ28及び29の状態が変化せず、オフにすべき二方向性サイリスタとオンにしようとする二方向性サイリスタは、ちょうど昇圧インダクタの状態にて動作するインダクタと直列接続される。よって、二方向性サイリスタのゼロクロスにてオフしやすくなる。
図12に示すように、本発明の第二の実施例は、回路の基本動作が図11に示す回路と同様で、メイン整流回路Iとフィードフォワード式補償回路IIとが並列接続される。メイン整流回路Iは通常の三相ブリッジ型整流回路であって、三相ブリッジ12とフィルタキャパシタ13とを含む。フィードフォワード式補償回路IIにおけるバイディレクショナルスイッチ15は二方向性サイリスタ21、22、23であり、整流回路は整流ブリッジ16である。昇圧コンバータ17は、逆励型昇圧コンバータであって、IGBTスイッチングトランジスタ27と、トランス28と、ダイオード26とを含み、さらに、出力電流サンプリング部18と制御回路19とを含む。三相電源11のAとBとCの三相は、メイン整流回路Iにおける三相ブリッジ12の入力端子にそれぞれ接続され、三相ブリッジ12の正負出力端子がフィルタキャパシタ13に並列接続された後、出力端子14に接続される。フィードフォワード式補償回路IIにおける二方向性サイリスタ23、22、21の3つの入力端子は、AとBとCの三相電源にそれぞれ接続され、二方向性サイリスタ23、22、21の3つの出力端子は、フィードフォワード式補償回路における整流ブリッジ16の入力端子に接続され、整流ブリッジ16の正極は、トランス28の一次コイルの一端子に接続され、トランス28の一次コイルの他の端子は、昇圧スイッチとして機能するスイッチングトランジスタ27のコレクタに接続された後、エミッタを介して整流ブリッジ16の負極に接続される。ダイオード26の負極は、出力端子14の正極に接続され、ダイオード26の正極は、トランス28の二次コイルの一端子に接続され、トランス28の二次コイルの他の端子は出力端子14の負極に接続される。制御回路19は、トリガ回路30と、3つの位相検出端子31、32、33と、3つのバイディレクショナルスイッチ制御端子34、35、36と、出力電流検出端子37とを含む。トリガ回路30は、スイッチングトランジスタ27のゲートに接続され、3つの位相検出端子31、32、33は、三相電源11のAとBとCの三相電源にそれぞれ接続され、3つのバイディレクショナルスイッチ制御端子34、35、36は、3つの二方向性サイリスタ21、22、23における3つの制御端子に接続され、電流検出端子37は出力電流サンプリング部18の一端子に接続され、出力電流サンプリング部18の他の端子は、出力端子14の正極に接続される。制御回路19は、出力電流サンプリング部18によって出力電流の振幅を得、それによって、昇圧コンバータ17の出力電流の振幅が決定される。
本発明の三相電源並列フィードフォワード補償型力率補正回路は前記の実施例に限定されるものではない。例えば、前記の実施例以外の電源スイッチ15や、整流回路16、昇圧コンバータ17、出力電流サンプリング部18、制御回路19などを使用しても、本発明の保護範囲の中に入っていることは言うまでもない。
三相回路における電圧波形である。 本発明の回路の概要ブロック図である。 選択的に用いられる−π/6〜0の強制電流の波形である。 選択的に用いられる0〜π/6の強制電流の波形である。 三相ブリッジ式整流後の電圧波形である。 三相ブリッジ式整流後に出力された電流波形(電力負荷が一定)である。 ある相のブリッジ式整流後の電流波形(キャパシタとフィードフォワード式補償回路IIのどちらも存在しない時)である。 ある相のブリッジ式整流後の電流波形(キャパシタがなく、フィードフォワード式補償回路IIがある時)である。 ある相のブリッジ式整流後の電流波形(キャパシタがあり、フィードフォワード式補償回路IIがない時)である。 ある相のブリッジ式整流後の電流波形(キャパシタとフィードフォワード式補償回路IIの両方が存在する時)である。 本発明における第1実施例の回路概要ブロック図である。 本発明における第2実施例の回路概要ブロック図である。

Claims (5)

  1. 三相メイン整流回路(I)と補助的な補償回路(II)とを含み、
    三相メイン整流回路(I)は、通常の容量フィルタリングブリッジ型整流器であり、
    ピーク電圧及び電力に対し、フィルタ容量の正規化数値は、0.5未満であり、0.2未満の方がさらに好ましい、
    フィードフォワード式補償回路(II)は、メイン整流回路(I)と並列接続され、単一の昇圧回路を含み、
    回路は、相同士間の電流の割り当てのみを変化させ、該当補償フィードフォワード式補償回路(II)は、パーツとして個別生産することができる、ことを特徴とする三相電源並列フィードフォワード補償型力率補正回路。
  2. メイン整流回路(I)が、三相ブリッジとフィルタキャパシタとを含み、
    フィードフォワード式補償回路(II)が、バイディレクショナルスイッチと、整流回路と、昇圧コンバータと、出力電流サンプリング部と、制御回路とを含み、
    フィードフォワード式補償回路(II)は、1つの完全な周期において12のステップで動作し、
    フィードフォワード式補償回路(II)は、対応する位相区間において制御回路によって、バイディレクショナルスイッチが同一極性にある電圧の絶対値の大きい方の相をそれぞれ遮断するように順に制御し、
    電圧の絶対値の小さい相と異極性の相は、整流回路によって直流を出力し、昇圧コンバータを介して電流波形を制御し、昇圧して元の三相ブリッジ整流後の出力端子に出力することを特徴とする請求項1に記載の三相電源並列フィードフォワード補償型力率補正回路。
  3. 三相電源はメイン整流回路(I)にある三相ブリッジの入力端子と接続され、
    三相ブリッジの出力端子はフィルタキャパシタと接続され、
    フィードフォワード式補償回路(II)におけるバイディレクショナルスイッチの入力端子は、メイン整流回路(I)における三相電源と接続され、
    バイディレクショナルスイッチの出力端子は、整流回路の入力端子と接続され、
    整流回路の出力端子は、昇圧コンバータと接続され、
    制御回路は、それぞれ三相電源、出力電流サンプリング部の一端子、バイディレクショナルスイッチ、昇圧コンバータと接続され、
    出力電流サンプリング部の他の端子は、出力端子に接続され、
    フィードフォワード式補償回路(II)は、1つの完全な周期において12のステップに分けて処理を行い、
    制御回路は、メイン整流回路(I)の各オンでない相電源のゼロクロス前後の±π/6位相区間に対し、バイディレクショナルスイッチを、a−b間でC相を遮断するように、b−c間でA相を遮断するように、c−d間でB相を遮断するように、d−e間でC相を遮断するように、e−f間でA相を遮断するように、f−g間でB相を遮断するように、g−h間でC相を遮断するように、繰り返してそれぞれ動作させ、すなわち、フィードフォワード式補償回路(II)は、三相電源のA相におけるa−b間とB相が、C相におけるb−c間とB相が、C相におけるc−d間とA相が、B相におけるd−e間とA相が、B相におけるe−f間とC相が、A相におけるf−g間とC相が、A相におけるg−h間とB相が、フィードフォワード式補償回路(II)のブリッジ型整流回路を介して直流電圧をそれぞれ供給するように、対応する位相区間に同一極性にある電圧の絶対値の大きい方の相をオフして、昇圧コンバータによって電流波形を制御し元の三相ブリッジ型整流回路(I)の出力端子に出力することを特徴とする請求項2に記載の三相電源並列フィードフォワード補償型力率補正回路。
  4. フィードフォワード式補償回路(II)におけるバイディレクショナルスイッチが、二方向性サイリスタ或いはGTO、IGBT組み合わせ二方向性電子開閉装置であり、
    整流回路が、整流ブリッジであり、
    昇圧コンバータが、昇圧インダクタと、高周波数整流ダイオードと、スイッチとして機能するスイッチングトランジスタと、出力電流サンプリング部と、制御回路とを含み、
    三相電源におけるAとBとCの三相は、メイン整流回路(I)における三相ブリッジ入力端子と接続され、
    三相ブリッジの正負出力端子は、フィルタキャパシタと並列接続した後、出力端子に接続し、
    フィードフォワード式補償回路(II)における3つの二方向性サイリスタの3つの入力端子は、AとBとCとの三相電源とそれぞれ接続され、
    3つの二方向性サイリスタの3つの出力端子は、フィードフォワード式補償回路の整流ブリッジの3つの入力端子とそれぞれ接続され、
    整流ブリッジの正負出力端子は、2つの昇圧インダクタとそれぞれ接続され、
    2つの昇圧インダクタの出力端子は、一のダイオードの正極と他のダイオードの負極とそれぞれ接続され、一のダイオードの負極は出力の正極と接続され、他のダイオードの正極は出力の負極と接続されると同時に、2つの昇圧インダクタの出力端子は、昇圧スイッチとして機能するスイッチングトランジスタのコレクタ及びエミッタと接続され、
    フィードフォワード式補償回路(II)における制御回路は、トリガ回路と、3つの位相検出端子と、3つのバイディレクショナルスイッチ制御端子と、出力電流検出端子とを含み、
    トリガ回路は、スイッチングトランジスタのゲートに接続され、
    3つの位相検出端子は、三相電源11のAとBとCとの三相電源とそれぞれ接続され、
    3つのバイディレクショナルスイッチ制御端子は、3つの二方向性サイリスタの3つの制御端子と接続され、
    電流検出端子は、出力電流サンプリング部の一端子と接続され、
    出力電流サンプリング部の他の端子は、出力端子の正極に接続され、
    制御回路は、出力電流サンプリング部を介して出力電流の振幅を得、それによって、昇圧コンバータの出力電流の振幅を決定し、そして、フィードフォワード式補償回路(II)における制御回路は、三相電源から位相信号を得て、a−b間でC相を遮断するように一の二方向性サイリスタをオフし、A相とB相は、ブリッジ型整流回路によって、直流電圧を昇圧コンバータに出力し、b−c間でA相を遮断するように他の二方向性サイリスタをオフし、C相とB相は、ブリッジ型整流回路によって、直流電圧を昇圧コンバータに出力し、c−d間でB相を遮断するように第3の二方向性サイリスタをオフし、C相とA相は、ブリッジ型整流回路によって、直流電圧を昇圧コンバータに出力し、l−m間でB相を遮断するように一の二方向性サイリスタをオフし、A相とC相は、ブリッジ型整流回路によって、直流電圧を昇圧コンバータに出力し、このように繰り返して、すなわち、フィードフォワード式補償回路(II)は、対応する位相区間で同一極性にある電圧絶対値の大きい方の相を順に遮断して、残った他の二相に対しブリッジ型整流回路によって整流を行い、昇圧コンバータが適した強制電流波形を出力されることを特徴とする請求項3に記載の三相電源並列フィードフォワード補償型力率補正回路。
  5. フィードフォワード式補償回路(II)におけるバイディレクショナルスイッチが、二方向性サイリスタであり、整流回路が、整流ブリッジであり、昇圧コンバータが、逆励型昇圧コンバータであり、
    昇圧コンバータが、IGBTスイッチングトランジスタと、トランスと、ダイオードと、出力電流サンプリング部と、制御回路とを含み、
    三相電源のAとBとCの三相は、メイン整流回路(I)における三相ブリッジの入力端子とそれぞれ接続され、
    三相ブリッジの正負出力端子は、フィルタキャパシタと並列接続した後出力端子に接続され、
    フィードフォワード式補償回路(II)における3つの二方向性サイリスタの3つの入力端子は、AとBとCとの三相電源とそれぞれ接続され、
    3つの二方向性サイリスタの3つの出力端子は、フィードフォワード式補償回路の整流ブリッジの3つの入力端子とそれぞれ接続され、
    整流ブリッジの出力正極は、トランスの一次コイルの一端子と接続され、
    トランス一次コイルの他の端子は、昇圧スイッチとして機能するスイッチングトランジスタのコレクタと接続され、さらに、エミッタを介して整流ブリッジの出力負極と接続され、
    ダイオードの負極は、出力端子の正極に接続され、ダイオードの正極は、トランスの二次コイルの一端子と接続され、トランスの二次コイルの他の端子は、出力端子の負極に接続され、
    制御回路が、トリガ回路と、3つの位相検出端子と、3つのバイディレクショナルスイッチ制御端子と、出力電流検出端子とを含み、
    トリガ回路は、スイッチングトランジスタのゲートに接続され、
    3つの位相検出端子は、三相電源のAとBとCとの三相電源とそれぞれ接続され、
    3つのバイディレクショナルスイッチ制御端子は、3つの二方向性サイリスタの3つの制御端子とそれぞれ接続され、
    電流検出端子は、出力電流サンプリング部の一端子と接続され、出力電流サンプリング部の他の端子は、出力端子の正極と接続され、
    制御回路は、出力電流サンプリング部を介して出力電流の振幅を得、それによって、昇圧コンバータの出力電流の振幅を決定する、ことを特徴とする請求項3に記載の三相電源並列フィードフォワード補償型力率補正回路。

JP2003546464A 2001-11-20 2002-11-19 三相電源並列フィードフォワード補償型力率補正回路 Expired - Fee Related JP4019047B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CNB011400145A CN100517927C (zh) 2001-11-20 2001-11-20 三相电源并联前馈补偿式功率因数校正电路
PCT/CN2002/000828 WO2003044933A1 (fr) 2001-11-20 2002-11-19 Circuit de correction de facteur de puissance du type a compensation aval en parallele pour source de courant triphase

Publications (3)

Publication Number Publication Date
JP2005510198A true JP2005510198A (ja) 2005-04-14
JP2005510198A5 JP2005510198A5 (ja) 2005-12-22
JP4019047B2 JP4019047B2 (ja) 2007-12-05

Family

ID=4675591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003546464A Expired - Fee Related JP4019047B2 (ja) 2001-11-20 2002-11-19 三相電源並列フィードフォワード補償型力率補正回路

Country Status (6)

Country Link
US (1) US7068523B2 (ja)
EP (1) EP1460752B1 (ja)
JP (1) JP4019047B2 (ja)
CN (1) CN100517927C (ja)
AU (1) AU2002349446A1 (ja)
WO (1) WO2003044933A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004038900A2 (en) 2002-10-21 2004-05-06 Advanced Power Technology, Inc. Ac-dc power converter having high input power factor and low harmonic distortion
CN101499771B (zh) * 2008-01-28 2013-03-06 王玉富 三相电源能量反馈三相电机变频调速驱动器
US8624514B2 (en) 2012-01-13 2014-01-07 Power Integrations, Inc. Feed forward imbalance corrector circuit
CN102624249B (zh) * 2012-04-23 2014-04-16 湖南大学 带无功补偿功能的三相变两相正交逆变电源复合控制方法
CN103683993A (zh) * 2013-12-25 2014-03-26 唐山松下产业机器有限公司 一种逆变焊接电源
CN103840684B (zh) * 2014-03-12 2016-08-24 中国矿业大学(北京) 大功率补偿型级联二极管h桥单位功率因数整流器
CN104079159B (zh) * 2014-06-11 2017-05-17 成都芯源系统有限公司 数字功率因数校正电路及其方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384321A (en) * 1980-04-29 1983-05-17 California Institute Of Technology Unity power factor switching regulator
US5574636A (en) * 1994-09-09 1996-11-12 Center For Innovative Technology Zero-voltage-transition (ZVT) 3-phase PWM voltage link converters
CA2184663A1 (en) * 1996-09-03 1998-03-04 John C. Salmon Harmonic correction of 3-phase rectifiers and converters
JP3753823B2 (ja) 1997-01-13 2006-03-08 東芝キヤリア株式会社 電源装置
US5784269A (en) 1997-02-21 1998-07-21 Lucent Technologies, Inc. Three phase high power factor converter using phase selection circuit
US6038151A (en) * 1998-07-17 2000-03-14 Lucent Technologies Inc. Switching network and method of reducing input current total harmonic distortion for a boost converter
US5886891A (en) 1998-07-17 1999-03-23 Lucent Technologies Inc. Three-phase boost converter having wye-connected input capacitors and method of operation thereof
US6043997A (en) 1998-08-12 2000-03-28 Lucent Technologies Inc. Two stage, three-phase boost converter with reduced total harmonic distortion
CN1057174C (zh) 1998-11-27 2000-10-04 深圳市华为电气股份有限公司 带有功率因数校正和谐波抑制电路的三相整流电路
CN1164020C (zh) 2000-04-13 2004-08-25 艾默生网络能源有限公司 用于三相供电系统的功率因数校正电路

Also Published As

Publication number Publication date
EP1460752A4 (en) 2008-10-08
WO2003044933A1 (fr) 2003-05-30
WO2003044933B1 (fr) 2003-08-14
CN1420611A (zh) 2003-05-28
CN100517927C (zh) 2009-07-22
US7068523B2 (en) 2006-06-27
US20050013146A1 (en) 2005-01-20
AU2002349446A1 (en) 2003-06-10
EP1460752B1 (en) 2012-03-14
EP1460752A1 (en) 2004-09-22
JP4019047B2 (ja) 2007-12-05

Similar Documents

Publication Publication Date Title
KR19980079709A (ko) 유도성 부하에서 라인 전류의 파형에 대한 영향을 감소시키기 위한 방법 및 상기 방법에 따라 모터를 구동시키기 위한 장치
US20090129122A1 (en) Power supply device for arc apparatus
JP4019047B2 (ja) 三相電源並列フィードフォワード補償型力率補正回路
JP3390688B2 (ja) 直流電源装置
JP3425331B2 (ja) 電源装置
CN211377892U (zh) 一种供电设备及其功率因数修正电路
JP2010148221A (ja) 非接触給電用電源
Youm et al. A single-stage electronic ballast with high power factor
JPH08126322A (ja) 直流電源装置
JP3493273B2 (ja) 三相整流器の力率改善回路
US7973519B2 (en) Device for transforming a primary AC voltage in a lower AC voltage in a lower AC voltage for supplying an electrical load
JP3163655B2 (ja) インバータ装置
Park et al. Development of a high performance single-phase voltage regulator composed of 3 arms bridge
JP2000262066A (ja) 電力変換装置
JP2001197752A (ja) インバータ装置
KR20030095130A (ko) 새로운 영상전류 주입법에 의한 다이오드 정류기의 고조파저감방식
JPH08317657A (ja) 共振型コンバータ装置
JP3163657B2 (ja) インバータ装置
JP3163656B2 (ja) インバータ装置
JP2001333581A (ja) インバータ装置
JP3261706B2 (ja) インバータ装置
JP2000122736A (ja) 交流電圧調整装置
KR0175510B1 (ko) 변압기 중성점을 이용한 2단 순차 위상제어 정류회로
JPH0270267A (ja) 並列形共振コンバータ
Hirachi et al. An improved circuit configuration of three-phase PFC converter

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070419

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070921

R150 Certificate of patent or registration of utility model

Ref document number: 4019047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees