JP2005508080A - 半導体のエレクトロマイグレーション特性の加速決定のための方法および装置 - Google Patents

Abstract

配線構造のエレクトロマイグレーション特性を決定するための方法は、好ましくは、規定された試験構造（１００、２００）の使用を含む。試験構造は、半導体基板（１０２）の主面に配置された第１の配線ライン（１０４）と、ビア（１０８）によって第１のラインに接続された第２の配線ライン（１０４）とを含む。第１のラインおよびビアについて抵抗の熱係数を求め（１４）、試験構造にウエハレベルストレス条件を導入する（１６）。第１の試験構造について求めた少なくとも１つのパラメータ値を用いて、集積回路デバイスにおける配線構造の寿命予測を行う（１８）。

Description

【技術分野】
【０００１】
本発明は、一般に、集積回路デバイスの製造および試験に関し、更に具体的には、集積回路の相互接続物質（ｉｎｔｅｒｃｏｎｎｅｃｔ ｍａｔｅｒｉａｌ）のエレクトロマイグレーション特性（ｅｌｅｃｔｒｏｍｉｇｃａｔｉｏｎ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）を決定するための方法および装置に関する。
【背景技術】
【０００２】
集積回路は、通常、多レベルのパターニングした金属化ライン（ｍｅｔａｌｌｉｚａｔｉｏｎ ｌｉｎｅ）で形成され、これらは層間誘電体によって相互に電気的に分離され、選択された位置にビア（ｖｉａ）を含み、パターニングした金属化ラインのレベル間の電気的接続を提供する。これらの集積回路は、（例えば、デバイス速度を上げ、所与のエリアチップ内でより大きい回路機能性を提供することによって）高い密度および性能を提供するための絶え間ない努力で、より小さい寸法に縮小されるにつれて、相互接続線幅の寸法はますます狭くなるが、これによって、エレクトロマイグレーション等の有害な影響を受けやすくなる。
【０００３】
エレクトロマイグレーションは、相互接続物質を通る電流伝導の結果として、相互接続物質を形成する金属原子（例えばアルミニウム）が大量に移動する現象を指す。更に具体的には、電子流が金属イオンと衝突することで、それらを電流の流れる方向に押す。長い時間期間が経つと、移動した原子により、典型的にラインの一端においてボイド（ｖｏｉｄ）の形成が生じる傾向があり、一方、ラインの他方における原子の蓄積は、ヒロック（ｈｉｌｌｏｃｋ）の形成を生じる傾向がある。かかる変形はラインの抵抗を増大させ、場合によっては、開路、短絡、およびデバイスの故障に至る。この現象は、集積回路設計においてますます顕著になっている。なぜなら、線幅の寸法が小さくなるにつれて、金属化ラインを通る相対的な電流密度が高くなり続けるからである。
【０００４】
金属相互接続のエレクトロマイグレーション（ＥＭ）信頼性を評価するため、業界では一般にパッケージレベルの試験が用いられる。この目的のため、標準的な試験構造および試験方法論が規定され実施されている。これらのパッケージレベルの試験は、通常、高価で特殊な機器を用いて、オーブン内に生成した高温で、適度に加速したストレスのもとで行われる。収集した破損時間（ｔｉｍｅ ｔｏ ｆａｉｌｕｒｅ）データに基づいて、ＥＭ試験において加速ファクタを求めるためのブラックの式（Ｂｌａｃｋ’ｓ ｅｑｕａｔｉｏｎ）を用いることにより、現場の条件のもとでの寿命を推定する。
【０００５】
しかしながら、集積回路技術が発展するにつれて、その中の相互接続システムはいっそう複雑化し、この結果、信頼性を保証するために評価しなければならないプロセスモジュールの数が増えている。競争のプレッシャーは、同様に、ＥＭ試験時間（これは通常、パッケージレベルの試験について約１０から１００時間である）を短縮する必要性を高める。従って、試験時間を短縮するために、パッケージレベルの試験の代わりとしてウエハレベルの試験が実施されている。
【０００６】
ウエハレベルの試験は、通常、プローブステーションを用いて行われ、約数秒から数分の破損時間の短縮を生じる。その際に、ウエハ試験は、約１ｘ１０⁷Ａ／ｃｍ²の単位の高電流密度の導入を伴う。ウエハレベルの試験とパッケージレベルの試験との間の別の大きな違いは、ウエハレベルの試験では、高温条件の生成を、外部のオーブンによる加熱ではなく、（印加したストレス電流（ｓｔｒｅｓｓ ｃｕｒｒｅｎｔ）からの）ジュール加熱（Ｊｏｕｌｅ ｈｅａｔｉｎｇ）によって行うことである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ウエハレベルの試験技法の１例は、「ＳＷＥＡＴ（Ｓｔａｎｄａｒｄ Ｗａｆｅｒ−ｌｅｖｅｌ Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ Ａｃｃｅｌｅｒａｔｉｏｎ Ｔｅｓｔ）」として知られるものであり、この場合、金属試験構造に比較的大きい電流を流す。この特定の試験では、試験ごとに一定の「破損時間」を維持することが望ましい。他のタイプのウエハレベル試験には、等温（ｉｓｏｔｈｅｒｍａｌ）（定温）試験および定電流試験が含まれる。しかしながら、これらのウエハレベル試験を実行する速さは、ジュール加熱に関連する温度の不確かさと合わせて、試験の有用性を、事実上、リアルタイムでウエハロットの質を監視するための「抜き取り検査（ｓｐｏｔ ｃｈｅｃｋ）」に限定する。換言すると、ウエハレベルの試験において独立して温度および電流を制御する難しさのため、これらの方法によって生成される寿命予測は信頼できない。
【０００８】
いくつかの従来のウエハレベル試験に伴う別の欠点は、試験構造自体が、通常、単一レベルの金属によって製造されることである。しかしながら、かかる単一レベル金属構造は、製品チップ上に見られる実際の構造を表していない。特に、それらは、スタッド（ｓｔｕｄ）またはビア等のレベル間接続を組み込んでいないので、チップ上の構造の寿命予測を決定するには適していない。更に、スタッドおよびビアを組み込んだ構造は、幾何学的形状の影響または物質の相違によって引き起こされるラインの選択的な加熱のため、更に温度の非均一性を伴う場合がある。
【課題を解決するための手段】
【０００９】
前述の従来技術の欠点および欠陥は、集積回路デバイスにおける配線構造のエレクトロマイグレーション特性を決定するための方法により、克服または軽減される。本発明の例示的な実施形態では、この方法は、集積回路デバイスのための規定された試験構造タイプを構成することを含む。規定された試験構造タイプは、更に、半導体基板の主面に主に配置された第１の配線ラインと、第１の配線ラインに接続された第２の配線ラインとを含む。第２の配線ラインは、主面に実質的に平行な第2の面に配置され、第１および第２の配線ラインはそれらの間のビア構造によって接続されている。第１の配線ラインおよびビア構造について抵抗の熱係数を求め、規定された試験構造タイプの第１の個別試験構造に、ウエハレベルのストレス条件を導入する。次いで、第１の個別試験構造について少なくとも１つのパラメータ値を求め、このパラメータ値を用いて、集積回路デバイスにおける配線構造の寿命予測を行う。
【００１０】
好適な実施形態において、規定された試験構造タイプの第２の個別試験構造に、パッケージレベルのストレス条件を導入する。第２の個別試験構造について少なくとも１つのパラメータ値を求め、第２の個別試験構造について求めた少なくとも１つのパラメータ値を、第１の個別試験構造について求めた少なくとも１つのパラメータ値に関連付ける。
【００１１】
別の実施形態では、規定された試験構造タイプは、半導体基板の主面に主に配置された第１の配線ラインを含む。第１の配線ラインに第２の配線ラインが接続されており、第２の配線ラインは、主面に実質的に平行な第2の面に配置されている。更に、第１の配線ラインに隣接してヒートシンク（ｈｅａｔ ｓｉｎｋ）構造が配置され、このヒートシンク構造は、第１の配線ラインを通る電流の通過に伴う熱を放散させることができる。好ましくは、第１の配線ラインは、細長い部分を介して第２の端部に接続された第１の端部を含む。第２の配線ラインは、金属スタッドまたはビアを介して、第１および第２の端部において第１の配線ラインに接続されている。
【００１２】
いくつかの図面において同様の要素が同様に付番されている例示的な図面を参照する。
【発明を実施するための最良の形態】
【００１３】
最初に図１を参照すると、本発明の１実施形態による、集積回路デバイスにおける配線構造のエレクトロマイグレーション特性を決定するための方法１０を例示するブロック図が示されている。方法１０は、ブロック１２において、ＥＭ試験で用いる試験構造タイプの構成から開始する。試験構造タイプは、最初のパッケージレベルのストレス試験セットにおいて用いられて、モデリングパラメータを決定する。パッケージレベルのストレス印加は、概ね約４８時間持続する一連のストレスを伴う。その後、もっと短いウエハレベルのストレス印加（約１００秒）を実施することができ、最初のパッケージレベル試験およびウエハレベル試験から得たデータを関連付けて、対象のＩＣ配線構造のための実際の寿命予測を行う。
【００１４】
図２に、方法１０において用いる具体的な試験構造タイプを示す。この具体的な実施形態では、半導体基板１０２上に形成された試験構造１００は、第１の配線ライン１０４を含み、これは、第１のライン１０４の端部に位置する複数の金属スタッド１０８を介して第２の配線ライン１０６に接続されている。第１のライン１０４は、アルミニウムまたはアルミニウムおよび銅の合金等の金属から形成され、その第１の端部１１２および第２の端部１１４を接続して延在する細長い部分１１０を有する。第１および第２の端部１１２、１１４は、スタッド１０８が接続されており、それらの間の細長い部分１１０よりも広い。更に、第１の配線ライン１０４は、第２の配線ライン１０６が位置する第2の面に実質的に平行な主面内に配置されている。
【００１５】
第２の配線ライン１０６は、好ましくはタングステン等の高融点金属であり、第１のライン１０４を入力試験電流源（図示せず）に接続するために用いられる。第２のライン１０６は、更に、絶縁誘電層１１６の上に形成されて図示され、一方、絶縁誘電層１１６は、シリコン基板１０２の上に形成されている。また、別の誘電層（図示せず）が、スタッド１０８を囲み、第１のライン１０４および第２のライン１０６を含む層等の金属化層を分離する。しかしながら、第２のライン１０６は、これに代えて、第１のライン１０４の上の配線レベル上に配置可能であることを注記しておく。ＥＭストレス試験において用いられる具体的な試験構造タイプの１例として、０．２１μｍ幅、３００μｍ長の第１のライン１０４を、単一のタングステンスタッド１０８によって第１の端部１１２で、更に、３つのタングステンスタッド１０８によって第２の端部１１４で終端させた。
【００１６】
図３に、例示した試験構造１００と共に用いる例示的な給電構造１４０を示す。図示した実施形態では、給電構造１４０は、第２の配線レベル１０６と同じ金属化レベルに形成されている。第１のパッド接続１４２が、試験構造に対する印加のための外部の電流源（例えば電極）からの接触を受ける。そして、第１のパッド接続１４２は給電線１４４に接続されており、これは、外部の電流源（図示せず）から試験構造１００への給電電流経路を提供する。更に、試験構造の所望のパラメータを測定するための外部測定デバイス（例えばマルチメータ）に接続するために、第２のパッド接続１４６が設けられている。同様に、検知ライン１４８は、第２のパッド接続１４６と第１の相互接続パッド１５０における第２の配線ライン１０６との間の伝導経路を提供する。更に、見てわかるように、給電線１４４は、第１の接続パッド１５０に直接接続された第２の接続パッド１５２を介して第２の配線ライン１０６に結合されている。
【００１７】
給電構造１４０は、更に、給電線１４４および第２の接続パッド１５２に関連付けられたヒートシンク１５４を含む。後に更に詳しく説明するが、試験構造（または実際のＩＣの配線構造）の全ヒートシンク容量は、そのエレクトロマイグレーション特性の決定において重要である。
【００１８】
再び図１を参照すると、いったん試験構造タイプを構成すると、方法１０はブロック１４に進み、試験構造１００のための抵抗の熱係数（ＴＣＲ）すなわちβを求める。ＴＣＲの値は、等温タイプのウエハレベルのストレス印加と組み合わせて用いられるが、これについては後に更に詳しく述べる。一般的に言って、ＴＣＲは、所与の構造について、抵抗の変化対温度の変化を関連付けるために用いられる。等温ストレス試験は、試験構造について一定の温度を用いるので（更に、これは一般に、試験構造の温度を直接測定する最も簡単かつ安価な方法であるので）、測定した抵抗値を用いて温度を求める。試験構造１００についてβを求めるための詳細な手順を、図４に示す。
【００１９】
まず、試験構造１００を含むウエハを、より良い温度安定性のために室温よりわずかに高いと好ましい（例えば２９℃）初期温度に設定したチャック上にセットする。初期温度において、試験構造１００に電圧を印加し、結果として得られる電流を測ることによって、その初期抵抗を測定する。しかしながら、印加電圧は、構造内に著しいジュール加熱を生じないように、充分に小さいものとする。いったん最初の抵抗を測定したら、これらのステップを、約１００℃まで、温度間隔を広げながら繰り返す。各温度間隔において、生成した特定の温度で安定するために、ウエハには充分な時間を与えるものとする。更に、各温度における抵抗は、順方向および逆方向の双方の極性での印加電圧で数回測定するものとする。
【００２０】
各温度間隔ごとに平均抵抗を求め、次いで、このデータを用いて抵抗対温度曲線を作図することができる。ＴＣＲすなわちβは、この曲線の傾きから求められ、極めて線形でなければならない。ここで、βはΔ抵抗／Δ温度に等しい。従って、求めたβの値を、初期抵抗および温度値と共に、等温ウエハレベルストレス試験において用いる。このステップで行う別の測定は、試験構造タイプの熱抵抗（Ｒ_θ）を求めるための温度対電力曲線である。抵抗対温度曲線と同様、熱抵抗は、温度対電力曲線の傾きから求められる。なぜならＰ＝Ｉ²Ｒだからである。また、ラインの温度とそれに印加する電力との間には、線形の挙動が存在する。
【００２１】
図１に見られるように、試験構造タイプについてＴＣＲ（β）および熱抵抗（Ｒ_θ）を求めた後、方法１０はブロック１６に進み、個別の試験構造の等温ウエハレベルストレス印加を行う。図５に、等温ストレス印加のための好ましいアルゴリズムの概要を示す。最初に、βおよびＲ_θをチェックして、それらが有効な入力を表すか否かを調べる。その場合、試験構造にストレス電流を印加する。
【００２２】
ＴＣＲの決定の間そうであったように、ストレスを印加する特定の構造の初期抵抗Ｒ₀を求めるには、ウエハチャックの温度を約２９℃に上げ（チャック温度は全ストレス試験の間そのままである）、それに低い（非加熱）電圧を印加する。（初期構造温度で測定された）初期抵抗Ｒ₀の値を、ＴＣＲと共に用いて、測定した抵抗によって構造の温度を間接的に監視する。
【００２３】
等温タイプのウエハレベルストレスの性質のため、ストレスについての目標構造温度Ｔ_TARGETを選択する。ジュール加熱によって構造をＴ_TARGETまで加熱するため、初期電流Ｉ₀の正確な推定値を得る（オームの法則、ＴＣＲ、Ｒ₀、およびＴ_TARGETを用いて）。次いで、印加電流を、Ｔ_TARGETに達するまで、比較的等しい温度増分で、ゆっくり増大すなわち「ランプアップ（ｒａｍｐ ｕｐ）」する。これは、温度の上げすぎを回避し、従って構造の過剰ストレスを回避するために行う。連続した各電流増大ステップ間の例示的な時間間隔は、約１４０ｍｓである。
【００２４】
いったん、印加ストレス電流の値がＩ₀になる（更に、おそらく構造の実際のジュール温度がＴ_TARGETに等しい）と、構造の抵抗を監視し、その結果をフィードバック経路に導入して、変化が検出された場合は印加電流を調整する。フィードバック経路は、電流を更新し、抵抗を測定し、温度、ΔＴ、ｄＴ／ｄＩ、および電流の次の値を計算することによって、Ｔ_TARGETを特徴付ける。電流の各変化は、約２５０ｍｓの待機時間の後に起こり、そうでなければ過剰訂正およびシステムの不安定さを引き起こしかねない小さい温度ドリフトの理由を明らかにする。
【００２５】
等温ストレスは、構造抵抗の所定の変化または構造の故障などの終了基準に達するまで継続する。本実施形態では、終了基準は、抵抗の１００％の変化に設定されている。また、ループから出るために、最大試験時間を設定することも可能である。等温ストレスの終了時に、抵抗の具体的な変化および特定の故障モード（例えば抵抗の増大、開路等）と共に、破損時間を記録する。等温ウエハレベルストレス試験に関するこれ以上の詳細は、Ｔｏｍ Ｃ．Ｌｅｅ等の、Ｃｏｍｐａｒｉｓｏｎ ｏｆ Ｉｓｏｔｈｅｒｍａｌ，Ｃｏｎｓｔａｎｔ Ｃｕｒｒｅｎｔ ａｎｄ ＳＷＥＡＴ Ｗａｆｅｒ Ｌｅｖｅｌ ＥＭ Ｔｅｓｔｉｎｇ Ｍｅｔｈｏｄｓ（ＩＲＰＳ Ｐｒｏｃｅｅｄｉｎｇｓ、２００１、ｐ１７２〜１８３）に見ることができる。これは、引用により本願にも含まれる。
【００２６】
再び図１に戻ると、等温ストレス試験の後、方法１０は最後にブロック１８に進み、ウエハレベルストレス試験（複数の試験）で得られたデータを、パッケージレベルストレス試験から得られたデータに関連付ける。また、パッケージレベルストレス試験は、ＥＭモデリングパラメータを得るために用いられ、ウエハレベルストレス試験よりも長い時間、高温で行う。図２の試験構造１００に適用可能である例示的なパッケージレベルストレス条件の２つのセットには、（１）約２００℃の温度および約２３．３ｍＡ／μｍ²の電流密度、（２）約２５０℃の温度および約１７．８ｍＡ／μｍ²の電流密度が含まれる。
【００２７】
概して、パッケージレベルストレス試験は、動特性パラメータ、すなわち、以下のブラックの式に従った活性化エネルギ（ΔＨ）および電流密度指数（ｎ）の計算を可能とする。
τ＝Ａ／ｊⁿｅ^{Δ H/kT}
ここで、τは試験構造の破損時間、
Ａはブラックの定数、
Ｊは印加した電流の密度、
ｋはボルツマン定数、
Ｔは温度である。
【００２８】
等温ウエハレベル試験のための動特性パラメータの決定は、もっと難しい。なぜなら、そのタイプの試験では、温度および印加電流は独立して変動しないからである。しかしながら、ウエハレベル試験の活性化エネルギ（ΔＨ）は、Ｉｎ［（τ₅₀）（Ｊⁿ）］対１／ｋＴの（ブラックの式から導出された）プロットの傾きを求めることによって、信頼性高く得ることができる。ここで、τ₅₀は、ウエハレベルストレス構造の所与の母集団分布について中央値の破損時間を表す。かかるプロットでは、ｎについての値はパッケージレベル試験（複数の試験も可）から得ることができる。ウエハレベル試験におけるΔＨの決定に関する更に詳しい情報は、Ｄｅｂｏｒａｈ Ｔｉｂｅｌ等のＣｏｍｏｐａｒｉｓｏｎ ｏｆ Ｖｉａ／Ｌｉｎｅ Ｐａｃｋａｇｅ Ｌｅｖｅｌ Ｖｓ．Ｗａｆｅｒ Ｌｅｖｅｌ Ｒｅｓｕｌｔｓ（ＩＲＰＳ Ｐｒｏｃｅｅｄｉｎｇｓ、２００１、ｐ１９４〜１９９）に見ることができる。これは引用により本願にも含まれる。
【００２９】
パッケージレベルおよびウエハレベルの試験の双方について動特性パラメータを得た後、２つの試験間の加速ファクタを求めて、試験構造の寿命予測を行う。最初に、パッケージレベルおよびウエハレベルの試験から、対数正規（ｌｏｇｎｏｒｍａｌ）τ₅₀値の比を単に取ることで、実験的加速度ファクタ（ＡＦ_experimental）を計算する。
ＡＦ_experimental＝τ_{50 Pkg}／τ_{50 Waf}
【００３０】
また、算出された加速ファクタ（ＡＦ_calculated）は、算出した熱加速度（Ｔ_acc）および算出した電流密度加速度（Ｊ_accCalc）の積である。ここで、
Ｊ_accCalc＝（ｊ_{s Waf}／ｊ_{s Pkg}）ⁿ
Ｊ_{accexperimental}＝ＡＦ_calc／Ｔ_acc
Ｔ_acc＝ｅｘｐ｛（ΔＨ／ｋ）［１／Ｔ_sPkg−１／Ｔ_sWaf］｝
【００３１】
実験的および算出した加速度ファクタを比較すると、それらの間に良好な一致があることがわかった。ウエハレベル試験のストレス条件が試験構造のジュール加熱によって達成されたとしても、算出した加速度ファクタ（Ｔ_accおよびＪ_accCalc）の成分は分離可能であると見られる。通常のストレス状況とは対照的に、電流密度は、パッケージレベル試験からウエハレベル試験への全加速に対する２つの寄与分のうち大きい方である。
【００３２】
試験構造１００（および基礎にある給電構造１４０）に適用される前述の方法１０の実施によって、約４８時間の最初のエレクトロマイグレーションストレスを実行した後、約１００秒の時間単位で、エレクトロマイグレーション寿命を予測することができる。これによって、最初のパッケージレベルの試験セットを関連付けの目的のために行う限り、単に良いロット／悪いロットを決定するため以上に、高速のウエハレベル試験を使用可能である。
【００３３】
上述のパッケージレベル試験と等温ウエハレベル試験との間の相関方法論にもかかわらず、試験構造における特定の故障位置（複数の位置）を分析することによって、ＥＭ故障機構に関する有用な情報が更に得られる。ウエハレベル試験の物理的故障モードは、パッケージレベル試験のものとは異なる。印加ストレス電流があるレベル未満でなければ、（図２に示すような）従来の試験構造の中央に近い部分にエレクトロマイグレーション損傷（すなわちボイド形成）が現れる傾向があることがわかっている。この現象は、ラインの中央部分の過熱によって生じると考えられ、これによってスタッドとラインの中央部との間に熱勾配（ｔｈｅｒｍａｌ ｇｒａｄｉｅｎｔ）を生成する。このため、温度の高い領域および低い領域におけるアルミニウムの拡散の相違のため、熱勾配および絶対温度の組み合わせ作用が最大の原子束発散（ａｔｏｍｉｃ ｆｌｕｘ ｄｉｖｅｒｇｅｎｃｅ）を生成する位置にボイドが凝集する。
【００３４】
具体的には、図２に示した構造および図３の基礎にある給電構造について、約２２０℃を超える温度を生成する電流によって、スタッドから離れた所で、細長い部分の中央部の近くにボイドの形成が起こることがわかっている。一方、約２２０℃未満のライン温度を生成する電流は、スタッドの隣にボイドの凝集を生じる傾向がある。更に、約２２０℃未満の温度では、タングステンのスタッド物質はアルミニウムラインよりも熱くなると考えられる。なぜなら、基礎にある給電構造のヒートシンク容量が限られているとすると、抵抗が高くなり、結果として局所的なジュール加熱が起こるためである。ある程度、この加熱は、スタッドの下の第２の配線ラインの熱伝導率によって決定される。例えば、第２の配線ライン幅が大きくなればなるほど、その下の基板への熱伝導率が高くなる。従って、当然、誘電体の厚さまたは種類の変化、基礎にあるタングステン接続の幅または用いるビアの数が、各々、ラインの端部における温度に影響を与える。
【００３５】
そして、図６は、本発明の更に別の実施形態による、集積回路デバイスにおける配線構造のエレクトロマイグレーション特性を決定するための改良した試験装置２００を示す。説明を容易にするため、様々な図において、同様に付番した要素は同様の参照番号で示す。
【００３６】
スタッドで接続された前述の第１および第２の配線ラインに加えて、試験装置２００は、更にヒートシンク構造１２０を含み、これは、第１の配線ライン１０４を通る電流の通過に伴う熱を放散させることができる。１実施形態では、ヒートシンク構造１２０は、好ましくはタングステンである金属パッドから形成される。更に、図示の実施形態では、ヒートシンク構造１２０は、第１の配線ラインの細長い部分１１０の下に位置し、第２の配線ラインと同じ金属化レベルである。しかしながら、ヒートシンク構造１２０は、あるいは、細長い部分１１０に隣接したいずれかの場所に配置することも可能であり、いくつかの形状および構成を有する可能性がある。
【００３７】
任意選択として、ヒートシンク構造１２０は、誘電層１１６内に形成された一連のビアまたはスタッド１２２を介して、シリコン基板１０２と直接熱的に結合することも可能である。しかしながら、ヒートシンク構造１２０は、第２のライン１０６から電気的に分離されることは注記しておく。第１の配線ライン１０４の細長い部分１１０の下に位置する他に、ヒートシンク構造１２０は、あるいは、上レベルの配線上の細長い部分１１０の上に配置することも可能である。更に別の実施形態は、第１のライン１０４の上および下の双方に、連続した金属層上のヒートシンク構造アレイを有する。かかる構成では、個々の各ヒートシンク構造は、更に、金属スタッド１０８を介して相互に（レベルごとに）接続することも可能である。
【００３８】
ここで図７を参照すると、ヒートシンク構造１２０の更に別の可能な実施形態の上面図が示されている。一体に形成された金属板の代わりに、ヒートシンク構造１２０は、第１のライン１０４の下（または上）に延在する一連の金属ストリップ１３０を含むことができる。図示のように、ストリップ１３０は、細長い部分１１０の軸に対して概ね垂直に延在するが、細長い部分１１０に対して平行なストリップ１３０の構成も考えられる。更に、ストリップは、相互に対して均一に離間することも可能であり、または、それらは、所望の熱プロファイルを得るために、（図６に示すように）非均一に離間させることも可能である。
【００３９】
最後に、例えば、第１および第２の端部１１２、１１４を、細長い部分１１０のものとほぼ同等の幅に形成することによって、第１のライン１０４の熱プロファイルも調整可能である。更に、スタッド１０８は、第１および第２の端部１１２、１１４との接続部に対して中央に配置することも可能である。または、スタッドは、第１および第２の端部１１２および１１４の縁部に対してジグザグパターンまたは重複するように配置させて、スタッドのある部分が第１のライン１０４と接触し、別の部分が絶縁層（図示せず）と接触するようにすることも可能である。
【００４０】
このように構成されたヒートシンク構造または複数のヒートシンク構造を用いて、これがない場合に上述の試験構造タイプに存在する熱勾配を変えることができる。その際、ウエハレベルおよびパッケージレベルの試験の故障モード間で、改善した関連付けを行うことができる。最終的に、個々のロットの質を決定するためだけでなく、より長く継続するストレス条件で以前に行われた寿命予測のためにも、迅速な、高ストレス試験を用いることができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の１実施形態による、集積回路デバイスにおける配線構造のエレクトロマイグレーション特性を決定するための方法を示すブロック図である。
【図２】図１に示した方法において用いることができる１つの可能な試験構造タイプの斜視図である。
【図３】図２の試験構造タイプの上面図であり、更に、それに外部から試験電流を供給しそれから様々な測定パラメータを検知する給電構造を示す。
【図４】図１に示すような抵抗の熱係数を求める際に用いるステップを示すフローチャートである。
【図５】図１に記載した等温ウエハレベルストレスのためのアルゴリズムを示すフローチャートである。
【図６】本発明の更に別の実施形態による、集積回路デバイスにおける配線構造のエレクトロマイグレーション特性を決定するための新規な試験装置の斜視図である。
【図７】図６に示すヒートシンク構造の代替的な実施形態の上面図である。

Claims (10)

1. 集積回路デバイスにおける配線構造のエレクトロマイグレーション特性を決定するための試験装置（２００）であって、
   半導体基板（１０２）の主面に配置された第１の配線ライン（１０４）と、
   前記第１の配線ラインに接続され、前記主面に実質的に平行な第2の面に配置された第２の配線ライン（１０６）と、
   前記第１の配線ラインに隣接して配置され、前記第１の配線ラインを通る電流の通過に伴う熱を放散させることができるヒートシンク構造（１２０）と、
   を具備する試験装置（２００）。
2. 前記第１の配線ライン（１０４）は、更に、細長い部分（１１０）を介して第２の端部（１１４）に接続された第１の端部（１１２）を具備し、前記第１の端部および前記第２の端部は各々、前記細長い部分の幅よりも大きい幅を有する、請求項１の試験装置。
3. 前記第２の配線ライン（１０６）は、金属スタッド（１０８）を介して前記第１および第２の端部（１１２、１１４）において前記第１の配線ライン（１０４）に接続されている、請求項１または２の試験装置。
4. 前記ヒートシンク構造（１２０）は、更に金属板（１２０）を具備し、前記金属板は前記第１の配線ライン（１０４）と前記半導体基板（１０２）との間に配置されている、請求項１ないし３のいずれかの試験装置。
5. 前記金属板（１２０）は、複数の金属スタッド（１２２）を介して前記基板（１０２）に接続されている、請求項４の試験装置。
6. 前記ヒートシンク構造（１２０）は、更に金属ラインアレイ（１３０）を具備し、前記金属ラインアレイは前記第１の配線ライン（１０４）と前記半導体基板（１０２）との間に配置されている、請求項１ないし３のいずれかの試験装置。
7. 半導体デバイスであって、
   半導体基板上に形成された集積回路と、
   請求項１ないし６のいずれかによる試験装置と、
   を具備する半導体デバイス。
8. 請求項１ないし６のいずれかによる試験装置（２００）を用いて集積回路デバイスにおける配線構造のエレクトロマイグレーション特性を決定するための方法であって、
   試験装置（２００）を構成するステップ（１２）と、
   前記試験装置に特徴的な、前記第１の配線ライン（１０４）および前記ビア構造（１０８）における抵抗の熱係数を求めるステップ（１４）と、
   前記規定された試験構造タイプの第１の個別試験構造にウエハレベルストレス条件を導入するステップ（１６）であって、前記ウエハレベルストレス条件は第１の時間に渡る電気ストレスの印加を含む、ステップと、
   前記第１の個別試験構造についての少なくとも１つのパラメータ値を求めるステップ（１８）であって、前記第１の個別試験構造についての前記少なくとも１つのパラメータ値は、前記集積回路デバイスにおける前記配線構造の寿命予測を行うために用いられる、ステップと、
   を具備する、方法。
9. 更に、
   第２の個別試験装置（２００）にパッケージレベルストレス条件を導入するステップであって、前記パッケージレベルストレス条件は前記第１の時間よりも長い第２の時間に渡る電気ストレスの印加を含む、ステップと、
   前記第２の個別試験構造についての少なくとも１つのパラメータ値を求めるステップと、
   前記第２の個別試験構造について求めた前記少なくとも１つのパラメータ値を、前記第１の個別試験構造について求めた前記少なくとも１つのパラメータ値に関連付けるステップと、
   を具備する、請求項８の方法。
10. 前記第１および第２の個別試験構造の各々について求めた前記少なくとも１つのパラメータ値は、以下の式
    τ＝Ａ／Ｊⁿｅ^{Δ H/kT}
    に従った、活性化エネルギ（ΔＨ）および電流密度指数（ｎ）を含み、ここで、
    τは試験構造の破損時間、
    Ａはブラックの定数、
    Ｊは印加した電流の密度、
    ｋはボルツマン定数、
    Ｔは温度である、請求項９の方法。

Images