JP2005354088A5

JP2005354088A5 -

Info

Publication number: JP2005354088A5
Application number: JP2005179853A
Authority: JP
Filing date: 2005-05-24
Publication date: 2009-03-05

Claims

リソグラフィ装置であって、
前記リソグラフィ装置のパラメータを制御する制御システムを備え、前記制御システムが、
前記パラメータを調整するようになされたアクチュエータであって、前記アクチュエータが、安定した逆数部分及び残りの部分である潜在的に不安定な逆数部分を有するアクチュエータ伝達関数を備えるアクチュエータと、
前記アクチュエータ伝達関数の安定した逆数部分の逆数を有する第１の部分及び第２の部分を含むフィードフォワード・コントローラ伝達関数を有するフィードフォワード・コントローラを備えたフィードフォワード経路と、
フィードバック・コントローラ、前記アクチュエータ、及び差決定器目標値入力部及び差決定器フィードバック入力部を有する、前記差決定器目標値入力部及び前記差決定器フィードバック入力部における個々の信号間の差を決定するようになされた差決定器を備えたフィードバック・ループと、
前記目標値入力部から前記差決定器目標値入力部までの、目標値遅延関数を備えた目標値経路とを備え、
前記フィードフォワード伝達関数の第２の部分及び前記目標値遅延関数は、前記目標値遅延関数と前記フィードフォワード伝達関数の第２の部分の間の遅延差が、前記アクチュエータ伝達関数の前記潜在的に不安定な逆数部分の遅延に等しくなるようになされ、
前記目標値遅延関数が、前記制御システムのサンプル時間の整数倍からなる、リソグラフィ装置。
前記目標値遅延関数が、前記アクチュエータ伝達関数の潜在的に不安定な逆数部分を有し、前記フィードフォワード伝達関数の第２の部分がゼロ遅延からなる、請求項１に記載のリソグラフィ装置。
前記フィードフォワード経路及び前記目標値経路の各々が、前記制御システムを因果的にするために、前記制御システムの少なくとも１つのサンプル時間に等しい他の遅延を備えた、請求項１に記載のリソグラフィ装置。
目標値信号に応答してリソグラフィ装置のパラメータを制御システムにより制御するための方法であって、
前記パラメータを調整するようになされた、安定した逆数部分及び残りの部分である潜在的に不安定な逆数部分を有するアクチュエータ伝達関数を備えるアクチュエータを提供するステップと、
前記アクチュエータ伝達関数の安定した逆数部分の逆数を有する第１の部分及び第２の部分を含むフィードフォワード・コントローラ伝達関数を有するフィードフォワード・コントローラを備えたフィードフォワード経路を介して、前記目標値信号からフィードフォワード信号を引き出すステップと、
前記フィードフォワード信号を前記アクチュエータに供給するステップと、
フィードバック・コントローラ、前記アクチュエータ、並びに差決定器目標値入力部及び差決定器フィードバック入力部を有する差決定器を備えたフィードバック・ループを提供するステップと、
前記差決定器目標値入力部及び前記差決定器フィードバック入力部における個々の信号間の差を決定するステップと、
目標値経路を介して前記目標値入力部から前記差決定器目標値入力部へ前記目標値信号を供給するステップと、
前記目標値経路の前記目標値信号を目標値経路遅延関数だけ遅延させるステップと、
前記フィードフォワード経路の前記フィードフォワード信号を前記フィードフォワード伝達関数の第２の部分だけ遅延させるステップとを含み、
前記フィードフォワード伝達関数の第２の部分及び前記目標値遅延関数は、前記目標値遅延関数と前記フィードフォワード伝達関数の第２の部分の間の遅延差が、前記アクチュエータ伝達関数の前記潜在的に不安定な逆数部分の遅延に等しくなるようになされ、
前記目標値遅延関数が、前記制御システムのサンプル時間の整数倍からなる、方法。
パラメータを制御するための制御システムであって、
前記パラメータを調整するようになされた、安定した逆数部分及び潜在的に不安定な逆数部分を含むアクチュエータ伝達関数を有するアクチュエータと、
前記アクチュエータ伝達関数の安定した反転部分を反転した第１の部分及び第２の部分を含むフィードフォワード・コントローラ伝達関数を有するフィードフォワード・コントローラを備えたフィードフォワード経路と、
フィードバック・コントローラ、前記アクチュエータ、及び差決定器目標値入力部及び差決定器フィードバック入力部を有する、前記差決定器目標値入力部及び前記差決定器フィードバック入力部における個々の信号間の差を決定するようになされた差決定器を備えたフィードバック・ループと、
前記目標値入力部から前記差決定器目標値入力部までの、目標値遅延関数を備えた目標値経路とを備え、
前記フィードフォワード伝達関数の第２の部分及び前記目標値遅延関数は、前記目標値遅延関数と前記フィードフォワード伝達関数の第２の部分の間の遅延差が、前記アクチュエータ伝達関数の前記潜在的に不安定な逆数部分の遅延に等しくなるようになされ、
前記目標値遅延関数が、前記制御システムのサンプル時間の整数倍からなる、制御システム。