JP2005353976A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2005353976A
JP2005353976A JP2004175419A JP2004175419A JP2005353976A JP 2005353976 A JP2005353976 A JP 2005353976A JP 2004175419 A JP2004175419 A JP 2004175419A JP 2004175419 A JP2004175419 A JP 2004175419A JP 2005353976 A JP2005353976 A JP 2005353976A
Authority
JP
Japan
Prior art keywords
wire
electronic device
connection terminal
circuit unit
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004175419A
Other languages
English (en)
Inventor
Takamasa Hayashi
敬昌 林
Hiroshi Kiuchi
寛 木内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004175419A priority Critical patent/JP2005353976A/ja
Priority to DE102005016830A priority patent/DE102005016830A1/de
Priority to US11/105,548 priority patent/US7843700B2/en
Publication of JP2005353976A publication Critical patent/JP2005353976A/ja
Priority to US12/923,968 priority patent/US8179688B2/en
Priority to US13/359,776 priority patent/US20120120610A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 ボンディングワイヤと接続される複数の接続端子を備え、接続端子と外部との接続を溶接により行うようにした電子装置において、大電流化や接続端子の多ピン化を必要に応じて適切に実現する。
【解決手段】 電子装置１００において、ボンディングワイヤ３１、３２は、ＡｕからなるＡｕワイヤ３１とこのＡｕワイヤ３１よりも太くＡｌからなるＡｌワイヤ３２とから構成され、複数の接続端子４１、４２は、Ａｕワイヤ３１と接続される第１の接続端子４１と、Ａｌワイヤ３２と接続される第２の接続端子４２とから構成されている。また、第１の接続端子４１は、表面に無電解Ｎｉメッキが施されたものであって且つＡｕワイヤ３１との接続部において無電解Ｎｉメッキの上に最表面層としてＡｇメッキが施されたものであり、第２の接続端子４２は、表面に無電解Ｎｉメッキが施されたものである。
【選択図】 図１

Description

本発明は、ボンディングワイヤと接続される複数の接続端子が備えられている電子装置に関し、特に、大電流が流れるものであって接続端子と外部との接続を溶接により行うようにした電子装置に関する。
従来より、ボンディングワイヤと接続され且つ外部との接続を溶接で行うようにした複数の接続端子が備えた電子装置が知られている。具体的には、このような電子装置としては、モールドイグナイタなどが知られている。
このような電子装置は、一般に、たとえば回路基板あるいはＩＣチップなどと接続端子とを、Ａｌ（アルミニウム）太線からなるボンディングワイヤを介して電気的に接続した構成を有するものである。
ここで、ボンディングワイヤとしてＡｌ太線を用いるのは、パワーＭＯＳ素子などによる大電流化に対応するためであり、たとえば線径がφ２５０μｍ〜φ５００μｍ程度のＡｌ太線が用いられる。
また、接続端子としては、Ｃｕ（銅）やＦｅ（鉄）などからなるリードフレームに無電解Ｎｉ（ニッケル）メッキを施してなるものが用いられるが、これは、接続端子を、外部との接続を溶接で行うのに適した構成としたものである。
通常、この種の電子装置において、大電流が流れる接続端子は、接続性を確保するために、外部たとえばアクチュエータなどとの接続は、溶接により行われる。
ちなみに、従来では、接続端子であるリードフレームとして、ボンディングエリアとはんだ付け部に無電解Ｎｉ／Ｐｄ／Ａｕ膜を形成し、良好なはんだ付け性とＰｂフリーを実現したものが提案されている（たとえば、特許文献１参照）が、このものでは、Ａｕワイヤボンディングしかできなく、また、外部とははんだ付けで接続するものである。
特開平２００３−２３１３２号公報
しかしながら、この種の電子装置において、高機能化を図るためには、マイコンやメモリ素子などの制御素子を備えることになるが、このような制御素子を備える場合、接続端子の数が多くなる、いわゆる多ピン化することになる。
このような多ピン化が要求される場合、ボンディングワイヤとしてＡｌ太線を用いると、接続端子間のスペースを大きくとるか、接続端子のボンディング部のサイズを大きくするなどの必要があり、装置の体格の増大、ひいてはコストアップにつながる。また、サイズが小さく且つ多くのワイヤ接続を必要とするような素子に対しては、Ａｌ太線では対応することが難しい。
このような問題に対して、ボンディングワイヤとして、Ａｌ太線に代えて、たとえば線径がφ２０μｍ〜φ３０μｍ程度のＡｕ（金）細線を用いることで、解決を図ろうとすることが考えられる。
しかし、Ａｕ細線では、大電流化に対応することができないし、また、一般的に、無電解Ｎｉメッキされた接続端子に対しては、Ａｕ細線をボンディングすることができないという問題もある。
ここで、接続端子表面の無電解Ｎｉメッキではなく、接続端子の表面に電気Ｎｉメッキを施しさらにその上にＡｇ（銀）メッキを施した構成とすれば、Ａｕ細線のボンディングが可能となる。
なお、このことは、電気Ｎｉメッキ上にＡｇメッキするモノリシックＩＣにおいて実績のある組合せであり、この構成においてＡｇメッキにＡｕワイヤを接続することは容易である。
しかしながら、上述したように、接続端子は、その表面が無電解Ｎｉメッキでないと、外部との接続において溶接性が確保できない。また、電気ＮｉメッキにＡｌワイヤをボンディングすることは、平坦性の確保が無電解Ｎｉメッキに比べて困難であるため、容易ではない。
したがって、この種の電子装置においては、接続端子の表面に無電解Ｎｉメッキが施されていることは必須の要素であり、このような無電解Ｎｉメッキを省略することはできない。
本発明は、上記したような事情に鑑みてなされたものであり、ボンディングワイヤと接続される複数の接続端子を備え、接続端子と外部との接続を溶接により行うようにした電子装置において、大電流化や接続端子の多ピン化を必要に応じて適切に実現できるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、ボンディングワイヤ（３１、３２）と接続される複数の接続端子（４１、４２）が備えられている電子装置において、次のような点を特徴としている。
・ボンディングワイヤ（３１、３２）は、ＡｕからなるＡｕワイヤ（３１）とこのＡｕワイヤ（３１）よりも太くＡｌからなるＡｌワイヤ（３２）とから構成されていること。
・複数の接続端子（４１、４２）は、Ａｕワイヤ（３１）と接続される第１の接続端子（４１）と、Ａｌワイヤ（３２）と接続される第２の接続端子（４２）とから構成されていること。
・第１の接続端子（４１）は、表面に無電解Ｎｉメッキが施されたものであって且つＡｕワイヤ（３１）との接続部では無電解Ｎｉメッキの上に最表面層としてＡｇメッキが施されたものであり、第２の接続端子（４２）は、表面に無電解Ｎｉメッキが施されたものであること。本発明の電子装置（１００、１１０、１２０）は、これらの点を特徴としている。
それによれば、第１の接続端子（４１）および第２の接続端子（４２）ともに、表面に無電解Ｎｉメッキが施されたものであるから、外部との接続を溶接により適切に行うことができる。
また、第１の接続端子（４１）は、Ａｕワイヤ（３１）との接続部の表面がＡｇメッキであるため、Ａｕワイヤ（３１）を適切にボンディングすることができ、第２の接続端子（４２）は、表面が無電解Ｎｉメッキであるため、Ａｌワイヤ（３２）を適切にボンディングすることができる。
このように、本発明では、比較的細く接続端子の多ピン化に適したＡｕワイヤ（３１）用の第１の接続端子（４１）、比較的太く大電流化に適したＡｌワイヤ（３２）用の第２の接続端子（４２）を備えることで、各ワイヤの用途に対応した接続端子の構成が実現できている。
したがって、本発明によれば、ボンディングワイヤ（３１、３２）と接続される複数の接続端子（４１、４２）を備え、接続端子（４１、４２）と外部との接続を溶接により行うようにした電子装置において、大電流化や接続端子の多ピン化を必要に応じて適切に実現することができる。
請求項２に記載の発明では、第１の回路部（１０）と、第２の回路部（２０）と、第１の回路部（１０）および第２の回路部（２０）とボンディングワイヤ（３１、３２）を介して接続される複数の接続端子（４１、４２）とを備え、第２の回路部（２０）は第１の回路部（１０）よりも大きい電流が流れるものである電子装置において、次のような点を特徴としている。
・複数の接続端子（４１、４２）のうち第１の回路部（１０）と接続される第１の接続端子（４１）に対しては、ボンディングワイヤとしてＡｕからなるＡｕワイヤ（３１）が用いられ、第２の回路部（２０）と接続される第２の接続端子（４２）に対しては、ボンディングワイヤとしてＡｕワイヤ（３１）よりも太くＡｌからなるＡｌワイヤ（３２）が用いられていること。
・第１の接続端子（４１）は、表面に無電解Ｎｉメッキが施されたものであって且つＡｕワイヤ（３１）との接続部では無電解Ｎｉメッキの上に最表面層としてＡｇメッキが施されたものであり、第２の接続端子（４２）は、表面に無電解Ｎｉメッキが施されたものであること。本発明の電子装置（１００、１１０）はこれらの点を特徴としている。
それによれば、第１の接続端子（４１）および第２の接続端子（４２）ともに、表面に無電解Ｎｉメッキが施されたものであるから、外部との接続を溶接により行うことができる。
また、第１の接続端子（４１）は、Ａｕワイヤ（３１）との接続部の表面がＡｇメッキであるため、Ａｕワイヤ（３１）を適切にボンディングすることができ、第２の接続端子（４２）は、表面が無電解Ｎｉメッキであるため、Ａｌワイヤ（３２）を適切にボンディングすることができる。
そして、比較的小電流であるが故に多ピン化が要求されやすい第１の回路部（１０）と第１の接続端子（４１）との間では、比較的細いＡｕワイヤ（３１）を用いることができ、大電流が流れる第２の回路部（２０）と第２の接続端子（４２）との間では、比較的太いＡｌワイヤ（３２）を用いることができている。つまり、本発明においても、各ワイヤの用途に対応した接続端子の構成が実現できている。
したがって、本発明によれば、ボンディングワイヤ（３１、３２）と接続される複数の接続端子（４１、４２）を備え、接続端子（４１、４２）と外部との接続を溶接により行うようにした電子装置において、大電流化や接続端子の多ピン化を必要に応じて適切に実現することができる。
ここで、請求項３に記載の発明のように、請求項２に記載の電子装置においては、第１の回路部（１０）は、第１の電子素子（１１、１２）を備え、第２の回路部（２０）は、第１の電子素子（１１、１２）よりも大きい電流が流れ且つ大きい発熱を行う第２の電子素子（２１、２２、２３、２４）を備えるものにできる。
さらに、請求項４に記載の発明のように、請求項３に記載の電子装置においては、第１の電子素子は制御素子（１１、１２）であり、第２の電子素子は、制御素子（１１、１２）によって制御される駆動素子（２１〜２４）であるものにできる。
また、請求項５に記載の発明のように、請求項３または請求項４に記載の電子装置において、第１の回路部（１０）は第１の配線基板（５１）を備えて構成されたものであり、第２の回路部（２０）は、第１の配線基板（５１）とは分離して配置された第２の配線基板（５２）を備えて構成されたものであり、第１の電子素子（１１、１２）は第１の配線基板（５１）に実装され、第２の電子素子（２１〜２４）は第２の配線基板（５２）に実装されているものにできる。
そして、請求項６に記載の発明のように、請求項５に記載の電子装置においては、第１の配線基板（５１）および第２の配線基板（５２）は、それぞれ、アイランド部（４０）の上に搭載されているものにできる。
さらに、請求項７に記載の発明では、請求項５または請求項６に記載の電子装置において、第１の配線基板（５１）は多層基板であり、第２の配線基板（５２）は単層基板であることを特徴としている。
制御素子（１１、１２）を有する第１の回路部（１０）は、駆動素子（２１〜２４）を有する駆動部としての第２の回路部（２０）を制御する制御部として機能するが、この制御部は駆動部に比べて構成が複雑である。そのため、小型化するためには、制御部としての第１の回路部（１０）については、配線などが立体的に構成可能な多層基板を使用することが好ましい。
しかしながら、制御部と駆動部とで、別々の配線基板を使用する場合、両方の配線基板について多層基板を適用すると、多層基板は比較的高価であるため、コストが高いものになってしまう。
その点、本発明のように、制御部としての第１の回路部（１０）に使用される第１の配線基板（５１）を多層基板とし、駆動部としての第２の回路部（２０）に使用される第２の配線基板（５２）を比較的安価な単層基板とすれば、コストの面で有利である。
また、請求項８に記載の発明のように、請求項３または請求項４に記載の電子装置においては、第１の回路部（１０）および第２の駆動部（２０）は、共通の配線基板（５０）を有するものであり、第１の電子素子（１１、１２）および第２の電子素子（２１〜２４）は、配線基板（５０）に実装されているものであってもよい。
また、請求項９に記載の発明のように、請求項１〜請求項８に記載の電子装置においては、Ａｌワイヤ（３２）の線径は２５０μｍ以上であり、Ａｕワイヤ（３１）の線径は３０μｍ以下であるものにできる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
限定するものではないが、本実施形態の電子装置１００は、自動車のパワーウィンドウにおけるモータ（後述の図５参照）を駆動制御するためのＨＩＣ（混成集積回路）に適用されるものとして説明する。
図１は、本発明の第１実施形態に係る電子装置１００の概略平面構成を示す図であり、図２は図１に示される電子装置１００の概略断面構成を示す図である。さらに、図３（ａ）および（ｂ）は、本電子装置１００における接続端子４１、４２の詳細を示す拡大断面図である。
［装置構成等］
図１に示されるように、本実施形態の電子装置１００は、大きくは、第１の回路部１０と、第２の回路部２０と、これら第１の回路部１０および第２の回路部２０とボンディングワイヤ３１、３２を介して接続される複数の接続端子４１、４２とを備えて構成されている。
本実施形態では、第１の回路部１０は制御部として構成されるものである。この第１の回路部１０は、マイコン１１、制御ＩＣ１２といった制御素子などからなる第１の電子素子を有するものであって、これらの第１の電子素子１１、１２およびこれら素子１１、１２が搭載される第１の配線基板５１を含んで構成されている。
なお、上記したような制御素子１１、１２はシリコン半導体などの半導体基板（半導体チップ）に対して半導体プロセスを用いて形成されるものである。
本実施形態では、第２の回路部２０は、制御部としての第１の回路部１０により駆動が制御される駆動部として構成されるものである。この第２の回路部２０は、パワーＭＯＳ素子２１、２２、２３、２４やＩＧＢＴなどの駆動素子などからなる第２の電子素子を有するものであって、これら第２の電子素子２１〜２４およびこれら素子が搭載される第２の配線基板５２を含んで構成されている。
この第２の回路部２０を構成する第２の電子素子２１〜２４は、第１の回路部１０を構成する第１の電子素子１１、１２よりも大きい電流が流れ且つ大きい発熱を行うパワー素子である。そのため、第２の回路部２０は第１の回路部１０よりも大きい電流が流れるものとなっている。
本例では、第２の回路部２０を構成する第２の電子素子は、パワー素子としての４個のパワーＭＯＳ素子２１、２２、２３、２４から構成されている。そして、これら駆動素子およびパワー素子としてのパワーＭＯＳ素子２１〜２４は、第１の回路部１０を構成する制御素子１１、１２により制御されるものである。
そして、各回路部１０、２０を構成する各電子素子１１、１２、２１〜２４は、図１、図２に示されるように、ボンディングワイヤ３１や図示しないダイボンド材などにより、それぞれの配線基板５１、５２上に実装されている。
なお、図１および図２に示されるような第１の回路部１０および第２の回路部２０における各素子１１、１２、２１〜２４の構成は、あくまで一例を示すものであり、第１の回路部１０および第２の回路部２０の構成は、これら図に示される例に限定されるものではない。
このように、本実施形態の電子装置１００では、第１の回路部１０および第２の回路部２０は、それぞれ別個の異なる配線基板５１、５２を有するものとしている。そして、図１、図２に示されるように、分離された第１の配線基板５１および第２の配線基板５２は、リードフレームのアイランド部４０上に搭載されている。
ここで、各々の配線基板５１、５２は、たとえば、電気絶縁性を有し且つ熱伝導性に優れた樹脂などからなる図示しない接着剤などを介して、アイランド部４０上に固定されている。そして、第１の配線基板５１と第２の配線基板５２とは、ボンディングワイヤ３１により結線され、電気的に接続されている。
ここで、第１の配線基板５１としては、３層以上の層が積層されたセラミック積層基板またはプリント配線基板などを採用することができる。一方、第２の配線基板５２としては、単層または２層程度のセラミック層が積層されてなる厚膜配線基板などを採用することが好ましい。
さらに言うならば、本実施形態の電子装置１００においては、第１の回路部１０を構成する第１の配線基板５１としては多層基板を採用し、第２の回路部２０を構成する第２の配線基板５２としては単層基板を採用することが好ましい。
また、これら第１および第２の配線基板５１、５２の材質としては、放熱性に優れたアルミナ基板であることが望ましい。より具体的には、第１の配線基板５１には、実装密度を高められるアルミナ積層基板を用い、第２の配線基板５２には、比較的安価に製造できる厚膜単層アルミナ基板を用いることができる。
図４は、各配線基板５１、５２の詳細構成を示す概略断面図であり、（ａ）は多層基板としての第１の配線基板５１を示し、（ｂ）は単層基板としての第２の配線基板５２を示している。
本電子装置１００においては、制御部としての第１の回路部１０は駆動部としての第２の回路部２０に比べて構成が複雑であるため、小型化するためには、第１の回路部１０における第１の配線基板５１として、配線などが立体的に構成可能な多層基板を使用することが好ましい。
しかしながら、第１の回路部１０と第２の回路部２０とで、別々の配線基板５１、５２を使用する場合、両方の配線基板５１、５２について多層基板を採用すると、コストが高いものになってしまう。
その点、制御部としての第１の回路部１０に使用される第１の配線基板５１を多層基板とし、駆動部としての第２の回路部２０に使用される第２の配線基板５２を、多層基板に比べて安価な単層基板とすれば、コストの面で有利である。
また、本実施形態では、配線基板を分割しているが、両配線基板５１、５２間の電気的接続をボンディングワイヤ３１によって行うことにより、配線基板を分割したことによる大型化を最小限に抑制している。
特に、本実施形態では、両配線基板５１、５２間の電気的接続を、後述するような比較的細いＡｕからなるボンディングワイヤ３１を介して行っているため、大型化の抑制をより効果的に実現している。
また、図１、図２に示されるように、リードフレームのアイランド部４０の周囲には、複数本の接続端子４１、４２が配置されている。ここで、接続端子４１、４２は、通常のＣｕ（銅）やＦｅ（鉄）または４２アロイなどからなるリードフレームを用いて、アイランド部４０とともに形成することができる。
ここで、複数の接続端子４１、４２のうち第１の回路部１０とボンディングワイヤ３１を介して結線され電気的に接続されている接続端子４１を、第１の接続端子４１とし、第２の回路部２０とボンディングワイヤ３２を介して結線され電気的に接続されている接続端子４２を、第２の接続端子４２とする。
そして、第１の接続端子４１に対しては、ボンディングワイヤ３１としてＡｕ（金）からなるＡｕワイヤ３１が用いられ、第２の接続端子４２に対しては、ボンディングワイヤ３２としてＡｕワイヤ３１よりも太くＡｌ（アルミニウム）からなるＡｌワイヤ３２が用いられている。
ここで、Ａｌワイヤ３２の線径は、たとえばφ２５０μｍ以上φ５００μｍであり、Ａｕワイヤ３１の線径はφ２０μｍ以上φ３０μｍ以下である。Ａｌワイヤ３２は、たとえばウェッジボンディング法など、Ａｕワイヤ３１は、たとえばボールボンディング法など、ワイヤボンディングにより形成される。
ここにおいて、本実施形態の電子装置１００では、図３（ａ）に示されるように、Ａｕワイヤ３１と接続される第１の接続端子４１は、全表面に無電解Ｎｉメッキ膜４３が施されたものであって且つＡｕワイヤ３１との接続部では無電解Ｎｉメッキ膜４３の上に最表面層としてＡｇメッキ膜４４が施されたものである。
また、図３（ｂ）に示されるように、Ａｌワイヤ３２と接続される第２の接続端子４２は、全表面に無電解Ｎｉメッキ膜４３が施されたものである。
上述したように、これら接続端子４１、４２はリードフレームから形成可能なものであり、母材としてはＣｕやＦｅや４２アロイなどであり、この母材の表面に上記した各種のメッキ膜４３、４４が施されるのである。
なお、図１、図２では、無電解メッキ膜４３は図示していないが、第１の接続端子４１におけるＡｇメッキ膜４４は示してある。図１では、Ａｇメッキ膜４４は、識別の容易化のために斜線ハッチング領域にて示してあるが、この領域が断面を示すものでないことはもちろんである。
また、たとえば、第１の回路部１０と接続される第１の接続端子４１は、上記した制御素子１１、１２の信号端子などとして機能し、第２の回路部２０と接続される第２の接続端子４２は、駆動素子２１〜２４の電流端子あるいは上記モータ（図５参照）を駆動するために上記モータへ接続される端子などとして機能する。
また、図４（ａ）に示されるように、たとえばアルミナ積層基板などの多層基板としての第１の配線基板５１において、Ａｕワイヤ３１と接続されるパッド５３は、第１の配線基板５１上に設けられたＣｕからなる配線５４の上に形成されている。このパッド５３は、配線５４の上に形成されたＡｕメッキ膜からなる。Ａｕメッキからなるパッド５３とＡｕワイヤ３１とをボンディングする構造であるので、接続信頼性は高い。
また、図４（ｂ）に示されるように、厚膜単層アルミナ基板などの単層基板としての第２の配線基板５２において、Ａｕワイヤ３１と接続されるパッド５５は、第２の配線基板５２の上に形成されたＡｇ−Ｐｔ（銀と白金の合金）膜などからなるものである。
一方、図４（ｂ）に示されるように、第２の配線基板５２においてＡｌワイヤ３２と接続されるパッド５７は、Ａｇ−Ｐｔ導体膜、または厚膜Ａｇ−Ｐｄ（銀とパラジウムの合金）導体膜からなる。ここでは、このパッド５７は、第２の配線基板５２の上に、Ａｇ−Ｐｔ膜５５、Ａｇ−Ｐｄ膜５６を順次積層した膜からなるものである。
これらＡｇ−Ｐｔ導体またはＡｇ−Ｐｄ導体から無電解Ｎｉメッキへの接続は、Ａｌ太線ワイヤボンディングに適した構造であり、大電流経路を確保することができる。
このように、各配線基板５１、５２において、上記したようなパッドの構成を採用することにより、各パッド５３、５５、５７とＡｕワイヤ３１、Ａｌワイヤ３２のそれぞれとの接合性が適切に確保されている。
そして、図１、図２に示されるように、本電子装置１００においては、第１の回路部１０、第２の回路部２０、各ボンディングワイヤ３１、３２、アイランド部４０および第１、第２の接続端子４１、４２におけるボンディングワイヤ３１、３２との接続部は、モールド樹脂６０により封止されている。
ここで、図２に示されるように、アイランド部４０のうち両回路部１０、２０が搭載されている上面すなわち搭載面とは反対側の下面は、モールド樹脂６０から露出している。それにより、電子装置１００内にて発生する熱は、このアイランド部４０の露出部から外部へと放熱されるため、装置の放熱性の向上が図られている。
したがって、本電子装置１００におけるアイランド部４０は、ヒートシンクとしての機能をも有する。
なお、このアイランド部４０は、図１に示されるように、リードフレームに一体に成形されたものであってもよいが、当該リードフレームとは別体のヒートシンクを用意し、このヒートシンクとリードフレームとをかしめや溶接などによって固定してなるものであってもよい。
すなわち、本実施形態でいうアイランド部４０とは、半導体装置などで通常使用されるＣｕやＦｅ、アルミニウムなどからなるヒートシンク、あるいは放熱板をも含むものである。
これらリードフレームのアイランド部、ヒートシンク、放熱板については、装置における部品の搭載部として機能するだけでなく、通常、放熱部材としても機能することができるものである。
また、この電子装置１００は、上記したパワーウィンドウの駆動装置に取り付けられる。たとえば、電子装置１００は、モールド樹脂６０から突出する第１の接続端子４１、第２の接続端子４２のそれぞれが、当該駆動装置のコネクタ、モータ（図５参照）と電気的に接続されるようになっている。
これら第１の接続端子４１とコネクタとの接続、第２の接続端子４２とモータとの接続は、溶接により行われる。このようにして上記駆動装置に取り付けられた電子装置１００は、モータを駆動制御するようになっている。
このような電子装置１００は、たとえば、上記各メッキを施したリードフレームを用意し、上記した各電子素子１１、１２、２１〜２４などが実装された各配線基板５１、５２を、アイランド部４０の搭載面上に搭載し、その周囲に配置された各接続端子４１、４２との間でＡｕワイヤ３１およびＡｌワイヤ３２のワイヤボンディングを行った後、これを樹脂モールドすることにより、製造することができる。
［回路構成および作動等］
本実施形態の電子装置１００の回路構成等について、図５および図６を参照して述べておく。図５は、本電子装置１００の回路構成の概略図であり、図６は、図５中のモータの作動状態における各パワーＭＯＳ素子２１〜２４のゲート入力のＯＮ・ＯＦＦ状態を示す図である。
この図５に示される回路構成において、制御部としての第１の回路部１０は、主としてマイコン１１と、制御回路１２ａ、駆動回路１２ｂ、コンパレータ１２ｃを含む制御ＩＣ１２とから構成されており、駆動部としての第２の回路部２０は、４個のパワーＭＯＳ素子２１〜２４により構成されている。
ここで、４個のパワーＭＯＳ素子２１〜２４は、Ｈブリッジ回路を構成している。また、本電子装置１００において、窓ガラスを駆動させるための上記モータ８０や装置の電源８１が設けられている。
このような電子装置１００においては、図示しないマイコンから通信（たとえばＬＩＮ）によってマイコン１１に信号を伝え、その指示に従い、マイコン１１は制御回路１２ａと駆動回路１２ｂを介して、各パワーＭＯＳ素子２１〜２４を制御する。駆動回路１２ｂの出力は、各パワーＭＯＳ素子２１〜２４のゲートに入力される。
ここで、車の窓ガラスを上昇・下降するのがモータ８０であり、モータ停止時、窓ガラスの上昇時、窓ガラスの下降時の各時におけるゲート入力の状態は、図６に示されるようなものになる。
すなわち、図６に示されるように、モータ停止時では、４個のパワーＭＯＳ素子２１〜２４のすべてがＯＦＦ状態であり、上昇時では、Ｈブリッジにおける一方の対角線上に位置する２個のパワーＭＯＳ素子２１、２３がＯＮ状態、他方の対角線上に位置する２個のパワーＭＯＳ素子２２、２４がＯＦＦ状態となる。
また、下降時では、Ｈブリッジにおける一方の対角線上に位置する２個のパワーＭＯＳ素子２１、２３がＯＦＦ状態、他方の対角線上に位置する２個のパワーＭＯＳ素子２２、２４がＯＮ状態となる。つまり、上昇時と下降時とでは、Ｈブリッジ回路によってモータ８０へ流れる電流が逆転し、モータ８０の回転も逆転する。
また、コンパレータ１２ｃは、たとえば図示しないホールセンサなどにより検出されたモータ回転情報とマイコン１１の指令とを比較し、状況に応じて制御回路１２ａへ信号をフィードバックさせるものである。それによって、より適切な制御を行うことが可能となる。
［効果等］
ところで、本実施形態によれば、第１の回路部１０と、第２の回路部２０と、第１の回路部１０および第２の回路部２０とボンディングワイヤ３１、３２を介して接続される複数の接続端子４１、４２とを備え、第２の回路部２０は第１の回路部１０よりも大きい電流が流れるものである電子装置において、次のような点を特徴とする電子装置１００が提供される。
・複数の接続端子４１、４２のうち第１の回路部１０と接続される第１の接続端子４１に対しては、ボンディングワイヤとしてＡｕからなるＡｕワイヤ３１が用いられ、第２の回路部２０と接続される第２の接続端子４２に対しては、ボンディングワイヤとしてＡｕワイヤ３１よりも太くＡｌからなるＡｌワイヤ３２が用いられていること。
・第１の接続端子４１は、表面に無電解Ｎｉメッキが施されたものであって、且つ、Ａｕワイヤ３１との接続部では無電解Ｎｉメッキの上に最表面層としてＡｇメッキが施されたものであり、第２の接続端子４２は、表面に無電解Ｎｉメッキが施されたものであること。
これらの点を特徴とする本実施形態の電子装置１００によれば、第１の接続端子４１および第２の接続端子４２ともに、表面に無電解Ｎｉメッキが施されたものであるから、外部との接続を溶接により適切に行うことができる。
また、第１の接続端子４１では、Ａｕワイヤ３１との接続部の表面がＡｇメッキであるため、Ａｕワイヤ３１を適切にボンディングすることができ、第２の接続端子４２では、表面が無電解Ｎｉメッキであるため、Ａｌワイヤ３２を適切にボンディングすることができる。
そして、比較的小電流であるが故に多ピン化が要求されやすい第１の回路部１０と第１の接続端子４１との間では、比較的細いＡｕワイヤ３１を用いることができ、大電流が流れる第２の回路部２０と第２の接続端子４２との間では、比較的太いＡｌワイヤ３２を用いることができている。つまり、各ワイヤの用途に対応した接続端子の構成が実現できている。
したがって、本実施形態によれば、ボンディングワイヤ３１、３２と接続される複数の接続端子４１、４２を備え、接続端子４１、４２と外部との接続を溶接により行うようにした電子装置において、大電流化や接続端子の多ピン化を必要に応じて適切に実現することができる。
さらに言うならば、本実施形態によれば、Ａｕ細線であるＡｕワイヤ３１とＡｌ太線であるＡｌワイヤ３２とを用途に応じて使い分けるので、実装スペースを効率よく使うことができる。
また、接続端子４１、４２を形成するにあたっては、リードフレームに施されるメッキを使い分けることで各接続端子４１、４２を形成することができるため、部品点数はアップしない。
また、Ａｌワイヤ３２、Ａｕワイヤ３１の接続端子との接合性について言うならば、無電解Ｎｉメッキ上にＡｌ太線ボンディングを行うので、Ａｌワイヤ３２の接続端子との接合性は、従来と同程度であり、それよりも低下することはない。
また、Ａｇメッキ上にＡｕ細線ボンディングを行っているため、Ａｕワイヤ３１の接続端子との接合性は、従来のモノリシックＩＣにおけるレベルと同程度であり、それよりも低下することはない。
また、上述したが、本実施形態の電子装置１００においては、第２の回路部２０は、第１の回路部１０を構成する第１の電子素子１１、１２よりも大きい電流が流れ且つ大きい発熱を行う第２の電子素子２１、２２、２３、２４を備えている。
具体的には、第１の電子素子は制御素子１１、１２であり、第２の電子素子は、制御素子１１、１２によって制御される駆動素子２１〜２４としている。それにより、第２の回路部２０は第１の回路部１０よりも大きい電流が流れるものとなっている。
また、上述したが、本実施形態においては、第１の回路部１０、第２の回路部２０は、それぞれ別個の分離された第１の配線基板５１、第２の配線基板５２を備えて構成され、第１の電子素子１１、１２は第１の配線基板５１に実装され、第２の電子素子２１〜２４は第２の配線基板５２に実装されていることも特徴点である。
そして、本例においては、第１の配線基板５１および第２の配線基板５２は、それぞれ、アイランド部４０の上に搭載されている。また、上述したように、第１の配線基板５１を多層基板とし、第２の配線基板５２を単層基板とすることにより、基板コストの面で有利である。
また、上述したが、本実施形態の電子装置１００においては、Ａｌワイヤ３２の線径は２５０μｍ以上５００μｍ以下であり、Ａｕワイヤ３１の線径は２０μｍ以上３０μｍ以下であるものにできる。Ａｌ太線、Ａｕ細線としては、通常、このようなサイズのものが用いられる。
また、上述したように、本実施形態の半導体装置１００においては、モータ停止時では、Ｈブリッジ構成となっている４個のパワーＭＯＳ素子２１〜２４のすべてがＯＦＦ状態であり、上昇時（下降時）では、２個のパワーＭＯＳ素子２１、２３がＯＮ状態（下降時ではＯＦＦ状態）、２個のパワーＭＯＳ素子２２、２４がＯＦＦ状態（下降時ではＯＮ状態）となる。
このような作動状態を鑑みて、本半導体装置１００においては、図１に示されるように、４個のパワーＭＯＳ素子２１〜２４は、隣り合うパワー素子同士が同時にＯＮ状態とならないように配置されている。
つまり、本実施形態では、図１に示されるように、上昇時および下降時において、ＯＮ状態となるパワーＭＯＳ素子とＯＦＦ状態となるパワーＭＯＳ素子とが、交互に配置された形となっている。
この配置形態について、さらに言うならば、本実施形態では、４個のパワー素子２１〜２４の少なくとも１つの素子をＯＮさせるときにおいて、同時期に隣り合うパワー素子同士の一方がＯＮ状態、他方がＯＦＦ状態となるように、４個のパワー素子２１〜２４の配置がなされている。
それによれば、４個のパワーＭＯＳ素子２１〜２４において隣り合うパワーＭＯＳ素子同士が同時にＯＮ状態とならないため、局所的に熱がこもるのを極力防止することができる。そして、パワーＭＯＳ素子２１〜２４の熱を第２の配線基板５２に広く分散させ、アイランド部４０に放熱可能な構成を実現することができ、好ましい。
（第２実施形態）
図７は、本発明の第２実施形態に係る電子装置１１０の概略平面構成を示す図である。以下、上記第１実施形態との相違点を中心に述べることにする。
上記第１実施形態の電子装置１００では、上記図１および図２に示されるように、第１の回路部１０および第２の回路部２０は、それぞれ別個の異なる配線基板５１、５２を有するものであり、これら配線基板５１、５２は、アイランド部４０の搭載面上に搭載されていた。
それに対して、本実施形態の電子装置１１０では、第１の回路部１０および第２の回路部２０は、共通の配線基板５０を有するものであり、この配線基板５０はアイランド部４０の搭載面上に搭載されているものとしている。そして、第１の電子素子１１、１２および第２の電子素子２１〜２４は、配線基板５０に実装されている。
この配線基板５０も、たとえば、電気絶縁性を有し且つ熱伝導性に優れた樹脂などからなる接着剤などを介して、アイランド部４０の搭載面上に固定されている。この配線基板５０としては、単層または複数の層が積層されたセラミック積層基板またはプリント配線基板などを採用することができる。
本実施形態では、第１の回路部１０は、上記第１の電子素子１１、１２およびこれら素子１１、１２が搭載される配線基板５０を含んで構成されており、第２の回路部２０は、第２の電子素子２１、２２およびこれら素子２１、２２が搭載される配線基板５０を含んで構成されている。
なお、本実施形態でも、上記第１実施形態に示される電子装置（図１参照）と同様に、パワーＭＯＳ素子は４個設けられＨブリッジを構成しているが、ただし、図７においては、４個の素子のうちの２個のパワーＭＯＳ素子２１、２２が示され、残りの２個は省略している。
また、本実施形態において、この共通の配線基板５０における各ワイヤ３１、３２との接続部すなわちパッドの構成は、この配線基板５０が多層基板である場合、または単層基板である場合の各場合について、上記図４に示されるようなパッドの構成を採用することができる。
そして、本実施形態の電子装置１１０によっても、上記第１実施形態の電子装置１００と同様に、ボンディングワイヤ３１、３２と接続される複数の接続端子４１、４２を備え、接続端子４１、４２と外部との接続を溶接により行うようにした電子装置１１０において、大電流化や接続端子の多ピン化を必要に応じて適切に実現することができる。
（第３実施形態）
上記各実施形態は、上記図１、図７などに示されるように、複数の素子１１、１２、２１〜２４を有する電子装置への適用例を説明した。
ここで、電子装置としては、１個の素子を有するもの、いわゆる１チップの電子装置であっても、本発明を採用することができる。
図８は、本発明の第３実施形態に係る電子装置１２０の概略平面構成を示す図である。以下、上記各実施形態との相違点を中心に述べることにする。
本電子装置１２０では、アイランド部４０の搭載面上に、１個の電子素子９０のみが実装されている。この電子素子９０としては、たとえば、１個の半導体チップにおいて回路部が高度に集積化されたインテリジェントパワーＭＯＳＦＥＴ素子などを採用することができる。
この電子素子９０に対して、その周囲には第１の接続端子４１、第２の接続端子４２が設けられており、第１の接続端子４１にはＡｕワイヤ３１が接合され、第２の接続端子４２にはＡｌワイヤ３２が接合されている。
ところで、本実施形態および上記各実施形態に共通して言えることは、ボンディングワイヤ３１、３２と接続される複数の接続端子４１、４２が備えられている電子装置１００、１１０、１２０において、次のような点を特徴とする電子装置１００、１１０、１２０が提供されるということである。
・ボンディングワイヤ３１、３２は、ＡｕからなるＡｕワイヤ３１とこのＡｕワイヤ３１よりも太くＡｌからなるＡｌワイヤ３２とから構成されており、複数の接続端子４１、４２は、Ａｕワイヤ３１と接続される第１の接続端子４１と、Ａｌワイヤ３２と接続される第２の接続端子４２とから構成されていること。
・第１の接続端子４１は、表面に無電解Ｎｉメッキが施されたものであって且つＡｕワイヤ３１との接続部において無電解Ｎｉメッキの上に最表面層としてＡｇメッキが施されたものであり、第２の接続端子４２は、表面に無電解Ｎｉメッキが施されたものであること（図３参照）。
これらの点を特徴する電子装置１００、１１０、１２０によれば、第１および第２の接続端子４１、４２ともに、表面に無電解Ｎｉメッキが施されたものであるから、外部との接続を溶接により適切に行うことができる。
また、第１の接続端子４１は、Ａｕワイヤ３１との接続部の表面にＡｇメッキを施してあるため、Ａｕワイヤ３１を適切にボンディングすることができ、第２の接続端子４２は、表面の実質全体が無電解Ｎｉメッキであるため、Ａｌワイヤ３２を適切にボンディングすることができる。
いずれにせよ、本第３実施形態でも上記実施形態と同様に、比較的細く接続端子の多ピン化に適したＡｕワイヤ３１用の第１の接続端子４１、比較的太く大電流化に適したＡｌワイヤ３２用の第２の接続端子４２を備えることで、各ワイヤの用途に対応した接続端子の構成が実現できている。
したがって、本第３実施形態によっても、ボンディングワイヤ３１、３２と接続される複数の接続端子４１、４２を備え、接続端子４１、４２と外部との接続を溶接により行うようにした電子装置において、大電流化や接続端子の多ピン化を必要に応じて適切に実現することができる。
（他の実施形態）
なお、上記実施形態では、第１の回路部は制御部、第２の回路部は制御部としての第１の回路部によって制御される駆動部としていたが、第２の回路部は第１の回路部よりも大きい電流が流れるものであればよい。
また、上記第３実施形態に示したように、１チップの構成であっても、要は、ボンディングワイヤが、比較的細いＡｕワイヤと比較的太いＡｌワイヤとから構成され、接続端子が、Ａｕワイヤ用の第１の接続端子とＡｌワイヤ用の第２の接続端子とから構成されている電子装置であれば、本発明は適用可能である。
また、上記各実施形態では、本発明の電子装置を、パワーウィンドウの駆動モータを駆動するＨＩＣに適用したものとして説明したが、本発明の電子装置の用途は、これに限定されるものではないことはもちろんである。
要するに、本発明は、ボンディングワイヤと接続される複数の接続端子を備える電子装置において、ボンディングワイヤを、ＡｕワイヤとこのＡｕワイヤよりも太いＡｌワイヤとから構成し、複数の接続端子をＡｕワイヤと接続される第１の接続端子と、Ａｌワイヤと接続される第２の接続端子とから構成し、第１の接続端子は、表面に無電解Ｎｉメッキが施されたものであって且つＡｕワイヤとの接続部において無電解Ｎｉメッキの上に最表面層としてＡｇメッキが施されたものとし、第２の接続端子４２は、表面に無電解Ｎｉメッキが施されたものとしたことを要部とするものである。そして、その以外の部分については、適宜、設計変更可能であることはもちろんである。
本発明の第１実施形態に係る電子装置の概略平面構成を示す図である。 図１に示される電子装置の概略断面構成を示す図である。 （ａ）は図１中の電子装置における第１の接続端子の拡大断面図であり、（ｂ）は図１中の電子装置における第２の接続端子の拡大断面図である。 （ａ）は多層基板としての第１の配線基板を示す概略断面図、（ｂ）は単層基板としての第２の配線基板を示す概略断面図である。 第１実施形態に係る電子装置の回路構成の概略図である。 図５中のモータの作動状態における各パワーＭＯＳ素子のゲート入力のＯＮ・ＯＦＦ状態を示す図である。 本発明の第２実施形態に係る電子装置の概略平面構成を示す図である。 本発明の第３実施形態に係る電子装置の概略平面構成を示す図である。
符号の説明
１０…第１の回路部、
１１…第１の電子素子および制御素子としてのマイコン、
１２…第１の電子素子および制御素子としての制御ＩＣ、
２０…第２の回路部、
２１〜２４…第２の電子素子および駆動素子としてのパワーＭＯＳ素子、
３１…ボンディングワイヤとしてのＡｕワイヤ、
３２…ボンディングワイヤとしてのＡｌワイヤ、
４１…第１の接続端子、４２…第２の接続端子。

Claims (9)

  1. ボンディングワイヤ（３１、３２）と接続される複数の接続端子（４１、４２）が備えられている電子装置において、
    前記ボンディングワイヤ（３１、３２）は、ＡｕからなるＡｕワイヤ（３１）とこのＡｕワイヤ（３１）よりも太くＡｌからなるＡｌワイヤ（３２）とから構成されており、
    前記複数の接続端子（４１、４２）は、前記Ａｕワイヤ（３１）と接続される第１の接続端子（４１）と、前記Ａｌワイヤ（３２）と接続される第２の接続端子（４２）とから構成されており、
    前記第１の接続端子（４１）は、表面に無電解Ｎｉメッキが施されたものであって且つ前記Ａｕワイヤ（３１）との接続部では前記無電解Ｎｉメッキの上に最表面層としてＡｇメッキが施されたものであり、
    前記第２の接続端子（４２）は、表面に無電解Ｎｉメッキが施されたものであることを特徴とする電子装置。
  2. 第１の回路部（１０）と、第２の回路部（２０）と、前記第１の回路部（１０）および前記第２の回路部（２０）とボンディングワイヤ（３１、３２）を介して接続される複数の接続端子（４１、４２）とを備え、
    前記第２の回路部（２０）は前記第１の回路部（１０）よりも大きい電流が流れるものである電子装置において、
    前記複数の接続端子（４１、４２）のうち前記第１の回路部（１０）と接続される第１の接続端子（４１）に対しては、前記ボンディングワイヤとしてＡｕからなるＡｕワイヤ（３１）が用いられ、前記第２の回路部（２０）と接続される第２の接続端子（４２）に対しては、前記ボンディングワイヤとして前記Ａｕワイヤ（３１）よりも太くＡｌからなるＡｌワイヤ（３２）が用いられており、
    前記第１の接続端子（４１）は、表面に無電解Ｎｉメッキが施されたものであって且つ前記Ａｕワイヤ（３１）との接続部では前記無電解Ｎｉメッキの上に最表面層としてＡｇメッキが施されたものであり、
    前記第２の接続端子（４２）は、表面に無電解Ｎｉメッキが施されたものであることを特徴とする電子装置。
  3. 前記第１の回路部（１０）は、第１の電子素子（１１、１２）を備え、前記第２の回路部（２０）は、前記第１の電子素子（１１、１２）よりも大きい電流が流れ且つ大きい発熱を行う第２の電子素子（２１、２２、２３、２４）を備えるものであることを特徴とする請求項２に記載の電子装置。
  4. 前記第１の電子素子は制御素子（１１、１２）であり、前記第２の電子素子は、前記制御素子（１１、１２）によって制御される駆動素子（２１〜２４）であることを特徴とする請求項３に記載の電子装置。
  5. 前記第１の回路部（１０）は第１の配線基板（５１）を備えて構成されたものであり、前記第２の回路部（２０）は、前記第１の配線基板（５１）とは分離して配置された第２の配線基板（５２）を備えて構成されたものであり、
    前記第１の電子素子（１１、１２）は、前記第１の配線基板（５１）に実装され、前記第２の電子素子（２１〜２４）は、前記第２の配線基板（５２）に実装されていることを特徴とする請求項３または４に記載の電子装置。
  6. 前記第１の配線基板（５１）および前記第２の配線基板（５２）は、それぞれ、アイランド部（４０）の上に搭載されていることを特徴とする請求項５に記載の電子装置。
  7. 前記第１の配線基板（５１）は多層基板であり、前記第２の配線基板（５２）は単層基板であることを特徴とする請求項５または６に記載の電子装置。
  8. 前記第１の回路部（１０）および前記第２の駆動部（２０）は、共通の配線基板（５０）を有するものであり、
    前記第１の電子素子（１１、１２）および前記第２の電子素子（２１〜２４）は、前記配線基板（５０）に実装されていることを特徴とする請求項３または４に記載の電子装置。
  9. 前記Ａｌワイヤ（３２）の線径は２５０μｍ以上であり、前記Ａｕワイヤ（３１）の線径は３０μｍ以下であることを特徴とする請求項１ないし８のいずれか１つに記載の電子装置。
JP2004175419A 2004-04-14 2004-06-14 電子装置 Pending JP2005353976A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004175419A JP2005353976A (ja) 2004-06-14 2004-06-14 電子装置
DE102005016830A DE102005016830A1 (de) 2004-04-14 2005-04-12 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US11/105,548 US7843700B2 (en) 2004-04-14 2005-04-14 Semiconductor device
US12/923,968 US8179688B2 (en) 2004-04-14 2010-10-19 Semiconductor device
US13/359,776 US20120120610A1 (en) 2004-04-14 2012-01-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004175419A JP2005353976A (ja) 2004-06-14 2004-06-14 電子装置

Publications (1)

Publication Number Publication Date
JP2005353976A true JP2005353976A (ja) 2005-12-22

Family

ID=35588161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175419A Pending JP2005353976A (ja) 2004-04-14 2004-06-14 電子装置

Country Status (1)

Country Link
JP (1) JP2005353976A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039795A1 (ja) * 2009-09-29 2011-04-07 パナソニック株式会社 半導体装置とその製造方法
WO2012071299A3 (en) * 2010-11-23 2012-10-04 Microchip Technology Incorporated Vertical field effect transistor
JP2014093431A (ja) * 2012-11-05 2014-05-19 Renesas Electronics Corp 半導体装置およびその製造方法
JP2017069584A (ja) * 2017-01-10 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039795A1 (ja) * 2009-09-29 2011-04-07 パナソニック株式会社 半導体装置とその製造方法
JPWO2011039795A1 (ja) * 2009-09-29 2013-02-21 パナソニック株式会社 半導体装置とその製造方法
US8581378B2 (en) 2009-09-29 2013-11-12 Panasonic Corporation Semiconductor device and method of manufacturing the same
WO2012071299A3 (en) * 2010-11-23 2012-10-04 Microchip Technology Incorporated Vertical field effect transistor
JP2014093431A (ja) * 2012-11-05 2014-05-19 Renesas Electronics Corp 半導体装置およびその製造方法
JP2017069584A (ja) * 2017-01-10 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US8179688B2 (en) Semiconductor device
KR101505552B1 (ko) 복합 반도체 패키지 및 그 제조방법
US5394298A (en) Semiconductor devices
US20070075419A1 (en) Semiconductor device having metallic lead and electronic device having lead frame
JPH02285646A (ja) 半導体装置
WO2021251126A1 (ja) 半導体装置
JP2009054690A (ja) リードフレーム構造体
CN113169161A (zh) 半导体封装件、其制造方法及半导体装置
JP4552810B2 (ja) 半導体装置
US20130199827A1 (en) Mounting Board and Circuit Device Using the Same
JP3437477B2 (ja) 配線基板および半導体装置
JP2008218688A (ja) 半導体装置
JP3553849B2 (ja) 半導体装置及びその製造方法
JP5257229B2 (ja) 半導体装置およびヒートシンク
JP2005353976A (ja) 電子装置
JP2009141150A (ja) 半導体装置
JP2007294863A (ja) 回路装置
JP4333505B2 (ja) 半導体装置
JP2620611B2 (ja) 電子部品搭載用基板
JP4534613B2 (ja) 電子装置
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP4400575B2 (ja) 電子装置の製造方法
JP2008300390A (ja) 半導体装置
JP2005353742A (ja) 電子装置
JP2001110936A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202