JP2005351772A - 信号波形モニタ回路 - Google Patents
信号波形モニタ回路 Download PDFInfo
- Publication number
- JP2005351772A JP2005351772A JP2004173105A JP2004173105A JP2005351772A JP 2005351772 A JP2005351772 A JP 2005351772A JP 2004173105 A JP2004173105 A JP 2004173105A JP 2004173105 A JP2004173105 A JP 2004173105A JP 2005351772 A JP2005351772 A JP 2005351772A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- determination
- value
- signal
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】 判定回路(12)は、波形モニタの対象となる入力信号の符号を順次判定する。保持回路(14)は、判定回路(12)からの判定値を、少なくとも判定回路(12)が次の判定動作を実施するまで保持した後に出力する。サンプルホールド回路(16)は、入力信号を順次サンプリングする。第1符号反転回路(18)は、サンプルホールド回路(16)からのサンプル値の符号を保持回路(14)からの判定値に応じて反転または非反転して出力する。モニタ結果出力回路(C1、C2)は、第1符号反転回路(18)の出力値を積算し、積算した値をモニタ結果として出力する。
【選択図】 図2
Description
Jan W. M. Bergmans, "Digital Baseband Transmission and Recording", Kluwer Academic Publishers, pp.398-400, 1996.
図2は、本発明の信号波形モニタ回路の第1の実施形態を示している。信号波形モニタ回路10は、判定回路12、フリップフロップ回路14(保持回路)、サンプルホールド回路16、符号反転回路18(第1符号反転回路)、積算用キャパシタC1、C2を有している。例えば、信号波形モニタ回路10は、信号伝送システムのレシーバ回路内で、等化器の周波数特性を調整するために、等化器の出力に接続されている。
(付記1)
波形モニタの対象となる入力信号の符号を順次判定する判定回路と、
前記判定回路からの判定値を、少なくとも前記判定回路が次の判定動作を実施するまで保持した後に出力する保持回路と、
前記入力信号を順次サンプリングするサンプルホールド回路と、
前記サンプルホールド回路からのサンプル値の符号を前記保持回路からの判定値に応じて反転または非反転して出力する第1符号反転回路と、
前記第1符号反転回路の出力値を積算し、積算した値をモニタ結果として出力するモニタ結果出力回路とを備えていることを特徴とする信号波形モニタ回路。
(付記2)
付記1記載の信号波形モニタ回路において、
前記サンプルホールド回路からのサンプル値を前記判定回路からの判定値に比例した値で減算して出力する減算回路を備え、
前記第1符号反転回路は、前記減算回路の出力値を前記サンプルホールド回路からのサンプル値として受けることを特徴とする信号波形モニタ回路。
(付記3)
付記1記載の信号波形モニタ回路において、
前記判定回路からの判定値に比例した値を生成して出力する比例値生成回路と、
前記比例値生成回路の出力値の符号を前記保持回路からの判定値に応じて反転または非反転して出力する第2符号反転回路とを備え、
前記モニタ結果出力回路は、前記第1符号反転回路の出力値と前記第2符号反転回路の出力値とを積算し、積算した値を前記モニタ結果として出力することを特徴とする信号波形モニタ回路。
(付記4)
付記1記載の信号波形モニタ回路において、
クロックの周波数を分周して分周クロックを出力する分周器を備え、
前記判定回路は、前記クロックに同期して判定動作を実施し、
前記サンプルホールド回路は、前記分周クロックに同期してサンプリング動作を実施することを特徴とする信号波形モニタ回路。
(付記5)
付記4記載の信号波形モニタ回路において、
前記判定回路の判定タイミングと前記サンプルホールド回路のサンプリングタイミングとを同期させるために、前記クロックと前記分周クロックとの位相差を調整する位相差調整回路を備えていることを特徴とする信号波形モニタ回路。
(付記6)
付記1記載の信号波形モニタ回路において、
クロックの周波数を1/2分周して2相クロックを出力する分周器と、
一対の前記サンプルホールド回路と、
前記一対のサンプルホールド回路にそれぞれ対応する一対の前記第1符号反転回路とを備え、
前記判定回路は、前記クロックに同期して判定動作を実施し、
前記一対のサンプルホールド回路の一方は、前記2相クロックの一方に同期してサンプリング動作を実施し、
前記一対のサンプルホールド回路の他方は、前記2相クロックの他方に同期してサンプリング動作を実施することを特徴とする信号波形モニタ回路。
(付記7)
付記1記載の信号波形モニタ回路において、
互いに保持期間が異なる複数の前記保持回路と、
前記複数の保持回路にそれぞれ対応し、前記サンプルホールド回路からのサンプル値を共通して受ける複数の前記第1符号反転回路と、
前記複数の第1符号反転回路にそれぞれ対応する複数の前記モニタ結果出力回路とを備えていることを特徴とする信号波形モニタ回路。
(付記8)
付記1記載の信号波形モニタ回路において、
クロックに同期して前記入力信号を増幅して出力する増幅回路を有する前記判定回路と、
前記クロックを所定時間遅らせて遅延クロックを出力する遅延回路とを備え、
前記サンプルホールド回路は、前記増幅回路の出力信号を前記入力信号として受け、前記遅延クロックに同期してサンプリング動作を実施することを特徴とする信号波形モニタ回路。
(付記9)
付記1記載の信号波形モニタ回路において、
モード信号の活性化中に、前記保持回路と前記第1符号反転回路との接続を解除して前記第1符号反転回路の反転動作を禁止し、モード信号の非活性化中に、前記保持回路と前記第1符号反転回路とを接続して前記第1符号反転回路の反転動作を許可するモード切替回路を備えていることを特徴とする信号波形モニタ回路。
(付記10)
付記1記載の信号波形モニタ回路において、
前記モニタ結果を外部に出力するための外部出力端子と、
前記保持回路の保持期間を調整するための制御信号を外部から受ける外部入力端子とを備えていることを特徴とする信号波形モニタ回路。
(付記11)
波形モニタの対象となる入力信号の符号を順次判定する判定回路と、
前記判定回路からの判定値の遷移を検出したときに、検出信号を出力する遷移検出回路と、
前記入力信号を順次サンプリングするサンプルホールド回路と、
前記サンプルホールド回路からのサンプル値の符号を前記遷移検出回路からの検出信号に応じて反転または非反転して出力する符号反転回路と、
前記符号反転回路の出力値を積算し、積算した値をモニタ結果として出力するモニタ結果出力回路とを備えていることを特徴とする信号波形モニタ回路。
12 判定回路
14 フリップフロップ回路(FF回路)
16 サンプルホールド回路
18 符号反転回路
22 減算回路
32 D/A変換器
34 符号反転回路
42 分周器
52 位相インターポレータ(PI)
62 分周器
72 シフトレジスタ
82 判定回路
84 センスアンプ
86 ラッチ回路
88 遅延回路
92 モード切替回路
112 遷移検出回路
200 信号波形モニタ装置
b1〜n ビット値
C1〜C6 キャパシタ
CK クロック
CK2、/CK2 分周クロック
CK32 分周クロック
CKD 遅延クロック
CTL 制御信号
/DT 検出信号
IN、INX 入力信号
OUT、OUTX 判定値
MD モード信号
MOUT、MOUT1〜n、MOUTX、MOUTX1〜n モニタ結果
Claims (10)
- 波形モニタの対象となる入力信号の符号を順次判定する判定回路と、
前記判定回路からの判定値を、少なくとも前記判定回路が次の判定動作を実施するまで保持した後に出力する保持回路と、
前記入力信号を順次サンプリングするサンプルホールド回路と、
前記サンプルホールド回路からのサンプル値の符号を前記保持回路からの判定値に応じて反転または非反転して出力する第1符号反転回路と、
前記第1符号反転回路の出力値を積算し、積算した値をモニタ結果として出力するモニタ結果出力回路とを備えていることを特徴とする信号波形モニタ回路。 - 請求項1記載の信号波形モニタ回路において、
前記サンプルホールド回路からのサンプル値を前記判定回路からの判定値に比例した値で減算して出力する減算回路を備え、
前記第1符号反転回路は、前記減算回路の出力値を前記サンプルホールド回路からのサンプル値として受けることを特徴とする信号波形モニタ回路。 - 請求項1記載の信号波形モニタ回路において、
前記判定回路からの判定値に比例した値を生成して出力する比例値生成回路と、
前記比例値生成回路の出力値の符号を前記保持回路からの判定値に応じて反転または非反転して出力する第2符号反転回路とを備え、
前記モニタ結果出力回路は、前記第1符号反転回路の出力値と前記第2符号反転回路の出力値とを積算し、積算した値を前記モニタ結果として出力することを特徴とする信号波形モニタ回路。 - 請求項1記載の信号波形モニタ回路において、
クロックの周波数を分周して分周クロックを出力する分周器を備え、
前記判定回路は、前記クロックに同期して判定動作を実施し、
前記サンプルホールド回路は、前記分周クロックに同期してサンプリング動作を実施することを特徴とする信号波形モニタ回路。 - 請求項4記載の信号波形モニタ回路において、
前記判定回路の判定タイミングと前記サンプルホールド回路のサンプリングタイミングとを同期させるために、前記クロックと前記分周クロックとの位相差を調整する位相差調整回路を備えていることを特徴とする信号波形モニタ回路。 - 請求項1記載の信号波形モニタ回路において、
クロックの周波数を1/2分周して2相クロックを出力する分周器と、
一対の前記サンプルホールド回路と、
前記一対のサンプルホールド回路にそれぞれ対応する一対の前記第1符号反転回路とを備え、
前記判定回路は、前記クロックに同期して判定動作を実施し、
前記一対のサンプルホールド回路の一方は、前記2相クロックの一方に同期してサンプリング動作を実施し、
前記一対のサンプルホールド回路の他方は、前記2相クロックの他方に同期してサンプリング動作を実施することを特徴とする信号波形モニタ回路。 - 請求項1記載の信号波形モニタ回路において、
互いに保持期間が異なる複数の前記保持回路と、
前記複数の保持回路にそれぞれ対応し、前記サンプルホールド回路からのサンプル値を共通して受ける複数の前記第1符号反転回路と、
前記複数の第1符号反転回路にそれぞれ対応する複数の前記モニタ結果出力回路とを備えていることを特徴とする信号波形モニタ回路。 - 請求項1記載の信号波形モニタ回路において、
クロックに同期して前記入力信号を増幅して出力する増幅回路を有する前記判定回路と、
前記クロックを所定時間遅らせて遅延クロックを出力する遅延回路とを備え、
前記サンプルホールド回路は、前記増幅回路の出力信号を前記入力信号として受け、前記遅延クロックに同期してサンプリング動作を実施することを特徴とする信号波形モニタ回路。 - 請求項1記載の信号波形モニタ回路において、
モード信号の活性化中に、前記保持回路と前記第1符号反転回路との接続を解除して前記第1符号反転回路の反転動作を禁止し、モード信号の非活性化中に、前記保持回路と前記第1符号反転回路とを接続して前記第1符号反転回路の反転動作を許可するモード切替回路を備えていることを特徴とする信号波形モニタ回路。 - 波形モニタの対象となる入力信号の符号を順次判定する判定回路と、
前記判定回路からの判定値の遷移を検出したときに、検出信号を出力する遷移検出回路と、
前記入力信号を順次サンプリングするサンプルホールド回路と、
前記サンプルホールド回路からのサンプル値の符号を前記遷移検出回路からの検出信号に応じて反転または非反転して出力する符号反転回路と、
前記符号反転回路の出力値を積算し、積算した値をモニタ結果として出力するモニタ結果出力回路とを備えていることを特徴とする信号波形モニタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004173105A JP4607496B2 (ja) | 2004-06-10 | 2004-06-10 | 信号波形モニタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004173105A JP4607496B2 (ja) | 2004-06-10 | 2004-06-10 | 信号波形モニタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005351772A true JP2005351772A (ja) | 2005-12-22 |
JP4607496B2 JP4607496B2 (ja) | 2011-01-05 |
Family
ID=35586378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004173105A Expired - Fee Related JP4607496B2 (ja) | 2004-06-10 | 2004-06-10 | 信号波形モニタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4607496B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102385032A (zh) * | 2010-08-25 | 2012-03-21 | 上海贝尔股份有限公司 | 信号监控装置及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01238325A (ja) * | 1988-03-18 | 1989-09-22 | Nec Corp | 判定帰還による符号間干渉除去方法およびその装置 |
JPH06181466A (ja) * | 1992-09-11 | 1994-06-28 | Nec Corp | サンプリング位相抽出回路 |
JPH11134422A (ja) * | 1997-10-28 | 1999-05-21 | Sharp Corp | 相関器、および、それを用いたスライディング相関器 |
JP2005354425A (ja) * | 2004-06-10 | 2005-12-22 | Fujitsu Ltd | レシーバ回路 |
-
2004
- 2004-06-10 JP JP2004173105A patent/JP4607496B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01238325A (ja) * | 1988-03-18 | 1989-09-22 | Nec Corp | 判定帰還による符号間干渉除去方法およびその装置 |
JPH06181466A (ja) * | 1992-09-11 | 1994-06-28 | Nec Corp | サンプリング位相抽出回路 |
JPH11134422A (ja) * | 1997-10-28 | 1999-05-21 | Sharp Corp | 相関器、および、それを用いたスライディング相関器 |
JP2005354425A (ja) * | 2004-06-10 | 2005-12-22 | Fujitsu Ltd | レシーバ回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102385032A (zh) * | 2010-08-25 | 2012-03-21 | 上海贝尔股份有限公司 | 信号监控装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4607496B2 (ja) | 2011-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7269094B2 (en) | Memory system and method for strobing data, command and address signals | |
JP6326200B2 (ja) | 測定を行う回路及び方法 | |
US8941430B2 (en) | Timing calibration for on-chip interconnect | |
JP2007060655A (ja) | アイサイズ測定回路、データ通信システムの受信器、及びアイサイズ測定方法 | |
JPH03106112A (ja) | デジタルフィルタ | |
US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
US20150279445A1 (en) | Method and apparatus for data capture in ddr memory interface | |
JP4672194B2 (ja) | 受信回路 | |
KR102530884B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 | |
JP4607496B2 (ja) | 信号波形モニタ回路 | |
US8689159B1 (en) | Redundancy for on-chip interconnect | |
US7653758B2 (en) | Memory system with memory controller and board comprising a digital buffer wherein input/output data and clock signals are applied in parallel | |
JP4682257B2 (ja) | 受信装置 | |
JP5772398B2 (ja) | 電子部品及び反射波キャンセル方法 | |
TWI788592B (zh) | 訊號偵測電路與訊號偵測方法 | |
JP3154302B2 (ja) | 位相差検出回路 | |
JP3791762B2 (ja) | 同時双方向送受信装置及び信号送受信システム | |
US7185216B1 (en) | System for synchronizing first and second sections of data to opposing polarity edges of a clock | |
KR20110138140A (ko) | 동작 주파수에 대한 루프 대역폭 의존성을 가지는 지연고정루프 | |
JP2009021693A (ja) | 伝送装置 | |
KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
KR100495908B1 (ko) | 개선된 출력제어신호를 생성할 수 있는 반도체 집적회로및 개선된 출력제어신호발생방법 | |
JP6695200B2 (ja) | シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法 | |
JP2705174B2 (ja) | 発振回路 | |
JP5540906B2 (ja) | データ受信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
LAPS | Cancellation because of no payment of annual fees |